JP2007243671A - 論理プログラマブルデバイス保護回路 - Google Patents
論理プログラマブルデバイス保護回路 Download PDFInfo
- Publication number
- JP2007243671A JP2007243671A JP2006064209A JP2006064209A JP2007243671A JP 2007243671 A JP2007243671 A JP 2007243671A JP 2006064209 A JP2006064209 A JP 2006064209A JP 2006064209 A JP2006064209 A JP 2006064209A JP 2007243671 A JP2007243671 A JP 2007243671A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- programmable device
- logic programmable
- protection
- configuration data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】論理プログラマブルデバイスに入力された回路構成データ12を検査し、回路構成データ12から構成される回路が所定の条件を満足するか判定する構成回路検証部312と、該判定の結果に応じて、回路構成データ12から構成される回路が及ぼす不具合を防止するための保護動作を行う回路保護部320とを備える。
【選択図】図3
Description
ザイリンクス社のセキュア・チップAESビットストリーム暗号化技術、[online]、World Wide Web Consortium、[平成18年3月7日検索]、インターネット<URL:http://www.xilinx.com/products/silicon_solutions/fpgas/virtex/virtex4/capabilities/designsec.htm> アルテラ社のCRC自動チェック機能、[online]、World Wide Web Consortium、[平成18年3月7日検索]、インターネット<URL:http://www.altera.co.jp/products/devices/stratix2/features/st2-crc.html>
図1は、本発明の一実施形態に係る論理プログラマブルデバイス保護回路が適用される論理プログラマブルデバイス11に関するネットワーク対応型動的再構成システムの構成例を示すブロック図である。図1において、各端末10の内部には論理プログラマブルデバイス11が搭載されている。ユーザがサービスを利用する場合には、必要に応じて、ソフトウェアと共に回路構成データ12をサーバ20からネットワーク23経由で端末10にダウンロードし、該回路構成データ12を端末10内の論理プログラマブルデバイス11に入力して論理プログラマブルデバイス11内の回路を再構成する。これにより、ネットワーク23経由で端末10内の論理プログラマブルデバイス11を動的に再構成することができる。
図3、図4において、論理プログラマブルデバイス保護回路30は、回路構成データ事前検査部310と回路保護部320と回路状態監視部330とを有する。なお、論理プログラマブルデバイス保護回路30は、回路構成データ事前検査部310又は回路状態監視部330のいずれか一方のみと、回路保護部320とを備えるようにしてもよい。
警告信号出力部322は、論理プログラマブルデバイス11の所定の出力ポートに警告信号を出力する。
入出力ポート駆動停止部323は、論理プログラマブルデバイス11の所定の入力又は出力のポートに関し、その駆動を停止する。
強制的再構成部324は、領域120の回路を強制的に再構成させる。
電源供給停止部325は、論理プログラマブルデバイス11における所定領域に対して、電源供給を停止する。
再起動部326は、論理プログラマブルデバイス11全体を再起動させる。これにより、論理プログラマブルデバイス11全体が初期化される。
クロック停止部327は、論理プログラマブルデバイス11の動作クロックを停止する。
電圧測定部333は電圧を測定する。この測定の結果、電圧の振幅が所定範囲から逸脱する場合には異常検出となる。
信号周波数測定部336は、論理プログラマブルデバイス11の所定の入力又は出力のポートに関し、信号周波数を測定する。この測定の結果、所定の信号周波数範囲を逸脱する場合には異常検出となる。信号周波数としては、電位変動頻度もしくはスイッチ頻度が利用可能である。
雑音検出部338は、論理プログラマブルデバイス11の所定の入力又は出力のポートに関し、信号ノイズを検出する。この検出の結果、所定のノイズレベルを超える場合には異常検出となる。
A←AORG
B←BORG AND ¬AORG ;この操作はAND回路351と反転回路352の組み合わせ回路によって実現される。
また、メタルールに対する違反を検出するには、次の操作で定義される出力信号C取り出せばよい。
C←AORG AND BORG ;この操作は単独のAND回路351によって実現される。
上述の回路350のように、ルールに応じて回路を動的に生成することにより、回路の監視や保護を行う機能を柔軟に実装することが可能になる。
図6の適用例は、論理プログラマブルデバイス11の再構成予定の領域120がカラム単位で形成され、論理プログラマブルデバイス11の両サイドの入出力ピンに隣接している場合である。この場合、それら入出力ピンと領域120の間には、内部保護回路30a及び隣接保護回路30cを設けることができないので、外部保護回路30bを設けて当該入出力ピンに対する保護を行う。また、図6においては、領域120に隣接するカラムに隣接保護回路30cを設け、該隣接保護回路30cによって入出力インタフェースの信号特性や内部状態を監視して異常を検出し、内部保護回路30a又は外部保護回路30bにより保護動作を行う。
模擬部360は、開発対象回路に対して所定の条件の信号を入力又は出力する。これにより、実際には接続されていない周辺回路との信号のやり取りを模擬し、開発対象回路の動作を検証することができる。
内部状態の出力部362は、開発対象回路の内部状態を表す信号を出力する。これにより、論理プログラマブルデバイス11の外部から、開発対象回路の内部状態を把握することができる。
回路状態の強制変更部363は、開発対象回路の内部状態を強制的に変更させる。例えば、ラッチ回路のセット/リセット、信号レベル(ハイレベル/ローレベル)の変更、ハイインピーダンス状態のセット/リセット等を強制的に行う。
例えば、上述の実施形態では、論理プログラマブルデバイスに関するネットワーク対応型動的再構成システムを例に挙げたが、本発明は他の再構成システムにも適用可能である。
Claims (13)
- 論理プログラマブルデバイスに入力された回路構成データを検査し、前記回路構成データから構成される回路が所定の条件を満足するか判定する構成回路検証手段と、
前記判定の結果に応じて、前記回路構成データから構成される回路が及ぼす不具合を防止するための保護動作を行う回路保護手段と、
を備えたことを特徴とする論理プログラマブルデバイス保護回路。 - 前記構成回路検証手段は、前記回路構成データから回路が構成される前に、当該回路構成データの検査を行うことを特徴とする請求項1に記載の論理プログラマブルデバイス保護回路。
- 前記構成回路検証手段は、前記回路構成データから回路が構成されるのと並行して、当該回路構成データの検査を行うことを特徴とする請求項1に記載の論理プログラマブルデバイス保護回路。
- 前記回路構成データから回路が構成された後に、前記論理プログラマブルデバイスを監視する回路状態監視手段を備え、
前記回路保護手段は、前記監視の結果に応じて、前記回路構成データから構成された回路が及ぼす不具合を防止するための保護動作を行う、
ことを特徴とする請求項1から3のいずれかの項に記載の論理プログラマブルデバイス保護回路。 - 前記回路状態監視手段は、前記論理プログラマブルデバイスの温度を測定し、
前記回路保護手段は、該測定された温度が所定の温度以上になった場合に、前記保護動作を行う、
ことを特徴とする請求項4に記載の論理プログラマブルデバイス保護回路。 - 前記回路状態監視手段は、前記論理プログラマブルデバイスの入力又は出力のポートに関し、電位変動頻度もしくはスイッチ頻度を測定し、
前記回路保護手段は、該測定された頻度が所定の頻度以上になった場合に、前記保護動作を行う、
ことを特徴とする請求項4に記載の論理プログラマブルデバイス保護回路。 - 前記回路状態監視手段は、前記論理プログラマブルデバイスの入力又は出力のポートに関し、電圧振幅を測定し、
前記回路保護手段は、該測定された電圧振幅が所定の範囲を超えて変化した場合に、前記保護動作を行う、
ことを特徴とする請求項4に記載の論理プログラマブルデバイス保護回路。 - 前記回路状態監視手段は、前記論理プログラマブルデバイスの入力又は出力のポートに関し、信号周波数を測定し、
前記回路保護手段は、該測定された信号周波数に基づき、高速動作時には前記入力又は出力のポートに対する電圧を上げ、一方、低速動作時には前記入力又は出力のポートに対する電圧を下げる、
ことを特徴とする請求項4に記載の論理プログラマブルデバイス保護回路。 - 前記回路構成データから構成された回路に対して、所定の条件の信号を入力又は出力する回路模擬手段を備えたことを特徴とする請求項1から8のいずれかの項に記載の論理プログラマブルデバイス保護回路。
- 前記回路構成データから構成された回路に対するクロック制御手段、該回路の内部状態の出力手段、又は、該回路の内部状態の強制変更手段のいずれか、もしくは複数を備えたことを特徴とする請求項1から9のいずれかの項に記載の論理プログラマブルデバイス保護回路。
- 前記論理プログラマブルデバイスの内部又は外部に設けられることを特徴とする請求項1から10のいずれかの項に記載の論理プログラマブルデバイス保護回路。
- 前記論理プログラマブルデバイスの内部であって、前記回路構成データから回路が構成される領域に隣接する場所に配置されることを特徴とする請求項11に記載の論理プログラマブルデバイス保護回路。
- 前記論理プログラマブルデバイスの内部において、回路構成データから動的且つ論理的に構成されることを特徴とする請求項11に記載の論理プログラマブルデバイス保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006064209A JP2007243671A (ja) | 2006-03-09 | 2006-03-09 | 論理プログラマブルデバイス保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006064209A JP2007243671A (ja) | 2006-03-09 | 2006-03-09 | 論理プログラマブルデバイス保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007243671A true JP2007243671A (ja) | 2007-09-20 |
Family
ID=38588743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006064209A Pending JP2007243671A (ja) | 2006-03-09 | 2006-03-09 | 論理プログラマブルデバイス保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007243671A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014132418A (ja) * | 2013-01-07 | 2014-07-17 | Renesas Electronics Corp | 半導体装置及びそのコマンド制御方法 |
JPWO2016121015A1 (ja) * | 2015-01-28 | 2017-10-19 | 株式会社日立製作所 | フィールドプログラマブルゲートアレイ |
US10216566B2 (en) | 2015-06-22 | 2019-02-26 | Hitachi, Ltd. | Field programmable gate array |
JP2019530100A (ja) * | 2016-09-29 | 2019-10-17 | アマゾン テクノロジーズ インコーポレイテッド | 複数の再構成可能な領域を有する構成可能な論理プラットフォーム |
US11074380B2 (en) | 2016-09-29 | 2021-07-27 | Amazon Technologies, Inc. | Logic repository service |
US11099894B2 (en) | 2016-09-28 | 2021-08-24 | Amazon Technologies, Inc. | Intermediate host integrated circuit between virtual machine instance and customer programmable logic |
US11115293B2 (en) | 2016-11-17 | 2021-09-07 | Amazon Technologies, Inc. | Networked programmable logic service provider |
US11119150B2 (en) | 2016-09-28 | 2021-09-14 | Amazon Technologies, Inc. | Extracting debug information from FPGAs in multi-tenant environments |
US11171933B2 (en) | 2016-09-29 | 2021-11-09 | Amazon Technologies, Inc. | Logic repository service using encrypted configuration data |
US11275503B2 (en) | 2016-09-30 | 2022-03-15 | Amazon Technologies, Inc. | Controlling access to previously-stored logic in a reconfigurable logic device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04230120A (ja) * | 1990-05-21 | 1992-08-19 | Motorola Inc | 差動eclバス3状態検出受信機 |
JPH1195994A (ja) * | 1997-09-18 | 1999-04-09 | Fujitsu Ltd | プログラマブル・ゲートアレイのコンフィグレーション方法及びプログラマブル・ゲートアレイ装置 |
JP2003505911A (ja) * | 1999-07-16 | 2003-02-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 非常に細粒状のfpgaのアーキテクチャ及び回路構成 |
JP2004022724A (ja) * | 2002-06-14 | 2004-01-22 | Konica Minolta Holdings Inc | 半導体集積回路装置、及び半導体集積回路の構成方法 |
WO2004088500A1 (ja) * | 2003-03-31 | 2004-10-14 | Kitakyushu Foundation For The Advancement Of Industry Science And Technology | プログラマブル論理デバイス |
JP2004326143A (ja) * | 2003-04-21 | 2004-11-18 | Nec Saitama Ltd | Fpgaを具備するcpu装置とその初期化方法 |
-
2006
- 2006-03-09 JP JP2006064209A patent/JP2007243671A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04230120A (ja) * | 1990-05-21 | 1992-08-19 | Motorola Inc | 差動eclバス3状態検出受信機 |
JPH1195994A (ja) * | 1997-09-18 | 1999-04-09 | Fujitsu Ltd | プログラマブル・ゲートアレイのコンフィグレーション方法及びプログラマブル・ゲートアレイ装置 |
JP2003505911A (ja) * | 1999-07-16 | 2003-02-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 非常に細粒状のfpgaのアーキテクチャ及び回路構成 |
JP2004022724A (ja) * | 2002-06-14 | 2004-01-22 | Konica Minolta Holdings Inc | 半導体集積回路装置、及び半導体集積回路の構成方法 |
WO2004088500A1 (ja) * | 2003-03-31 | 2004-10-14 | Kitakyushu Foundation For The Advancement Of Industry Science And Technology | プログラマブル論理デバイス |
JP2004326143A (ja) * | 2003-04-21 | 2004-11-18 | Nec Saitama Ltd | Fpgaを具備するcpu装置とその初期化方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014132418A (ja) * | 2013-01-07 | 2014-07-17 | Renesas Electronics Corp | 半導体装置及びそのコマンド制御方法 |
JPWO2016121015A1 (ja) * | 2015-01-28 | 2017-10-19 | 株式会社日立製作所 | フィールドプログラマブルゲートアレイ |
US10425081B2 (en) | 2015-01-28 | 2019-09-24 | Hitachi, Ltd. | Field programmable logic array |
US10216566B2 (en) | 2015-06-22 | 2019-02-26 | Hitachi, Ltd. | Field programmable gate array |
US11099894B2 (en) | 2016-09-28 | 2021-08-24 | Amazon Technologies, Inc. | Intermediate host integrated circuit between virtual machine instance and customer programmable logic |
US11119150B2 (en) | 2016-09-28 | 2021-09-14 | Amazon Technologies, Inc. | Extracting debug information from FPGAs in multi-tenant environments |
JP2019530100A (ja) * | 2016-09-29 | 2019-10-17 | アマゾン テクノロジーズ インコーポレイテッド | 複数の再構成可能な領域を有する構成可能な論理プラットフォーム |
US11074380B2 (en) | 2016-09-29 | 2021-07-27 | Amazon Technologies, Inc. | Logic repository service |
US11171933B2 (en) | 2016-09-29 | 2021-11-09 | Amazon Technologies, Inc. | Logic repository service using encrypted configuration data |
US11182320B2 (en) | 2016-09-29 | 2021-11-23 | Amazon Technologies, Inc. | Configurable logic platform with multiple reconfigurable regions |
US11275503B2 (en) | 2016-09-30 | 2022-03-15 | Amazon Technologies, Inc. | Controlling access to previously-stored logic in a reconfigurable logic device |
US11115293B2 (en) | 2016-11-17 | 2021-09-07 | Amazon Technologies, Inc. | Networked programmable logic service provider |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007243671A (ja) | 論理プログラマブルデバイス保護回路 | |
TWI450232B (zh) | 可規劃加密裝置及加密方法 | |
Jacob et al. | Hardware Trojans: current challenges and approaches | |
Tehranipoor et al. | A survey of hardware trojan taxonomy and detection | |
Venugopalan et al. | Surveying the hardware trojan threat landscape for the internet-of-things | |
Duncan et al. | FPGA bitstream security: a day in the life | |
CN113795839A (zh) | 用于验证由可配置硬件模块提供的用于至少一个硬件应用的执行的执行环境的方法 | |
Hasan et al. | Translating circuit behavior manifestations of hardware Trojans using model checkers into run-time Trojan detection monitors | |
Peterson | Developing tamper resistant designs with Xilinx Virtex-6 and 7 series FPGAs | |
Jyothi et al. | Hardware Trojan attacks in FPGA and protection approaches | |
Reece et al. | Stealth assessment of hardware Trojans in a microcontroller | |
Nisarga et al. | System-level tamper protection using MSP MCUs | |
Nath et al. | Resilient system-on-chip designs with NoC fabrics | |
Choudhury et al. | Patron: A pragmatic approach for encoding laser fault injection resistant fsms | |
JS et al. | Hardware trojan attacks in soc and noc | |
Shila et al. | FIDES: Enhancing trust in reconfigurable based hardware systems | |
Ranjbar et al. | A unified approach to detect and distinguish hardware trojans and faults in sram-based fpgas | |
Peterson | Developing tamper-resistant designs with ultrascale and ultrascale+ FPGAs | |
Peterson | Developing tamper-resistant designs with Zynq ULTRASCALE+ devices | |
Alanwar et al. | Dynamic fpga detection and protection of hardware trojan: A comparative analysis | |
Shila et al. | Unraveling the security puzzle: A distributed framework to build trust in FPGAs | |
Fani et al. | Runtime hardware Trojan detection by reconfigurable monitoring circuits | |
Rahman et al. | EnSAFe: Enabling Sustainable SoC Security Auditing using eFPGA-based Accelerators | |
Rahman et al. | Efficient SoC Security Monitoring: Quality Attributes and Potential Solutions | |
Köylü et al. | Exploiting PUF Variation to Detect Fault Injection Attacks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071016 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071016 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080813 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110222 |