JPS61500762A - 切換えられる負荷電流源を備えたｅｃｌゲ−ト - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 切換え１〜れる　１１雷そ、を　えた　Ｃゲー山… １里１リリＬ この１１明は改良されたＥＣＬ　ＯＲ／ＮＯＲゲート回路に関するものであり、 特に、反転および非反転出力ライン上の負？ｉＦｉ電流源トランジスタ間で切換 えられる１個の負荷　−電流源を用いるＥＣＬ　ＯＲ／ＮＯＲゲートに関するも のである。

前日および　−支術説印 エミッタ結合論理（ＥＣＬ）は、計測、コンピュータ、フェーズドアレイレーダ 、電気通信システム、および高性能が要求されまたは望まれる近代エレクトロニ クス応用のホストのような種々の応用に幅広く用いられる。ＥＣＬのための基本 回路設計原ｆｐＰおよび製造工程は半導体技術分野において周知である。たとえ ば、集積回路応用ハンドブック（Ｉ　ｎｔｃｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔｓ　 Ａ　ｐｐｌｉｃａ口ｏｎｓ　Ｈａｎｄｂｏｏｋ　）　。

ニド・エイ・エイチ・サイドマン、第３章、′エミッタ結合論理”５５−９４頁 （ウィリー１９８３）：およびデー・エイ・ホッジーズはかのディジタル集積回 路の解析および３２計（Ａ　ｎａｌｙｓｉｓ　ａｎｄ　Ｄ　ｅｓｉｏｎ　ｏｆ　 Ｄ　１ｏｉｔａｌ　Ｉ　ｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔｓ　）第２７１− １８３頁（マグロウヒル１９８３）を参照されたい。

ＥＣＬを基本とし°た集積回路の設計のＩ：めの基本ビルディングブロックは第 １図に示すような多入力ＯＲ／ＮＯＲゲー１−である。入力Ａ、ＢのＯＲ論理表 示を有する出力ライン１８はエミッターフォロア１３によって駆動される。

エミッターフォロア１３のベースの入力が上昇されると、出力ライン１８はプル アップされまたはハイにされ、ディジタル″１″を表わす。エミッターフォロア １３のベースの入力が下がると、出力ライン１８は負荷電流源トランジスタ１゛ １によってプルダウンされ、ディジタル″０゛°を表わす。基準トランジスタ１ ７の導通状態は、エミッターフォロア１３のベースが基準トランジスタのコレク タへ接続されているので、エミッターフォロア１３を制御する。入力Ａ、ＢのＮ ＯＲ表示を有する出力ライン１９は、同様な態様で、エミッタ−フォロア１２に よって駆動される。ここで、エミッターフォロア１２は、入力トランジスタ１５ または１６のいずれかを介して導通状態によってかＩｎｌされる。エミッターフ ォロア１２は、そのベースが上昇したときにＮＯＲ出力ライン１９をプルアップ し、負荷′Ｉ＠流源トランジスタ１０は、エミッターフォロア１２のベースの入 力が下がると、ＮＯＲ出力ライン１９をプルダウンする。

２個のエミッターフォロア１２ｔ３よび１３は完全にはオフにはならない、なぜ ならばそれらはそれぞれの論理レベルをセットするからである。それらは常に導 通して、関連の出力ラインをその適当な電圧レベルに駆動する。２個の負荷Ｎ流 源トランジスタ１０および１．１の各々のベースはバンドギャップ基準電圧■。

９、すなわち、ＥＣＬ＠ｆｆｉ回路について利用できる、安定な、時には？ｊＩ ｉ償されたλ１１Ｖ°セ１１によって制御される。エイ・エイチ・サイドマンの 集積口゛路応用ハンドブックの第４９８頁ないし２９９頁（ウィリー　１９８３ ）：およびデー・エイ・ホッジーズはがのディジタル集積回路の解析および；コ 計の第２７９頁ないし２８３頁（マグロ−ヒル　１９８３）を参照されＩこい。

このように、従来のＥ　ＣＬ　ＯＲ／　Ｎ　ＯＲゲート回路の通常の動作では、 ２個の負荷電流源トランジスタ１ｏおよび１１は常にオンであり、定常電流を引 出す。これらは、関連のエミッターフォロアが出力ラインを再びプルアップしよ うとするまで、関連のエミッターフォロアがターンオフし出力ラインをローに維 持しようとするとき、出力ラインをプルダウンする働きをする。しかしながら、 この動作方法には、与えられた負荷電流源トランジスタが何の有益な機能も果た していないときにオンになるという事実が内在する。

したかつて、出力ラインがハイになるように意図されかつそのエミッターフォロ アによってプルアップされているとき、＋１！１週の負荷電流源トランジスタを 介して排出される電流は、回路の所望の動作に抗して働き、電力を消費する。

これはＥＣＬＳｉｉｌｆｆのためのパーフォーマンスの標準的な測定ぐある、遅 延−電力積を劣化させる。

それゆえに、この発明の目的は、電力が少なくて済む真の、コンブリメントＥＣ Ｌ　ＯＲ，／ＮＯＲゲートを提供することである。

この発明の他の目的は、１個の′Ｒ電流源それぞれの出力ライン上で２個の電流 源トランジスタ間で切換えられ、それによって電流の大部分が任意の時間に、負 荷電流源トランジスタの一方または他方によって引出されている、ＯＲ、’Ｎｏ ＲＥＣＬゲートを提供することである。

この発明のさらに他の目的は、その負荷ｔｒｉ流源トランジスタが関連の出力ラ インをプルダウンしているときのみ恩義ある電流を引出すＯＲ／ＮＯＲＥＣＬゲ ートを提供することである。

図面の簡単な説 この発明の切換えられる負荷電流源を備えたＥＣＬゲートのより完全な理解のた めに、参照することによってここに援用する添付図面を参照しなければならない 。

第１図は先行技術のＥＣＬ　ＯＲ／ＮＯＲゲートである。

第２図は、反転および非反転出力ラインの負荷電流源トランジスタ間で切換えら れる１個の電流源を有するこの発明の改良されたＥＣＬ　ＯＲ／ＮＯＲゲートで ある。

第３図は２個の負荷電流源トランジスタのコレクタ間に抵抗を含むこの発明の改 良されたＥＣＬ　ＯＲ／ＮＯＲゲートの代替の実施例である。

第４図はＶａａの値に関連する、第２図および第３図の基準電圧Ｖａ　ａ　Ｌの ための値を示す電圧レベルを示す図である。

第５ａ図ないし第５ｅ図は、この発明のＥＣＬゲートの種々の回路点の電圧レベ ルの相互関係をシすタイミング図であり、 第５ａ図は接続点Ｃの電圧レベルを示し、第５ｂ図はＯＲ出力ライン１８の電圧 レベルを示し、第５Ｃ図はＮＯＲ出力ライン１９の電圧レベルを示し、第５６ｒ ｇＪは負荷電流源トランジスタ１０の電流を示し・。

かつ 第５ｅ図は負荷電流源トランジスタ１１の電流を示し、かつ 第６図はこの発明の改良されたＥＣＬ　ＯＲ／ＮＯＲゲートの他の実施例である 。

ｆｌ 標準ＥＣＬ　ＯＲ／ＮＯＲゲートが、別々の、連続する電流を各負荷７２流トラ ンジスタへ供給する代わりに、負荷電流源トランジスタへ接続される１個の電流 源を有するように変形される。１個の電流源はｆＡ荷電流源トランジスタの各々 のコレクタへ接続される。２個の負荷電流源トランジスタ間の切換は、負荷゛心 流源トランジスタの少なくとも１個のベースを、逆相を追跡する回路点に接続す ることによってｊ！成される。一実施例では、負荷電流源トランジスタの一方の ベースは入力トランジスタおよび基準トランジスタの共通エミッタ接続に接続さ れ、他方、他方の負荷電流源１〜ランジスタのベースは入力トランジスタおよび 基準トランジスタの共通エミッタ接続に現われる極値の中間の罐を有する基準電 Ｉｆ源ＶＢ［１ｔへ１シ続される。代わりの実施例では、各負荷電流源トランジ スタのベースはゲートの逆相出力上の適当な点に接続される。このように、ｌ１ ｌｉｌの電流源からの′ｉ８流の大部分は、ハイ−ローの移り変わりが与えられ た負荷電流トランジスタに関連の出力ラインに生じている動作サイクルのときに 与えられた負荷７２流トランジスタを介して方向付けられ、かつ電力消費が減少 される。

好ましい実　の？ 第１図の先行技術のゲートの回路概略に示されるように、従来のＥＣＬ　ＯＲ， ／ＮＯＲゲートの相補的な性質のため、エミッターフォロア１２または１３、お よび負荷電流源トランジスタ１ｏまたは１１があり、それぞれ、２個の出力ライ ン、ＮＯＲ出力ライン１つおよびＯＲ出力ライン１８の各々と関連する。各々の 場合、それは、出力ライン１８または１９のための負ｖＪ電流源を構成する負荷 電流源トランジスタ１０または１１および関連の抵抗２１または２２である。こ れらの負荷電流源の各々は、絶えずオンであり、かつ何の有益な機能も行なわれ ていないときでも電力を消費している。電流の流れかつそれゆえに電力の消費に ついての分析によれば、与えられた身のｆＩｌ流が、行なわれている論理演算に 従って基準トランジスタ１７と、入力トランジスタ１５および１６の１またはそ れ以上のものとの間で切操えられる主電流源トランジスタ１４によって供給され ることがわかる。この電流は論理演鋒を行なうために要求される。しかしながら 、負荷電流源トランジスタ１０または１１の′Ｆｉ流はその時間の一部だけ要求 されるにすぎず、ゲートに供給される電力の３０−４０％は、これらの負荷電流 源トランジスタにおいて浪費される。

この発明の改良されたＥＣＬ　ＯＲ／ＮＯＲゲートによれば、１個の電１ｌｉｔ 源は、ゲートの論理の意味が変化プるとぎ２個の負荷電流源トランジスタ間で切 換えられる。この発明の目的は、性能に悲影響を及ぼすことなく電力消費を減少 することであるので、減少電力は、遅延がかなり大きくなるのを犠牲にして得ら れるへきでないことが必須である。正味の遅延−電力積が改善されることが少な くとも望ましい。それゆえに、好ましい実施例では、トランジスタを切換える駆 動信号は、スイッチングトランジスタによって加えられる任意の遅延を補償する のに少なくとも十分早く生じなければならない。もしも何らかの付加的な遅延が 課せられれば、；９延−電力積の正味の減少を生じることは、電力の減少によっ て補償されるよりも多くなければならない。

この発明の改良されたＥＣＬ　ＯＲ／ＮＯＲゲー１〜は負荷電流源トランジスタ の少なくとも一方のベース上の駆動信号を用い、この駆動信号は負荷電流源トラ ンジスタに関連する出力ラインと逆相関係を有する回路点からとられる。

このように、逆相信号がハイであると、負荷電流源トランジスタはより多くの電 流を通過させかつモの正しい状態である関連の出力ラインをローにプルしようと する。池の負荷電流源トランジスタはターンオフされず、１個の電流源から利用 できる電流の大部分を通過させる。これは、第２図の実施例に示されるように、 接続点Ｃでそのレベルをタップすることによってかつそれを用いて負荷電流１− ランジスタ１０のベースを制御スることによって達成される。接続点Ｃはハイに 進むので、１個の電流源トランジスタ３０からの電流は、主として負荷電流源ト ランジスタ１０をメトして流れるように切換えられる。これは、ハイ−ローへの 移り変わりがＮＯＲ出力ライン１９に生ずべきときに生じる。接続点Ｃ上のレベ ルに対して特定の関係を有する基準電圧ＶＩＩＢＬを、負荷電流源トランジスタ １１のベースへ印加することによって、このトランジスタは、トランジスタ１０ を流れる電流が接続点Ｃ上の瞬間値に従って減少されるとぎに後でその電流を増 大させることができる。実際、１個の電流源トランジスタ３０からのＮｉｌ！は 、負荷電流トランジスタ１０または１１の一方を完全には流れない。

生じるであろうことは、電流の大部分が適当な負荷電流トランジスタを流れると いうことである。このように、電流の９０９６は負荷電流トランジスタ１０を流 れることができ、その電流の１０％は負荷゛電流トランジスタ１１を流れる。

他方、電流の８０％は負荷電流トランジスタ１１を流れ、かつ２０％が負荷゛電 流トランジスタ１０を流れる。負荷電流トランジスタ１ｏおよび１１の間で切換 が？テなわれるようにするために、後でＴＪ４論するように、Ｖｓａｔは接続点 Ｃのためのハイレベルと、接続点Ｃのためのローレベルとの中間の値かつ好まし くはまん真ん中の値を有ブる必要があろう。

第４図および第５ａ図に示すように、かつ後で議論するように、基準電圧ＶＢｌ ＬＬは好ましくはの埴を有する特別に発生された電圧であり、ここに冶いてｖｅ ａは、ＥＣＬ回路に共通なオンデツプ基準電圧であり、典型的には、供給電圧Ｖ ｃｃに対して−１，２ｖであり、ＶＳＷは、論理状態間の電圧の揺れであり、典 型的には０゜７ボルトまたはそれ以上であり、かつＶａＥは１ベース−エミッタ 電圧時下である。

この伯で、ＶＢ　ａ　Ｌは接続点Ｃ上の電圧に対するハイおよびローレベルのま ん真ん中である。ｖａｉｔ　Ｌのための値の選択については第、４図を参照して 理解できる。ここで、ＥＣＬ回路設計において周知なＶＢ６レベルは、好ましく は、入力トランジスタ１５および１６に対するハ・イ入カレベルと、これらの入 力上のローレベルとの間の真ん中になるように選ばれる。ロー入力レベルと、ハ イ入力レベルとの間の差は、論理的な揺れとして示され、典型的には０゜７ボル トの値を有する。この値は、論理ゲートが、信頼性良く、ノイズが存在する場合 に１とＯとの状態の間で切換わるのを確実にするために選択される。その条件に 対して、入力信ＲＡまたはＢの一方または両方がハイのとき、接続点Ｃのレベル は となる、なぜならば入力トランジスタの少な（とも一方のベースの入力ハイレベ ルがＶＢａよりも高いとき［１−ランジスタ１７よりもむしろ入力トランジスタ １５または１６の一方または両方を介して電流が流れるからである。このことが 、ベース−エミッタ電圧Ｖａεをハイ入力レベルの下に位置決めされた点線によ って示される。その状態に対して、ロー入力レベルが入力トランジスタ１５およ び１６の両方のベースに印加されると、接続点Ｃ上の電圧レベジスタを流れるが 、ロー入力端子がＶＢａよりも低い入力トランジスタは流れないからである。Ｖ ＢａＬを有する目的は接続点Ｃが揺れる際の基準を与えることであるので、Ｖ［ １ｌＬＬのための値を接続点Ｃに対するハイおよびローレベルの間にありかつ好 ましくは真ん中にあるように選ぶであろう。これらの２つのレベルを加算しかつ 次の計篩に示されるように２で除綽することによって、ＶＢＢＬのため、の好ま しい値が得られる。

第３図に示す好ましい実施例において、付ｈｐ的な抵抗３５が負荷電流トランジ スタ１０および１１のコレクタ間に接続される。この抵抗の値は、その中の負荷 ′Ｒ流の状態で、電圧降下がほぼ論理揺れｖｓｖに等しくなるように選ばれる。

低抗性定格は、論理揺れの大きさをそれ自体が決定する抵抗８または９の定格と 匹敵し１ｑる。その結果、この抵抗はハイ出力側のエミッターフォロアが導通す ることができるようにすることによってかつハイ出力レベルのための規定された 値を与えることによって、ＯＲ出力ライン１８上の出力揺れおよびＮＯＲ出力ラ イン１つ上の出力拙れを規定する。ロー出力側のエミッターフォロアと組合わせ て抵抗３５の値もまたロー出力レベルを決定する。

基準電圧ｖａ　ａ　Ｌは集積回路内で別の電ｆｆ−基１発生器において発生され かつＶａａでなされるように各Ｅ６Ｌ　ＯＲ／ＮＯＲゲートへ分布される。この ような発生器は、集積回路応用ハンドブック、ニド・エイ・エイチ・サーイドマ ンの第６３頁（ウィリー　１９８３）に示されるようにＶａａをＲ士するのに用 いられるものと同慎な形式のものでもよい。または、Ｖ　ａ　Ｐ、　Ｌのための 値は利用できる電圧Ｖａａから抽出されることができる。もしも電圧Ｖａａが抵 抗に印加されかつ電圧Ｖａ　ａ　Ｌが抵抗をタップすることによって抽出されれ ば、何らかの電力が失われるが、はるかに多くの電力が、この発明に従って２個 の負荷電流源１〜ランジスタ間で１個の電流源トランジスタを切換えることによ って節約される。いずれにしても、ＶＢ［ｌＬがオンチップで発生され、それに よってそれがチップ上の単トランジスタの特性を追跡するのが好ましい。

この発明の他の実施例を第６図に示す。この実施例では、負荷′Ｆｉ流源トラン ジスタの一方を駆動するために用いられる回路点の電圧レベルの中間に独立の基 準電圧Ｖａ　ｌ！　Ｌを発生する必要がない。代わりに、抵抗４０．４１および ４２かうなる抵抗ス１−リングがＮＯＲ出力ライン１９上の接続点ｄと、ＯＲ出 力ライン１８上の接続点９との間に接続される。ｖ１抗４１は選択された任意の 値のものでもよい。

抵抗４ｏおよび４２は、スイッチングの対称性を確保するためほぼ等しくなけれ ばならない。抵抗４０および４１間の接続点ｅは負荷電流源トランジスタ１１の ベースへ接続され、他方、抵抗４１および４２間の接続点ｆは負荷電流源トラン ジスタ１０のベースへ接続される。この実施例において、負荷電？Ｒ源トランジ スタの一方のベースを直接回路点へ結合し、かつ中間の基準電圧Ｖ［ｌ　ａ　ｔ を有するよりもむしろ、各負荷電流源トランジスタのベースは逆相出力からの信 号を借りる。逆相出力からの信号を借りる際に、介在する抵抗、７５９わち、抵 抗４０および４２．を用いる必要があり、それにより、トランジスシダはそれら のベースに全出力電圧を受けるため飽和しない。

第６図の実施例において、ＮＯＲ出力ライン１９がハイースにあるよりもむしろ 、負Ｍ　？！　ｔｑ　Ｓ、　トランジスタ１１０ベースにあり、そのため１個の 負荷電流源トランジスタ３０からのｍｉの大部分は負荷電流源トランジスタ１１ を流れる。したがって、負荷電流源トランジスタはＯＲ出力ライン１８をプルダ ウンしそれをダウンした状ぜに保つ適当な機能を行なう。逆に、ＯＲ出力ライン １８がハ、イであると、負荷Ｎ流源トランジスタ１０のベースの電圧は、負荷電 流源トランジスタ１１のベース上の電圧よりも高く、それにより１個の負荷電流 源トランジスタ３０からの電流のるようにする。実際、電流の大部分を担う負荷 電流源トランジスタは、その電流の８０％またはそれ以上を運び、他方、他の負 荷Ｎ流源トランジスタは１個の負荷電流源トランジスタ３０がらの電流の２０％ 以下を運ぶ。全電流は第１図の先行技術のアプローチにおけるよりもより効率的 に用いられ、かつ重要な電力の節約が実現される。

この発明のＥＣＬ　ＯＲ，／ＮＯＲゲートの利点が、第５８図ないし第５ｅ図の タイミング図を参照して見られｊｑる。

これらの図は、第２図および第３図の実施例の動作を示す。

ＥＣＬ記述においてよく理解されているように、接続点Ｃ上の電圧レベルは、そ れぞれ、入力トランジスタ１５および１６上の端子ＡおよびＢの入力信号の変化 の後シフトする。第５ａ口に示すように、１個のゲートの遅延の後、接−ＶＢＥ のレベルまで上昇する。さらに類い遅延のＳｌ贅、ＯＲ出力ライン１８上の出力 が上昇しかつＮＯＲ出力ライン１９上の出力がハイからＯ−への移り変わりを受 ける。上述したように第２図ないし第３図の回路の動作に従って、負荷電流トラ ンジスタ１０の電流は２０％以下の成るローレベルから、８０％またはそれより も高いハイレベルまで上昇する。同時に、負荷電流トランジスタ１１の電流は、 電流の８０％以上の高い電流から、１個の電流トランジスタ３０を介して、２０ ％以下のローレベルまで減少される。

わかるように、入力信号における変化と、負荷電流源１−ランジスタ１０および １１間の電流の切換との間には、この発明の方法によればかなりな遅延は何ら導 入されない。

この発明の好ましい実施例の前述の説明は図解および説明の目的で提示されたも のである。開示した正確な形式に徹するまたはこの発明をそのような正確な形式 に限定するつもりではなく、明らかに、多くの変形および変更は上記教示に照ら し可能である。たとえば、逆相回路点をタップすることによって負荷電流源１〜 ランジスタのベースを駆動する原理もまた、多重レベル論理を用いる実施例にも 適用できる。このような応用は１個の電流源を与えるこの発明によって意図され ており、それによって種々の負荷電流源トランジスタ間で切換えられる。この発 明の原理およびその実際的な応用を最もよく説明しそれによって当業者が、種々 の実施例にこの発明を最もよく利用しかつ特定の意図した用途に合うように擾々 の変更を加えるために、選ばれ説明された。この発明の範囲は添付の諭求の範囲 によって゛規定されることが意図されている。

ＦＩＧ、１　（先　ｑテ　ｓ＊　ｕ））ＦＩＧ、　２゜ ＦＩＧ、４ ＦＩＧ、５Ａ ＦＩＧ、５Ｂ ＦＩＧ、５Ｃ 国際調査報告

Claims (14)

【特許請求の範囲】
1. １．エミッタが共通に接続さ礼た入力トランジスタおよび基準トランジスタを含 むＥＣＬＯＲ／ＮＯＲゲートにおいて、基準トランジスタのコレクタは抵抗を介 してＶｃｃ供給電圧ラインへ接続されかつ入力トランジスタのコレクタは共通に 接続されかつ抵抗を介してＶｃｃ供給電圧ラインへ接続され、前記ＥＣＬＯＲ／ ＮＯＲゲートはさらに、それらのコレクタがＶｃｃ供給電圧ラインへ接続されか つそれらのそれぞれのエミッタがＯＲ出力ラインヘかつＮＯＲ出力ラインへ接続 されかつそれらのベースが、それぞれ、基準トランジスタのコレクタおよび前記 入力トランジスタの共通結合されたコレクタへ接続された、エミッタフォロアと 、前記入力トランジスタの共通エミッタと前記基準トランジスタおよびＶＥＥラ イン間に接続される主電流源トランジスタと、それらのコレクタが、それぞれＯ Ｒ出カラインおよびＮＯＲ出力ラインへ接続された負荷電流源トランジスタとを 含む、そのようなＥＣＬ ＯＲ／ＮＯＲゲートにむいて、 前記負荷電流源トランジスタのエミッタは１個の電流源へ接続され、かつ前記電 流源トランジスタの少なくとも一方のベースは、前記ゲートがその論理状態を変 化させるとき電圧揺れを受ける回路点へ接続され、前記電圧揺れは前記電流源ト ランジスタの少なくとも前記一方に関連して出カラインと逆相であり、それによ って前記１個の電流源からの電流の大部分が負荷電流源トランジスタの一方を流 れ、かつ前記１個の電流源からの電流の大多数が他方の負荷電流源トランジスタ を流れる、ＥＣＬ ＯＲ／ＮＯＲゲート。
2. ２．前記回路点は前記入力トランジスタおよび前記基準トランジスタの共通エミ ッタ接続であり、かつ前記回路点はＮＯＲ出力ラインへ接続されるコレクタと前 記１個の電流流へ接続されるエミッタとを有する負荷電流源トランジスタのベー スへ接続される、請求の範囲第１項記載の改良されたＥＣＬ ＯＲ／ＮＯＲゲー ト。
3. ３．ＯＲ出力ラインへ接続されるコレクタを有する負荷電流トランジスタのベー スは基準電圧ＶＢＢＬのソースへ接続され、前記基準電圧ＶＢＢＬは前記回路点 で受ける極値の中間値を有する、請求の範囲第２項記載の、改良されたＥＣＬ ＯＲ／ＮＯＲゲート。
4. ４．前記基準電圧ＶＢＢＬは前記回路点で受ける電圧の前記極値間の真ん中の値 を有する、請求の範囲第３項記載の改良されたＥＣＬ ＯＲ／ＮＯＲゲート。
5. ５．ＯＲ出力ラインへ接続されるコレクタを有する負荷電流源トランジスタのゲ ートに印加される基準電圧ＶＢＢＬの値は、 ＶＢＢ−ＶＢＥ＋１／４Ｖｓｗ によって近似的に与えられ、ここにおいてＶＢＢはオンチップ基準電圧であり、 ＶＢＥはべースーエミッタ電圧降下であり、Ｖｓｗは論理揺れである、請求の範 囲第３項記載の、改良されたＥＣＬ　ＯＲ／ＮＯＲゲート。
6. ６．前記負荷電流源トランジスタのコレクタ間に接続される抵抗と組合わせた、 請求の範囲第２項記載の改良されたＥＣＬ　ＯＲ／ＮＯＲゲート。
7. ７．前記抵抗の値は、論理揺れＶｓｗの値を負荷電流ｉＬで割ることによって近 似的に与えられる、請求の範囲第６項記載の、改良されたＥＣＬ　ＯＲ／ＮＯＲ ゲート。
8. ８．第２の一連の入力トランジスタと、第２の基準トランジスタと、前記出カラ インの各々におけるダイオードとの組合わせであり、前記組合わせはデュアルレ ベル論理ゲートを形成するように相互接続される、請求の範囲第１項記載の、改 良されたＥＣＬ　ＯＲ／ＮＯＲゲート。
9. ９．前記少なくとも１個の負荷電流源トランジスタのベースは、前記少なくとも １個の負荷電流源トランジスタに関連する出カラインと逆相である出力ラインヘ 、抵抗を介して接続される、請求の範囲第１項記載の、改良されたＥＣＬ　ＯＲ ／ＮＯＲゲート。
10. １０．他方の負荷電流源トランジスタのベースは、前記他方の負荷電流源トラン ジスタに関連する出カラインと逆相である出力ラインへ第２の抵抗を介して接続 される、請求の範囲第９項記載の、改良されたＥＣＬ　ＯＲ／ＮＯＲゲート。
11. １１．前記抵抗むよび前記第２の抵抗を接続する第３の抵抗と組合わせた、請求 の範囲第１０項記載の、改良されたＥＣし　ＯＲ／ＮＯＲゲート。
12. １２．前記抵抗および前記第２の抵抗はほぼ等しい値を有する、請求の範囲第１ ０項または第１１項に記載の改良されたＥＣＬ　ＯＲ／ＮＯＲゲート。
13. １３．前記１個の電流源は、ＶＥＥへ接続されたエミッタ、前記負荷電流源トラ ンジスタの前記エミッタへ接続されるコレクタを有しかつバンドギャッブ基準電 圧発生器へ接続されるベースを有するトランジスタを含む、請求の範囲第１項− １２項に記載の、改良されたＥＣＬ　ＯＲ／ＮＯＲゲート。
14. １４．前記主電流源トランジスタのベースはまた前記バンドギャッブ基準電圧発 生器へ接続される、請求の範囲第１３項記載の、改良されたＥＣＬ　ＯＲ／ＮＯ Ｒゲート。