JPH07191771A - 定電流発生回路及びそれを用いた装置 - Google Patents

Abstract

(57)【要約】 【目的】３Ｖ程度以下の定電源電圧でも動作する、温度
及び電源電圧に共に依存しない一定電流を発生する定電
流発生回路を実現すること。 【構成】正の温度依存性を持つ電流と、負の温度依存性
を持つ電流の和電流を作り、上記和電流に比例する、温
度変化に対する依存性を低減した電流を発生する方式の
定電流発生回路において、正の温度依存性を持つ電流を
発生する回路が、流れる電流の電流密度の比を一定に保
った２組のＰＮ接合の両端に発生する電圧の差電圧の正
の温度依存性を用いて電流を発生する回路であり、負の
温度依存性を持つ電流を発生する回路が、ＰＮ接合の両
端に発生する電圧の負の温度依存性を用いて電流を発生
する回路であることを特徴とする、定電流発生回路。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路に関し、
特に温度，電源電圧に対して一定であり基準となる電流
を発生するのに好適な電流発生回路に関する。

【０００２】

【従来の技術】半導体集積回路では、電源電圧や温度等
の外部条件に依存しない一定電流が必要な場合がある。
CMOS LSI においては、特開昭62−293327 号に温度に対
して一定な電流を得る方式が示されている。図９にその
構成を示す。ＭＯＳトランジスタの弱反転領域で動作す
るカレントミラーと、強反転領域で動作するＭＯＳのカ
レントミラーにより温度に対して正の依存性を持つ電流
と、負の依存性を持つ電流を発生し、これを加算するこ
とにより、それぞれ個別の電流よりも温度に対する依存
性を低減した電流を発生する回路である。

【０００３】また従来、ＥＣＬ(Emitter Coupled Logi
c）インターフェースのＬＳＩではその入出力の電位レ
ベルの仕様を満たすために、バンドギャップリファレン
ス回路が用いられてきた。従来の基準信号の発生回路に
ついては例えば、Journal ofsolid−state circuits，V
OL.sc−８，NO.５，１９７３年１０月３６２ページから
３６７ページに示されている。図１０の回路は上記の文
献に示されたＥＣＬ仕様のための定電圧発生回路であ
る。バイポーラトランジスタＱ１，Ｑ２及び、抵抗要素
Ｒ１が温度に対し正の依存性を持つ電流を発生するが、
この電流を抵抗要素Ｒ１１に流すことにより抵抗要素Ｒ
１１の両端に温度に対し正の依存性を持つ電圧が発生す
る。これと、バイポーラトランジスタＱ２のベース・エ
ミッタ間電圧を加算した電圧を取り出すと、温度に依存
しない電圧が得られる。ここで、２つの電圧の和電圧を
作るために、バイポーラトランジスタと抵抗要素が直列
に接続される必要がある。次にこの加算によって得られ
た電圧を抵抗要素に印加することが出来れば温度依存性
のない電流を得ることが出来る。しかし、抵抗要素Ｒ１
０には０.５Ｖ 程度以上、バイポーラトランジスタＱ１
０，Ｑ１１，Ｑ２にはそれぞれ０.８Ｖ 以上、抵抗要素
Ｒ１１には０.５Ｖ 程度の電圧がその動作のために、最
低必要であるため、この回路が意図されたように正しく
動作するには、ＶＣＣノードと、ＶＥＥノードの間に最
低でも３Ｖ程度の電源電圧が必要である。

【０００４】なお、本発明の図中においては、丸印は高
電位側の電源ノード(ＶＣＣと呼ぶ)を示し、三角印は低
電位側の電源ノード（ＶＥＥと呼ぶ）を示す。

【０００５】

【発明が解決しようとする課題】上記に示した従来技術
の問題点は、温度，電源電圧の変動等に影響されない定
電流であって、ＥＣＬの仕様を満たすことが出来るほど
精度がよく、しかも３Ｖ程度の低電源電圧で動作可能な
定電流を発生できないという点にある。特に、従来のＥ
ＣＬ回路では抵抗要素Ｒ１１とバイポーラトランジスタ
Ｑ２、あるいは抵抗要素Ｒ１２とバイポーラトランジス
タＱ１等が直列に接続されており、定電源電圧で動作を
律速し、またＣＭＯＳ ＬＳＩにおいて提案されている
回路ではＥＣＬ ＬＳＩに用いることができるほど、精
度が良くないことに問題がある。本発明の目的は、３Ｖ
程度以下の低い電源電圧でも動作し温度に対する依存性
を低減した定電流の発生回路を提供することにある。

【０００６】更に、低い電源電圧で動作し、温度と電源
電圧の変動を低減する定電流の発生回路を提供すること
にある。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の特徴は、電流密度の比を一定に保った２組
のＰＮ接合部を有し、上記ＰＮ接合部のそれぞれの両端
に発生する電圧より正の温度依存性を有する差電圧を生
成し、上記差電圧に応じた電流を発生する正の温度依存
性を持つ電流発生回路部と、ＰＮ接合部の両端に発生す
る負の温度依存性を有する電圧に応じた電流を発生する
負の温度依存性を持つ電流発生回路部と有することにあ
る。

【０００８】更に、正の温度依存性を持つ電流と負の温
度依存性を持つ電流の和電流に応じた定電流を発生する
和電流発生回路部を有し、上記和電流発生回路部は、ソ
ースとゲートが共にそれぞれ互いに接続された２組以上
のＭＯＳトランジスタのドレイン電流の比によって所定
の和電流を発生することにある。

【０００９】

【作用】本発明による定電流発生回路では、正の温度依
存性を持つ電流と負の温度依存性を持つ電流の和電流を
発生する方式のため、従来のＥＣＬ用電源回路において
は直列に接続する必要のあった正の温度依存性を持つ電
圧発生素子と負の温度依存性を持つ電圧発生素子を、和
電圧を作るために直列に接続する必要がなく、従来回路
によるよりも低い電源電圧で動作することが可能とな
る。

【００１０】

【実施例】ＢｉＣＭＯＳ ＬＳＩの様にバイポーラトラ
ンジスタ用いるＬＳＩにおいてはバイポーラトランジス
タのベース・エミッタ間電圧（以下、ＶＢＥ電圧と言
う）を用いて、定電圧を発生する方法が知られている。
図８にバイポーラトランジスタのＶＢＥ電圧を用いた電
源回路の例を示す。この回路は、抵抗要素Ｒ３に、バイ
ポーラトランジスタＱ４のベース・エミッタ間のＰＮ接
合に順方向電流を流したときに発生するＶＢＥ間電圧を
印加することにより発生する電流を、基準電流として用
いる回路である。バイポーラトランジスタＱ５は、抵抗
要素Ｒ３に印加される電圧がＭＯＳ Ｍ４０のゲート電
圧に与える影響を抑えるために設けている。バイポーラ
トランジスタＱ４のベース電位はＶＥＥ電位を基準とし
て決まり、Ｍ４０のゲート電位はＶＣＣ電位を基準とし
て決まる。電流源ＣＳ１は適当な電流源である。バイポ
ーラトランジスタのＶＢＥ電圧はエミッタ電流に対する
依存性が小さいため、電流源ＣＳ１の電流値の電源電圧
依存性は問題にはならない。ＭＯＳ Ｍ４０，Ｍ４１、
及び、ＭＯＳ Ｍ４２，Ｍ４３はカレントミラー回路を
構成し、抵抗要素Ｒ３に流れる電流に比例する電流を内
部回路に流す。

【００１１】ＶＢＥ電圧はバイポーラトランジスタのエ
ミッタ電流の大きさに対する依存性は小さいが、温度に
対する依存性が比較的大きい（一般に２ｍＶ／℃程度。
100℃の温度範囲では約０.２Ｖ も変化する。）ため、
電源電圧の変化だけでなく温度の変化に対しても一定と
なる定電流が必要な場合には、図８の回路を用いること
は出来ない。

【００１２】図１に本発明の実施例を示す。バイポーラ
トランジスタのＶＢＥ電圧は温度に対して一定の負の依
存性を持つ。この値はＭＯＳトランジスタの閾値電圧Ｖ
ＴＨ等よりも、ＬＳＩデバイスの製造過程の条件の変動
（プロセス変動）に対する依存性が小さいため、バイポ
ーラトランジスタを用いた方がＭＯＳトランジスタを用
いるよりもより簡単に安定な特性が得られることは一般
に知られている。つまり、図９に提案されている従来の
回路よりもバイポーラトランジスタを用いた図１の回路
の方が安定した特性が得ることが出来るという利点があ
る。

【００１３】図１に示す回路は大きく３つの部分に分け
られる。これらは「正の温度依存性を持つ電流発生回路
部」，「負の温度依存性を持つ電流発生回路部」，「温
度依存性の相殺された電流発生回路部」の３つである。
「正の温度依存性を持つ電流発生回路部」は、バイポー
ラトランジスタＱ１とＱ２及び、これらバイポーラトラ
ンジスタのエミッタ電流の比を一定に保つための比例電
流供給手段と、バイポーラトランジスタＱ１，Ｑ２のＶ
ＢＥ間電圧を印加するための抵抗要素Ｒ１と、これらバ
イポーラトランジスタに流れる電流に比例する電流を供
給するための比例電流供給手段からなる。この構成によ
り、バイポーラトランジスタＱ１，Ｑ２のＶＢＥ電圧の
差電圧が抵抗要素Ｒ１に印加される。エミッタ電流の比
が一定に保たれたバイポーラトランジスタのＶＢＥ間電
圧は絶対温度に比例するから、上記の比例電流供給手段
にも絶対温度に比例する電流が流れる。なお、図１の例
ではＱ１は４つのバイポーラトランジスタからなってい
る。

【００１４】「負の温度依存性を持つ電流発生部」は、
抵抗要素Ｒ３，バイポーラトランジスタＱ４及び、電流
源ＣＳ１からなる。バイポーラトランジスタＱ４のＶＢ
Ｅ間電圧は電源電圧依存性が小さいため電流源ＣＳ１の
供給する電流に多少の電源電圧依存性があっても前述の
ように問題は無い。順バイアスされたＰＮ接合の両端に
発生する電圧は、負の温度依存性を持つため、抵抗要素
Ｒ３の両端には負の温度依存性を持つ電圧が印加され、
抵抗要素Ｒ３には負の温度依存性を持つ電流が流れる。

【００１５】「温度依存性の相殺された電流発生回路
部」は、上記２つの回路部で発生した電流の和電流を作
る機能を持つ。「正の温度依存性を持つ電流発生回路
部」と、「負の温度依存性を持つ電流発生部」の発生す
る電流の温度に対する依存係数の絶対値を同じにするこ
とは、抵抗値等の調整により可能なため、図１の構成に
より、温度依存性の相殺した定電流を得ることが出来
る。

【００１６】この出力電流を、ゲート，ドレインを短絡
したＭＯＳトランジスタＭ７で、図１に示す様に受けれ
ば、このＭＯＳトランジスタに温度依存性のないドレイ
ン電流を流すことが出来る。

【００１７】図１の回路には温度に依存しないバンドギ
ャップ電圧（＝１.３Ｖ 程度）を発生する部分がないた
め、図１０に示す様にバンドギャップ電圧を発生し、こ
れを抵抗要素に印加することにより定電流を得る方式
の、従来の回路よりも低い電源電圧で動作する、温度に
依存しない定電流発生回路が実現できる。

【００１８】図２に本発明の他の実施例を示す。図２の
回路の構成が図１に示す構成と異なるのは、正の温度依
存性を持つ電流と負の温度依存性を持つ電流の和電流を
作る場合、電流を供給するＭＯＳ Ｍ７に対し直接、比
例電流供給手段４、及び比例電流供給回路５を用いて電
流を供給していることである。

【００１９】図２の構成の回路によれば、定電流源の必
要なＭＯＳトランジスタＭ７に電流を出力する場合には
図１に示すよりも比例電流供給手段を設ける個数が少な
くてすみ、回路の構成が簡単である利点がある。

【００２０】図３に、図１に示した構成の比例電流供給
手段をＭＯＳトランジスタにより構成し、図１の回路構
成をより具体的に表した本発明の実施例を示す。ＭＯＳ
トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４が図１の比例電流
供給手段１を構成し、ＭＯＳトランジスタＭ５，Ｍ６が
比例電流供給手段２を構成し、ＭＯＳトランジスタＭ１
７，Ｍ１８が比例電流供給手段３を構成する。バイポー
ラトランジスタＱ３と抵抗要素Ｒ２，ＭＯＳトランジス
タＭ３，Ｍ５は、以下のように動作し、Ｑ１，Ｑ２に流
れる電流の電源電圧依存性を低減させる効果がある。電
源電圧等の影響で、Ｑ１のコレクタ電位が上昇すると、
バイポーラトランジスタＱ３と抵抗要素Ｒ２、及びＭＯ
Ｓ Ｍ３によって構成されるアンプの働きにより、Ｑ３
のコレクタ電圧が下がり、ＭＯＳ Ｍ５のゲート電圧が
下がり、Ｍ５に流れる電流が減少する。これにより、Ｍ
ＯＳトランジスタＭ４に流れる電流も減少するため、Ｍ
ＯＳ Ｍ４ゲート電圧の絶対値が減少、すなわち、ＭＯ
Ｓ Ｍ４のゲート電圧がＶＣＣ側に変化し、ＭＯＳトラ
ンジスタＭ１の抵抗が大きくなるため、Ｑ１のコレクタ
電圧が下がり、始めのＱ１のコレクタ電位の上昇を抑制
する働きがある。従って、ＭＯＳ Ｍ４，Ｍ５に流れる
電流は絶対温度に比例するが、電源電圧の変動に対して
は相殺されている。

【００２１】ＭＯＳトランジスタＭ６にはＭ５に比例す
る電流が流れるため、電源電圧に依存せず絶対温度に比
例する電流が流れる。また、Ｒ３には温度に対し負の依
存性を持つ電流が流れる。バイポーラトランジスタＱ５
は、ＭＯＳトランジスタＭ17のドレイン電圧が抵抗要素
Ｒ３に印加する電圧に影響を与えないために、付加して
ある。すなわち、バイポーラトランジスタＱ５のコレク
タ電圧にかかわらず、抵抗要素Ｒ３にはバイポーラトラ
ンジスタＱ４のＶＢＥ間電圧が印加される。従って、Ｍ
ＯＳトランジスタＭ６と、抵抗要素Ｒ３に流れる電流の
温度に対する依存性が相殺するように回路定数を調整す
れば、ＭＯＳ Ｍ１７には温度依存性、および電源電圧
依存性のない和電流が得られる。また。ＭＯＳ Ｍ１８
にもこれに比例する電流が流れ、ＭＯＳ Ｍ７に温度，
電源電圧に依存しない電流が得られる。

【００２２】本構成によれば温度依存性と電源電圧依存
性が共に相殺された、定電流発生回路が実現できる。

【００２３】図４に、図２に示した構成の比例電流供給
手段をＭＯＳトランジスタにより構成し、図２の回路構
成をより具体的に表した例を示す。ＭＯＳトランジスタ
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ１６が比例電流供給手段４
を、ＭＯＳトランジスタＭ15，Ｍ１９が比例電流供給手
段５を構成する。バイポーラトランジスタＱ３，MOSト
ランジスタＭ３，Ｍ５，抵抗要素Ｒ２がＭＯＳトランジ
スタＭ４に発生する電流の電源電圧依存性を無くすの
は、図３に示す実施例と同様である。従って本構成によ
り、ＭＯＳ Ｍ１６に、温度依存性及び電源電圧依存性
のない電流が得られる。また、負の温度依存性を持つ電
流発生部の発生する電流がＭＯＳトランジスタＭ１５に
流れるため、これら２つの電流の温度依存性が相殺する
ように定数を設定すれば、ＭＯＳトランジスタＭ７に流
れる電流が温度依存性，電源電圧依存性を持つことがな
い。

【００２４】図５は本発明にレギュレーテッドカスコー
ド・カレントミラー回路を適用した回路の例を示す。図
３，図４に示した回路構成では、ゲート，ソースをそれ
ぞれ共通に接続したＭＯＳトランジスタのドレイン電圧
に対する考慮はされていない。例えば図３におけるＭＯ
Ｓ Ｍ１７，Ｍ１１では、これら２つのＭＯＳトランジ
スタのドレイン電圧はそれぞれ、ＭＯＳ Ｍ１７はＶＣ
Ｃ電位を基準として決まり、ＭＯＳ Ｍ１１はＶＥＥ電
位を基準として決まるため、電源電圧の変動あるいは、
ＭＯＳ Ｍ１１からＭＯＳ Ｍ７への信号線の寄生抵抗
によりこれらＭＯＳトランジスタのドレイン電圧が変化
する。飽和領域で動作し、それぞれのソース，ゲートが
互いに接続されたＭＯＳトランジスタもドレイン電圧の
変化によりドレイン電流が変化する。これは、ＭＯＳの
アーリー効果と呼ばれている。アーリー効果のない理想
的なＭＯＳトランジスタを用いれば、上記の図３，図４
の回路構成でもその出力特性の電源電圧への依存性はな
い。しかし、アーリー効果が無視できないＭＯＳトラン
ジスタを用いる場合は、図５の回路を用いることにより
アーリー効果を相殺することが出来る。

【００２５】図５の動作を以下に説明する。ＭＯＳ Ｍ
１７に比例する電流をＭＯＳ Ｍ７に流す場合を考え
る。ＭＯＳ Ｍ１８にはＭ１７に比例する電流が流れる
ため、カレントミラーで結ばれたＭＯＳ Ｍ８，Ｍ９、
そして、ＭＯＳ Ｍ９と直列に接続したＭＯＳ Ｍ１０
にもＭＯＳ Ｍ１７に比例する電流が流れる。従って、
ＭＯＳ Ｍ１０のゲート電圧はＭＯＳ Ｍ１７のゲート
電圧の変化と同様な傾向を持つが、ＭＯＳ Ｍ１０のゲ
ートはＭＯＳ Ｍ１１のドレインに接続されているた
め、ＭＯＳ Ｍ１７とＭＯＳ Ｍ１１のドレイン電圧は
同様の傾向を持つ。ゆえに、ＭＯＳ Ｍ１７とＭＯＳ
Ｍ１１のドレイン電流は電源電圧によらず比例する。

【００２６】この様に図５の実施例回路の出力特性はＭ
ＯＳトランジスタのアーリー効果に影響されないため、
電源電圧にも温度にも共に依存しない定電流を得ること
が出来るという効果が、本実施例回路にはある。

【００２７】また、基準電流発生部はＬＳＩチップ中に
１個設ければ、定電流信号をチップ内の複数の場所に存
在する「内部回路部」に供給することが出来る。ＬＳＩ
チップ中の「内部回路部」の個数分だけ、ＭＯＳ Ｍ１
８，Ｍ８，Ｍ９，Ｍ１０，Ｍ１１，Ｍ１２のＭＯＳトラ
ンジスタ６個を１組とした回路が必要となる。図５には
２個の内部回路の電流源を接続した場合を図示する。

【００２８】すなわち図５の構成によれば、複数の内部
回路において定電流源が必要な場合でも、回路全体を必
要数分設ける必要はなく、内部回路１組ごとに必要な回
路のみを必要な個数だけ設ければ良いため、回路数を低
減できる効果がある。

【００２９】図６に本発明の他の実施例を示す。図６に
示した基準電流発生部は図５に示した電源電圧依存性の
ない電流を発生する回路の基本部分と同じである。ＭＯ
ＳＭ５，Ｍ６，Ｍ８，Ｍ９，Ｍ１０，Ｍ１１，Ｍ１２の
ＭＯＳトランジスタが、図５に示したアーリー効果に影
響されないＭＯＳ Ｍ５とＭＯＳ Ｍ１１の間のカレン
トミラー回路を構成し、ＭＯＳ Ｍ７にＭＯＳ Ｍ５に
流れる電流に比例する電流を流せる。この構成によれ
ば、ＭＯＳ Ｍ７へ電流を伝達する信号線に寄生抵抗が
あってもＭＯＳ Ｍ１１のドレイン電圧に対して影響が
ないため、MOSＭ７に流れる電流の電源電圧への依存性
がない。

【００３０】図５の回路では、ＭＯＳ Ｍ７には電源電
圧依存性のない電流が流れるが、ＭＯＳ Ｍ７とＭＯＳ
Ｍ５０のドレイン電圧は一般には異なるため、これら
のＭＯＳトランジスタの間のアーリー効果による影響を
なくすにはＭＯＳ Ｍ７と、ＭＯＳ Ｍ５０の間も、レ
ギュレーテッドカスコードカレントミラー構成とする必
要がある。しかし、定電流を必要とする内部回路数が多
い場合には、これでは素子数が増えすぎる場合がある。

【００３１】図６に、あらかじめＭＯＳ Ｍ７に流す電
流に電源電圧の変化に対して負の傾きをつけておき、結
果的にはＭＯＳ Ｍ５０には電源電圧の影響が小さい電
流を流すための回路構成を示す。ＭＯＳトランジスタＭ
１３及びＭ１４によってこれを実現する。すなわち、電
源電圧、及び温度に対する依存性が共に相殺された定電
流が、ＭＯＳ Ｍ１３とＭ５に分かれて流れ、電源電圧
が高くなるとゲートが接地されたＭＯＳ Ｍ１３の抵抗
が小さくなり、そのドレイン電流が大きくなるため、Ｍ
ＯＳ Ｍ５に流れる電流が減少する。ＭＯＳ Ｍ１４は
その逆に、電源電圧が高くなると抵抗が小さくなるた
め、ＭＯＳ Ｍ５に流れる電流は多くなる。この２つの
ＭＯＳの調整により、ＭＯＳ Ｍ７に流れる電流に電源
電圧に対する依存性を持たせることができる。具体的に
は、例えばＭＯＳ ５０のドレイン電圧がＶＣＣを基準
に決まるため、電源電圧の上昇によって、ＭＯＳ Ｍ７
に比べてＭＯＳ Ｍ５０の方がドレイン電圧の増加が大
きく、従ってＭＯＳ Ｍ５０のドレイン電流が電源電圧
の増加によって大きくなる場合には、ＭＯＳ Ｍ７に流
れる電流に電源電圧に対する負の依存性を持たせておけ
ば、結果的にＭＯＳＭ５０のドレイン電流の電源電圧依
存性を小さく出来る。

【００３２】図６に示す実施例によれば、正の温度依存
性を持つ電流と負の温度依存性を持つ電流の和電流に、
電源電圧に依存する電流を加算することにより、その和
電流に電源電圧依存性を持たせることが出来き、内部回
路の電流源への基準信号の伝達中に生じる基準電流の電
源電圧依存性を相殺し、基準電流を用いる内部回路では
電源電圧に依存しない定電圧発生回路が、比較的少ない
素子数で得られるという効果がある。

【００３３】図７に本発明を用いた定電流発生回路と、
これを用いるＬＳＩの電源回路及びその定電流を用いる
内部回路の構成の他の実施例を示す。基準電流発生部
は、基本的には図３及び図４の電流発生部と構成は同じ
であるが、基準電流発生部の電源電圧依存性がより改善
された点が異なる。図３，図４に示す回路のＭＯＳ M
1，Ｍ２，Ｍ３，Ｍ４のアーリー効果が無視できない場
合は、図７に示すＭＯＳＭ２１，Ｍ２２，Ｍ２３，Ｍ２
４，Ｍ２５を追加することにより、ＭＯＳ Ｍ１，Ｍ
２，Ｍ３のアーリー効果の影響を無くすことが出来る。
すなわち、ＭＯＳＭ２２にはＭＯＳ Ｍ５，Ｍ４，Ｍ
３，Ｍ２，Ｍ１に比例する電流が流れるため、ＭＯＳ
Ｍ２１にもＭＯＳ Ｍ１に比例する電流が流れＭＯＳ
Ｍ２１のゲート電位はＭＯＳ Ｍ４のゲート及び、ドレ
イン電圧によって変化する。つまり、ＭＯＳ Ｍ１のド
レイン電圧はＭＯＳ Ｍ４のドレイン電圧と電源電圧に
対して同様な傾向を持つことになり、ＭＯＳ Ｍ１とＭ
ＯＳ Ｍ４に流れる電流の比の電源電圧の変化による変
動が無くなる。同様に、ＭＯＳ Ｍ２，Ｍ３，Ｍ４の間
の電流比もＭＯＳ Ｍ２４，Ｍ２５により、電源電圧の
変化による影響が削減される。

【００３４】ＭＯＳ Ｍ１３のゲート端子は図５の例で
は、ＶＥＥに接地したが、適当な電源電圧依存性を持つ
ノードなら、図７に示すように、どこに接続することも
可能である。結果的に電源電圧の変化に対するＭＯＳ
Ｍ５０に流れる電流の特性を相殺するように設定する。

【００３５】図６では基準電流発生部１つに対し、内部
回路部１つのみの場合を示したが、図７に示すように１
つの基準電流発生部に対し、複数の内部回路発生部を設
けることが可能である。この図では内部回路部は２つ図
示したが、これは１つ以上いくつでもよい。ＭＯＳ Ｍ
７１個に対して、ＭＯＳ Ｍ１９，ＭＯＳ Ｍ３１を１
つずつ設ける。内部回路部中にＭＯＳ Ｍ７に対してＭ
ＯＳ ５０は１つのみ示してあるが、１つのＭＯＳ Ｍ
７に対して複数のＭＯＳ Ｍ５０すなわち内部回路を設
けてもよい。

【００３６】本実施例回路は、基準電流発生部と内部回
路部の電源電位すなわち、ＶＣＣの電位とＶＥＥの電位
がある程度異なる場合でも、正常に動作する。すなわ
ち、基準電流発生部から内部回路部へは電流信号を伝送
しており、ＭＯＳのゲート電圧信号を伝送しているわけ
ではないため、例えばＭＯＳ Ｍ７のソース電位と基準
電流発生部のＶＥＥ電位が異なっても問題がない。ただ
し、例えば内部回路部中のＭＯＳ Ｍ７とＭＯＳ Ｍ５
０のソース電位が異なるとこれらに流れる電流値に影響
が出てくるため、内部回路部中ではＶＥＥ等の電位を一
定に保つ必要がある。また、基準電流回路部中でも同様
な注意が必要である。

【００３７】図７における、抵抗要素Ｒ４は図１０に示
す従来の回路における抵抗要素Ｒ16と同様の働きをす
る。図７の様に設けてもよい。すなわち、この抵抗要素
はバイポーラトランジスタＱ２のプロセスバラツキによ
るアンプの性能のバラツキを抑える働きをする。

【００３８】図７における静電容量Ｃ１はＱ３と抵抗要
素Ｒ２，ＭＯＳ Ｍ３によって構成されるアンプ回路の
の発振を防止する働きがある。また、静電容量Ｃ２もバ
イポーラトランジスタＱ３のベース電位を安定させ、発
振を防止する。

【００３９】なお、図３に示した電流源ＣＳ１はＭＯＳ
Ｍ２６とＭ２７により実現した。この構成によれば、
ＣＳ１の電流は電源電圧の依存性が無く、定電流発生回
路自体の消費電流の電源電圧依存性を小さく出来る。

【００４０】本実施例によれば、ＭＯＳにアーリー効果
による発生する定電流の電源電圧依存性をおさえた、定
電流発生回路が得られる。

【００４１】また、本実施例によれば、基準電流発生部
はＬＳＩチップ中に１つで設ければよく、ＬＳＩ中の素
子数が少ない。また、基準電流発生部と、内部回路部の
間は電流を送るのみであるので、電源ノードの電位が異
なっても発生する定電流の精度には影響することがない
という効果が得られる。

【００４２】

【発明の効果】以上説明したように、本発明によれば従
来の回路構成によるよりも低い電源電圧において、温度
及び電源電圧への依存性が共に無い、定電流を発生する
回路が得られる

【図面の簡単な説明】

【図１】本発明による、定電流発生回路の実施例を示
す。

【図２】本発明による、定電流発生回路の実施例を示
す。

【図３】本発明による、定電流発生回路の実施例を示
す。

【図４】本発明による、定電流発生回路の実施例を示
す。

【図５】本発明による、定電流発生回路の実施例を示
す。

【図６】本発明による、定電流発生回路の実施例を示
す。

【図７】本発明による、定電流発生回路の実施例を示
す。

【図８】バイポーラトランジスタのＶＢＥを用いた定電
流発生回路を示す。

【図９】従来の定電流発生回路を示す。

【図１０】従来の定電流発生回路を示す。

【符号の説明】

Ｍで始まる素子はＭＯＳトランジスタ、Ｑで始まる素子
はバイポーラトランジスタ、Ｒで始まる素子は抵抗、Ｃ
で始まる素子は静電容量を、ただしＣＳ１は電流源をそ
れぞれ示す。

Claims (6)

【特許請求の範囲】
1. 【請求項１】電流密度の比を一定に保った２組のＰＮ接
   合部を有し、上記ＰＮ接合部のそれぞれの両端に発生す
   る電圧より正の温度依存性を有する差電圧を生成し、上
   記差電圧に応じた電流を発生する正の温度依存性を持つ
   電流発生回路部と、 ＰＮ接合部の両端に発生する負の温度依存性を有する電
   圧に応じた電流を発生する負の温度依存性を持つ電流発
   生回路部とを有することを特徴とする定電流発生回路。
2. 【請求項２】請求項１において、 正の温度依存性を持つ電流と負の温度依存性を持つ電流
   の和電流に応じた定電流を発生する和電流発生回路部を
   有し、上記和電流発生回路部は、ソースとゲートが共に
   それぞれ互いに接続された２組以上のＭＯＳトランジス
   タのドレイン電流の比によって所定の和電流を発生する
   ことを特徴とする定電流発生回路。
3. 【請求項３】請求項１または請求項２において、 上記正の温度依存性を持つ電流発生回路の少なくとも１
   組のＰＮ接合部は、バイポーラトランジスタのベース・
   エミッタ間のＰＮ接合であることを特徴とする定電流発
   生回路。
4. 【請求項４】請求項１または請求項２において、 上記負の温度依存性を持つ電流発生回路のＰＮ接合部
   は、バイポーラトランジスタのベース・エミッタ間のＰ
   Ｎ接合であることを特徴とする定電流発生回路。
5. 【請求項５】請求項１，請求項２，請求項３または請求
   項４において、 上記和電流発生回路部は、上記和電流に電源電圧に依存
   する電流を加算して、定電流を発生することを特徴とす
   る定電流発生回路。
6. 【請求項６】請求項５において、 上記電源電圧に依存する電流は、ＭＯＳトランジスタで
   構成された電源電圧供給部より供給されることを特徴と
   する定電流発生回路。