JP2010152566A - 電流生成回路、電流生成方法及び電子機器 - Google Patents

電流生成回路、電流生成方法及び電子機器 Download PDF

Info

Publication number
JP2010152566A
JP2010152566A JP2008328822A JP2008328822A JP2010152566A JP 2010152566 A JP2010152566 A JP 2010152566A JP 2008328822 A JP2008328822 A JP 2008328822A JP 2008328822 A JP2008328822 A JP 2008328822A JP 2010152566 A JP2010152566 A JP 2010152566A
Authority
JP
Japan
Prior art keywords
current
reference voltage
temperature
circuit
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008328822A
Other languages
English (en)
Other versions
JP5315981B2 (ja
Inventor
Nobuyasu Mizuno
宣靖 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008328822A priority Critical patent/JP5315981B2/ja
Priority to US12/636,386 priority patent/US7965476B2/en
Publication of JP2010152566A publication Critical patent/JP2010152566A/ja
Application granted granted Critical
Publication of JP5315981B2 publication Critical patent/JP5315981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01KMEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions

Abstract

【課題】補正対象の信号の温度特性に対する補正精度を向上させることのできる電流生成回路を提供する。
【解決手段】電流生成回路1aは、温度に依存しない温度特性を備える第1基準電流IMを流す第1電流源10aと、温度に対して所定の傾斜で変化する温度特性を備える第2基準電流IPを流す第2電流源20aとを備える。第1及び第2電流源10a,20a間のノードN1にドレインが接続されるPMOSトランジスタTP1には、第1基準電流IMから第2基準電流IPを減算した第1差分電流IOP(=IM−IP≧0)が流れる。この第1差分電流IOPがカレントミラー回路40aを介して第3基準電流IMSから減算されて出力電流IOが生成される。
【選択図】図1

Description

本発明は、電流生成回路、電流生成方法及び電子機器に関するものである。
従来、所定の環境変化によるセンサ素子の抵抗変化を検出して対象の物性値を測定する抵抗変化型センサが知られている。例えば物体に応力を加えると抵抗値が変化する、いわゆるピエゾ抵抗効果を利用した圧力センサは抵抗変化型センサの一種であり、シートセンサなどの車載用電子機器や血圧計などの民生用電子機器といった幅広い分野で利用されている。具体的には、この種の抵抗変化型センサでは、図21に示すように、応力などの環境変化が入力されるとセンサ素子Rsの抵抗値が変化する。このセンサ素子Rsの抵抗変化分ΔRsが電流源1から供給される電流IOによって電圧に変換され、その変換された微小電圧ΔVs(=ΔRs×IO)が増幅器2により増幅される。そして、その増幅後の出力電圧VOUT(下記式参照)が上記環境変化に比例した信号として後段のシステム(図示略)に出力される。なお、下記式では、増幅器2の利得をGとする。
VOUT=G×ΔVs
=G×ΔRs×IO
ところが、上記抵抗変化分ΔRsの環境変化に対する変化率は温度により変動する。すなわち、センサ素子Rsの抵抗変化分ΔRsは所定の温度特性αを有している。このように抵抗変化分ΔRsが温度特性αを有していると、その温度特性αに伴って出力電圧VOUTが変動してしまう。
VOUT=G×ΔRs×α×IO
このため、同一の環境変化(例えば、同一の圧力変化)であっても、そのときの周囲温度によって出力される出力電圧VOUTが異なり誤差要因となってしまう。
ここで、上記抵抗変化分ΔRsの温度特性αを相殺するように、センサ素子Rsに供給される電流IOの温度特性を1/αに設定することにより、下記式に示すように温度特性αに依存しない出力電圧VOUTを生成することができる(特許文献1,2参照)。
VOUT=G×ΔRs×α×IO/α
=G×ΔRs×IO
特開平03−200381号公報 特開2007−097056号公報
ところで、上記特許文献1,2では、温度変化に対して所定の傾きで変化する温度特性を備える信号に対して、その信号の傾きを相殺するような温度特性を備える電流を生成している。具体的には、温度特性の異なる複数の定電流源の出力を合成することにより、定電流源の温度特性の傾きを変化させて所望の傾きを有する電流を生成している。このように、これら特許文献1,2に開示された回路では、温度変化に対して直線的に変化する傾きを持つ温度特性であれば、その温度特性を相殺(補正)することができる。しかし、補正対象の信号の温度特性は、単に増加又は減少するものではなく、温度変化に対して曲線状に変化するものもある。例えば、上記ピエゾ抵抗効果を利用した圧力センサでは、センサ素子の表面不純物濃度の影響により、図22に示すように、センサ素子Rsの抵抗変化分ΔRsが所定温度Tsの高低で傾きが相違する温度特性αを有することがある。このような場合であっても、上記特許文献1,2では、温度変化に対して直線的に変化する傾きの温度特性β(図22の一点鎖線参照)を備える電流しか生成できない。このため、たとえ温度特性βの傾きを自由に調整できたとしても、温度特性αを相殺(補正)できない温度範囲(例えば所定温度T1よりも低温側の範囲)が生じてしまう。したがって、この温度範囲では、温度特性αの影響を取り除くことができないため、抵抗変化型センサであればその温度特性αが誤差要因となり、検出精度が低下してしまう。このため、信号変化の傾きが所定温度の高低で相違するような複雑な温度特性であっても、その温度特性を高精度に補正することのできる電流を生成することが望まれている。
なお、上記説明では、抵抗変化型センサを例に挙げたが、補正対象の信号が意図しない温度特性を有しているときには、同様の問題が発生する。
本発明の目的は、補正対象の信号の温度特性に対する補正精度を向上させることのできる電流生成回路、電流生成方法及び電子機器を提供することにある。
開示の装置は、温度に対して第1の割合で変化する第1電流を流す第1電流源と、前記温度に対して前記第1の割合とは異なる第2の割合で変化する第2電流を流す第2電流源と、前記温度に対して第3の割合で変化する第3電流を流す第3電流源と、前記第1電流と前記第2電流との差分に基づいて第1差分電流を出力する第1差分出力部と、前記第1差分電流を前記第3電流に加算あるいは減算する演算部と、を有する。
なお、第3の割合は、第1の割合又は第2の割合と同一であってもよく、第1の割合及び第2の割合とは異なる割合であってもよい。
開示の電流生成回路によれば、補正対象の信号の温度特性に対する補正精度を向上させることができるという効果を奏する。
(第1実施形態)
以下、本発明を具体化した第1実施形態を図1及び図2に従って説明する。なお、本実施形態において、先の図21及び図22で示した従来と同様な構成部分については同一符号を付して説明する。
従来、温度変化に対して所定の傾きで変化する温度特性を備える信号に対して、その信号の傾きを相殺するような温度特性を備える電流を生成している。具体的には、温度特性の異なる複数の定電流源の出力を合成することにより、定電流源の温度特性の傾きを変化させて所望の傾きを有する電流を生成している。温度変化に対して直線的に変化する傾きを持つ温度特性であれば、その温度特性を相殺(補正)することができる。しかし、補正対象の信号の温度特性は、単に増加又は減少するものではなく、温度変化に対して曲線状に変化するものもある。例えば、上記ピエゾ抵抗効果を利用した圧力センサでは、センサ素子の表面不純物濃度の影響により、図22に示すように、センサ素子Rsの抵抗変化分ΔRsが所定温度Tsの高低で傾きが相違する温度特性αを有することがある。このような場合であっても、温度変化に対して所定の傾きで変化する温度特性を備える信号に対して、その信号の傾きを相殺するような温度特性を備える電流を生成する方法は、温度変化に対して直線的に変化する傾きの温度特性β(図22の一点鎖線参照)を備える電流しか生成できない。このため、たとえ温度特性βの傾きを自由に調整できたとしても、温度特性αを相殺(補正)できない温度範囲(例えば所定温度T1よりも低温側の範囲)が生じてしまう。したがって、この温度範囲では、温度特性αの影響を取り除くことができないため、抵抗変化型センサであればその温度特性αが誤差要因となり、検出精度が低下してしまう。このため、信号変化の傾きが所定温度の高低で相違するような複雑な温度特性であっても、その温度特性を高精度に補正することのできる電流を生成することが望まれている。なお、上記説明では、抵抗変化型センサを例に挙げたが、補正対象の信号が意図しない温度特性を有しているときには、同様の問題が発生する。
本実施形態の電流生成回路1aは、先の図22に実線で示した温度特性1/αを複数の直線で近似した温度特性を備える出力電流IOを生成するための回路である。なお、この電流生成回路1aから出力電流IOが供給されるセンサ素子Rsの抵抗変化分ΔRsは図22に示した温度特性αを備えている。
図1に示すように、電流生成回路1aは、第1基準電流IMを流す第1電流源10aと、第2基準電流IPを流す第2電流源20aと、カレントミラー回路30a,40aと、第1基準電流IMと同一の値を持つ第3基準電流IMSを流す第3電流源50とを備える。
第1電流源10a及び第2電流源20aは、グランドと高電位電源VDDとの間に直列に接続されている。第1電流源10aは、両電流源10a,20a間のノードN1から第1基準電流IMを吸い込む。また、第2電流源20aは、ノードN1に第2基準電流IPを吐き出す。
ここで、第1基準電流IM(第1電流)と第2基準電流IP(第2電流)とは、図2(a)に示すように、温度に対する電流変化の傾斜(温度傾斜)が互いに異なる電流である。詳しくは、第1基準電流IMは、温度に関わらず一定電流となる温度に依存しない温度特性を備え、第2基準電流IPは、温度変化に対し所定の傾斜(例えば−40μA/℃)で直線的に変化する温度特性を備える。このため、これら第1及び第2基準電流IM,IPの電流値が交差する切替温度Ts(交点)を境にして、第1及び第2基準電流IM,IPの電流値の大小関係が反転する。すなわち、切替温度Tsよりも低温側では、第2基準電流IPが第1基準電流IMよりも大きくなり、切替温度Tsよりも高温側では、反対に第1基準電流IMが第2基準電流IPよりも大きくなる。
両電流源10a,20a間のノードN1は、カレントミラー回路30aの入力側のPMOSトランジスタTP1のドレインに接続されている。従って、第1基準電流IMから第2基準電流IPを減算した第1差分電流IOPが入力側トランジスタTP1に流れる。但し、入力側トランジスタTP1はMOSトランジスタであるため、双方向の電流極性に対応していない。すなわち、カレントミラー回路30aは、入力側トランジスタTP1からノードN1に向かって流れる第1差分電流IOPのみしかミラーできず、ノードN1から入力側トランジスタTP1に向かって流れる第1差分電流IOPをミラーすることができない。従って、第1基準電流IMが第2基準電流IPよりも大きくなる期間、すなわち切替温度Tsよりも高温側における第1基準電流IMと第2基準電流IPとの差分のみが第1差分電流IOP(=IM−IP≧0)として入力側トランジスタTP1に流れる(図2(b)参照)。なお、切替温度Tsよりも低温側では、第1差分電流IOPは0(ゼロ)となる。
トランジスタTP1は、PMOSトランジスタTP2と共にカレントミラー回路30aを構成する。すなわち、入力側トランジスタTP1のドレインが両トランジスタTP1,TP2のゲートに接続されている。両トランジスタTP1,TP2のソースが高電位電源VDDに接続され、出力側トランジスタTP2のドレインがカレントミラー回路40aに接続されている。なお、出力側トランジスタTP2は、入力側トランジスタTP1の電気的特性と同一値の電気的特性を持つ。従って、出力側トランジスタTP2には、入力側トランジスタTP1に流れる第1差分電流IOPが流れる。このように、カレントミラー回路30aは、第1及び第2基準電流IM,IPの差分をとった第1差分電流IOPを出力する差分出力部として機能する。
カレントミラー回路40aは、カレントミラー接続された一対のNMOSトランジスタTN1,TN2によって構成されている。すなわち、入力側トランジスタTN1のドレインが両トランジスタTN1,TN2のゲートに接続されている。両トランジスタTN1,TN2のソースはグランドに接続され、入力側トランジスタTN1のドレインが上記トランジスタTP2のドレインに接続され、出力側トランジスタTN2のドレインが第3電流源50に接続されている。なお、この出力側トランジスタTN2は、入力側トランジスタTN1の電気的特性と同一値の電気的特性を持つ。従って、出力側トランジスタTN2には、入力側トランジスタTN1に流れる第1差分電流IOPが流れる。詳しくは、出力側トランジスタTN2は、その出力側トランジスタTN2と第3電流源50との間のノードN2から第1差分電流IOPを吸い込む。
第3電流源50は、ノードN2に上記第3基準電流IMS(第3電流)を吐き出す。従って、このように構成された電流生成回路1aでは、図2(c)に示すように、第3基準電流IMSから第1差分電流IOPを減算した出力電流IO(=IMS−IOP)が生成される。すなわち、出力電流IOは、切替温度Tsよりも低温側では温度に関わらず一定電流となる温度に依存しない温度特性を備え、切替温度Tsよりも高温側では温度変化に対して−40μA/℃で直線的に変化する温度特性を備える。換言すると、出力電流IOは、第1及び第2基準電流IM,IPの電流値が交差する切替温度Ts(変化点)を境にして温度傾斜が相違する温度特性(図22に示した温度特性1/αを2つの直線で近似した温度特性)を備える。このように、電流生成回路1aは、センサ素子Rsの抵抗変化分ΔRsの温度特性αが切替温度Tsの高低で温度傾斜が相違する温度特性であっても、その温度特性αを相殺(補正)するように、出力電流IOの温度特性を設定することができる。そして、電流生成回路1aは、この出力電流IOを上記ノードN2に接続されたセンサ素子Rsに供給する。これによって、センサ素子Rsの抵抗変化分ΔRsの温度特性αに対する補正精度が向上される。
以上説明したように、本実施形態によれば、以下の効果を奏することができる。
(1)第1基準電流IMから第2基準電流IPを減算した第1差分電流IOP(=IM−IP≧0)を、第3基準電流IMSから減算するようにした。これにより、第1及び第2基準電流IM,IPの電流値が交差する切替温度Tsを境にして温度傾斜が相違する温度特性を備える出力電流IOを生成することができる。従って、センサ素子Rsの抵抗変化分ΔRsの温度特性を上記出力電流IOの温度特性によって補正することにより、その補正精度を向上することができる。
(第2実施形態)
以下、本発明を具体化した第2実施形態を図3〜図6に従って説明する。先の図1及び図2に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図3は、図6(c)に示すV字状の温度特性を備える出力電流IOを生成するための電流生成回路1bの原理説明図である。図3に示すように、電流生成回路1bは、切替温度Tsよりも高温側の差分電流を生成する第1差分電流生成回路3aと、切替温度Tsよりも低温側の差分電流を生成する第2差分電流生成回路3bと、第3電流源50と、を備えている。
第1差分電流生成回路3aは、第1基準電流IMと同一の値を持つ第1基準電流IMa(第1電流)を流す第1電流源10aと、第2基準電流IPと同一の値を持つ第2基準電流IPa(第2電流)を流す第2電流源20aと、カレントミラー回路30aとを備えている。この第1差分電流生成回路3aは、上記第1実施形態の差分電流生成回路とカレントミラー回路40aが省略されている点で異なっているが、その他の構成は略同様である。すなわち、第1差分電流生成回路3aは、図6(a)に示す第1差分電流IOP(=IMa−IPa≧0)をノードN2に吐き出す。なお、第1差分電流生成回路3aのカレントミラー回路30aは、差分出力部及び第3基準電流IMSに第1差分電流IOPを加算する演算部として機能する。
一方、第2差分電流生成回路3bは、第1基準電流IMと同一の値を持つ第4基準電流IMbを流す第4電流源10bと、第2基準電流IPと同一の値を持つ第5基準電流IPbを流す第5電流源20bと、カレントミラー回路30b,40bとを備えている。
第4電流源10b及び第5電流源20bは、グランドと高電位電源VDDとの間に直列に接続されている。第4電流源10bは、両電流源10b,20b間のノードN3から第4基準電流IMb(第4電流)を吸い込む。また、第5電流源20bは、ノードN3に第5基準電流IPb(第5電流)を吐き出す。
このノードN3は、カレントミラー回路30bの入力側のNMOSトランジスタTN3のドレインに接続されている。従って、第5基準電流IPbから第4基準電流IMbを減算した第2差分電流IOMが入力側トランジスタTN3に流れる。但し、入力側トランジスタTN3はMOSトランジスタであるため、双方向の電流極性に対応していない。従って、第5基準電流IPbが第4基準電流IMbよりも大きくなる期間、すなわち切替温度Tsよりも低温側における第5基準電流IPbと第4基準電流IMbとの差分のみが第2差分電流IOM(=IPb−IMb≧0)として入力側トランジスタTN3に流れる(図6(b)参照)。なお、切替温度Tsよりも高温側では、第2差分電流IOMは0(ゼロ)となる。
トランジスタTN3は、NMOSトランジスタTN4と共にカレントミラー回路30bを構成する。出力側トランジスタTN4のドレインはカレントミラー回路40bに接続されている。なお、この出力側トランジスタTN4は、入力側トランジスタTN3の電気的特性と同一値の電気的特性を持つ。従って、出力側トランジスタTN4には、入力側トランジスタTN3に流れる第2差分電流IOMが流れる。このように、カレントミラー回路30bは、第4及び第5基準電流IMb,IPbの差分をとった第2差分電流IOMを出力する差分出力部として機能する。
カレントミラー回路40bは、カレントミラー接続された一対のPMOSトランジスタTP3,TP4によって構成されている。入力側トランジスタTP3のドレインが上記トランジスタTN4のドレインに接続され、出力側トランジスタTP4のドレインが第3電流源50に接続されている。なお、出力側トランジスタTP4は、入力側トランジスタTP3の電気的特性と同一値の電気的特性を持つ。従って、出力側トランジスタTP4には、入力側トランジスタTP3に流れる第2差分電流IOMが流れる。詳しくは、出力側トランジスタTP4は、上記ノードN2に第2差分電流IOMを吐き出す。
従って、電流生成回路1bでは、図6(c)に示すように、第3基準電流IMSに、第1差分電流IOPと第2差分電流IOMとが加算され、切替温度Ts(変化点)を境にして温度傾斜が逆方向に変化するV字状の温度特性を備えた出力電流IO(=IMS+IOP+IOM)が生成される。すなわち、出力電流IOは、切替温度Tsよりも低温側では第2差分電流IOMの有する温度特性(本実施形態では、第5基準電流IPbの有する温度特性)を備える。また、出力電流IOは、切替温度Tsよりも高温側では第1差分電流IOPの有する温度特性(本実施形態では、第2基準電流IPaの温度傾斜とは逆方向の傾斜の温度特性)を備える。
このように、切替温度Tsよりも高温側の第1差分電流IOPを生成する第1差分電流生成回路3aと、切替温度Tsよりも低温側の第2差分電流IOMを生成する第2差分電流生成回路3bとを備えることにより、より複雑な温度特性を備える出力電流IOを生成することができる。
図4は、第2実施形態の電流生成回路1bの具体的構成を示す回路図である。
図4に示すように、電流生成回路1bは、第1差分電流生成回路3aと、第2差分電流生成回路3bと、第1制御回路11と、第2制御回路21と、電流源50とを備えている。
第1制御回路11は、第1及び第4電流源10a,10bがそれぞれ第1及び第4基準電流IMa,IMbを流すように制御する回路である。この第1制御回路11は、定電流回路12と、カレントミラー回路14,15とを備えている。定電流回路12のオペアンプ13には、第1基準電圧VFが非反転入力端子に入力される。そのオペアンプ13の出力はNMOSトランジスタTN10のゲートに供給される。トランジスタTN10は、そのソースが電圧・電流変換用の抵抗Rbを介してグランドに接続され、ドレインがカレントミラー回路14,15のPMOSトランジスタTP10のドレインに接続されている。また、トランジスタTN10と抵抗Rbとの接続点がオペアンプ13の反転入力端子に接続されている。このように構成された定電流回路12では、トランジスタTN10と抵抗Rbとの接続点の電位が第1基準電圧VFと等しくなるように制御されるため、トランジスタTN10には、下記式で示される第1基準電流IMが流れる。
IM=VF/Rb
ここで、上記第1基準電圧VFは、例えばバンドギャップリファレンス電圧にて生成される電圧であり、図5(a)に示すように、温度に関わらず一定電圧となる温度に依存しない温度特性を備える。このため、第1基準電圧VFから生成される第1基準電流IMも、図5(b)に示すように、温度に関わらず一定電流となる温度に依存しない温度特性を備える。
上記PMOSトランジスタTP10は、PMOSトランジスタTP11と共にカレントミラー回路14を構成するとともに、PMOSトランジスタTP12と共にカレントミラー回路15を構成する。なお、これら出力側トランジスタTP11,TP12は、入力側トランジスタTP10の電気的特性と同一値の電気的特性を持つ。従って、出力側トランジスタTP11,TP12は、入力側トランジスタTP10に流れる電流、すなわち定電流回路12にて生成された第1基準電流IMと同一の値を持つ第1基準電流IMa及び第4基準電流IMbをそれぞれ第1及び第4電流源10a,10bに流す。
第1電流源10aは、カレントミラー接続された一対のNMOSトランジスタTN11,TN12によって構成されている。入力側トランジスタTN11のドレインが上記トランジスタTP11のドレインに接続され、出力側トランジスタTN12のドレインが上記ノードN1に接続されている。なお、出力側トランジスタTN12は、入力側トランジスタTN11の電気的特性と同一値の電気的特性を持つ。従って、出力側トランジスタTN12には、入力側トランジスタTN11に流れる第1基準電流IMaが流れる。詳しくは、出力側トランジスタTN12(電流源10a)は、ノードN1から第1基準電流IMaを吸い込む。
また、第4電流源10bは、カレントミラー接続された一対のNMOSトランジスタTN13,TN14によって構成されている。入力側トランジスタTN13のドレインが上記トランジスタTP12のドレインに接続され、出力側トランジスタTN14のドレインが上記ノードN3に接続されている。なお、出力側トランジスタTN14は、入力側トランジスタTN13の電気的特性と同一値の電気的特性を持つ。従って、出力側トランジスタTN14には、入力側トランジスタTN13に流れる第4基準電流IMbが流れる。詳しくは、出力側トランジスタTN14(電流源10b)は、ノードN3から第4基準電流IMbを吸い込む。
一方、第2制御回路21は、第2及び第5電流源20a,20bがそれぞれ第2及び第5基準電流IPa,IPbを流すように制御する回路である。この第2制御回路21は、定電流回路22を備えている。定電流回路22のオペアンプ23には、第2基準電圧VSが非反転入力端子に入力される。そのオペアンプ23の出力はNMOSトランジスタTN20のゲートに供給される。トランジスタTN20は、そのソースが抵抗Rbを介してグランドに接続され、ドレインが第2及び第5電流源20a,20bの入力側のPMOSトランジスタTP21のドレインに接続されている。また、トランジスタTN20と抵抗Rbとの接続点の電位が第2基準電圧VSと等しくなるように制御されるため、トランジスタTN20には、下記式で示される第2基準電流IPが流れる。
IP=VS/Rb
ここで、上記第2基準電圧VSは、例えばトランジスタあるいはダイオードのPN接合部の順方向電圧にて生成される電圧であり、図5(a)に示すように、温度変化に対し所定の傾斜(例えば−4mV/℃)で直線的に変化する温度特性を備える。この第2基準電圧VSと上記第1基準電圧VFとは、温度に対する電圧変化の傾斜(温度傾斜)が互いに異なる電圧である。このため、これら第1及び第2基準電圧VF,VSの電圧値が交差する切替温度Tsを境にして、第1及び第2基準電圧VF,VSの電圧値の大小関係が反転する。すなわち、切替温度Tsよりも低温側では、第2基準電圧VSが第1基準電圧VFよりも高くなり、切替温度よりも高温側では、第1基準電圧VFが第2基準電圧VSよりも高くなる。
なお、本実施形態では、定電流回路12,22内の抵抗Rbの抵抗値は同一であり、例えば100Ωである。このため、第2基準電圧VSから生成される第2基準電流IPは、図5(b)に示すように、温度変化に対し例えば−40μA/℃で直線的に変化する温度特性を備える。
上記PMOSトランジスタTP21は、カレントミラー接続されたPMOSトランジスタTP22と共に第2電流源20aを構成するとともに、カレントミラー接続されたPMOSトランジスタTP24と共に第5電流源20bを構成する。なお、これら出力側トランジスタTP22,TP24は、入力側トランジスタTP21の電気的特性と同一値の電気的特性を持つ。従って、出力側トランジスタTP22,TP24は、入力側トランジスタTP21に流れる電流、すなわち定電流回路22にて生成された第2基準電流IPと同一の値を持つ第2基準電流IPa及び第5基準電流IPbをそれぞれノードN1,N3に流す。詳しくは、出力側トランジスタTP22(第2電流源20a)はノードN1に第2基準電流IPaを吐き出し、出力側トランジスタTP24(第5電流源20b)はノードN3に第5基準電流IPbを吐き出す。
そして、図3で説明したように、ノードN1に接続されたカレントミラー回路30aによって、第1基準電流IMaから第2基準電流IPaを減算した第1差分電流IOP(=IMa−IPa≧0)がノードN2に吐き出される(図6(a)参照)。また、ノードN3に接続されたカレントミラー回路30bとカレントミラー回路40bによって、第5基準電流IPbから第4基準電流IMbを減算した第2差分電流IOM(=IPb−IMb≧0)がノードN2に吐き出される(図6(b)参照)。
第3電流源50として動作するPMOSトランジスタTP5は、上記PMOSトランジスタTP10とカレントミラー接続される。このトランジスタTP5は、入力側トランジスタTP10の電気的特性と同一値の電気的特性を持つため、入力側トランジスタTP10に流れる第1基準電流IMと同一の値を持つ第3基準電流IMSをノードN2に吐き出す。これによって、図6(c)に示すように、第3基準電流IMSに、第1差分電流IOPと第2差分電流IOMとが加算され、V字状の温度特性を備える出力電流IO(=IMS+IOP+IOM)が生成される。
なお、電流生成回路1bでは、第3基準電流IMSに第1及び第2差分電流IOP,IOMを加算するために、ノードN2に接続されたトランジスタTP2,TP4,TP5は全て同一の導電型のPMOSトランジスタにより構成されている。
以上説明したように、本実施形態によれば、以下の効果を奏することができる。
(1)第1基準電流IMaから第2基準電流IPaを減算した第1差分電流IOP(=IMa−IPa≧0)と、第5基準電流IPbから第4基準電流IMbを減算した第2差分電流IOM(=IPb−IMb≧0)とを、第3基準電流IMSに加算するようにした。これにより、第1基準電流IMa(第4基準電流IMb)と第2基準電流IPa(第5基準電流IPb)の電流値が交差する切替温度Tsを境にして温度傾斜が逆方向に変化する、V字状の温度特性を備える出力電流IOを生成することができる。従って、センサ素子Rsの抵抗変化分ΔRsの温度特性が山型状の複雑な温度特性を備えている場合であっても、その温度特性を上記出力電流IOの温度特性によって補正することにより、その補正精度を向上することができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第2実施形態では、第1差分電流IOPをノードN2に吐き出すように第1差分電流生成回路3aが構成され、第2差分電流IOMをノードN2に吐き出すように第2差分電流生成回路3bが構成されるようにした。これに限らず、例えば図7(a)に示すように、第1差分電流IOPをノードN2から吸い込むように第1差分電流生成回路3aを構成し、第2差分電流IOMをノードN2から吸い込むように第2差分電流生成回路3bを構成するようにしてもよい。すなわち、第1差分電流生成回路3aでは、カレントミラー回路30a,40aを備え、カレントミラー回路40aの出力側トランジスタTN2によって、ノードN2から第1差分電流IOPを吸い込む。また、第2差分電流生成回路3bでは、カレントミラー回路30bを備え、カレントミラー回路30bの出力側トランジスタTN4によって、ノードN2から第2差分電流IOMを吸い込む。この構成によれば、図7(b)に示すように、第3基準電流IMSから第1及び第2差分電流IOP,IOMが減算され、山型状の温度特性を備える出力電流IO(=IMS−IOP−IOM)を生成することができる。
また、例えば第1差分電流IOPをノードN2から吸い込むように第1差分電流生成回路3aを構成し、第2差分電流IOMをノードN2に吐き出すように第2差分電流生成回路3bを構成するようにしてもよい。但し、この場合には、第3基準電流IMSが所定の傾斜で直線的に変化する温度特性を備えることが好ましい。
(第3実施形態)
以下、本発明を具体化した第3実施形態を図8〜図12に従って説明する。先の図1〜図7に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
本実施形態の電流生成回路1cは、変化点(切替温度)より高温側の温度傾斜と低温側の温度傾斜とを独立に制御可能な出力電流IOを生成するための回路である。この電流生成回路1cでは、温度傾斜の異なる基準電圧からそれぞれ生成した第2及び第5基準電流IPa,IPbが第1及び第2差分電流生成回路3a,3bに供給される。以下に、具体的な回路構成を説明する。
図8に示すように、電流生成回路1cは、第1及び第2差分電流生成回路3a,3bと、第1制御回路11と、第2制御回路21と、スイッチSW1〜SW4と、第3電流源50とを備える。
第1制御回路11は、定電流回路12と、カレントミラー回路14,15と、第1基準電圧生成回路16とを備えている。第1基準電圧生成回路16は、第1基準電圧VFが供給される入力端子とグランドとの間に直列に接続された複数(図8では4つ)の抵抗R1〜R4を含む分圧回路を備えている。これら抵抗R1〜R4は、第1基準電圧VFとグランドとの間の電位差を分圧する分圧抵抗として作用する。
上記第1基準電圧VFが供給される入力端子には、その第1基準電圧VFをそのまま第1補正基準電圧VFCとして出力するためのスイッチS1が接続されている。上記抵抗R1〜R4の接続点には、各接続点の分圧電圧VF1〜VF3を選択的に第1補正基準電圧VFCとして出力するためのスイッチS2〜S4がそれぞれ接続されている。これら各スイッチS1〜S4の出力はオペアンプ13の非反転入力端子に接続されている。
このように構成された第1基準電圧生成回路16は、上記スイッチS1〜S4のいずれか1つをオンし、電圧VF,VF1〜VF3のうち上記オンしたスイッチに対応する電圧を第1補正基準電圧VFCとしてオペアンプ13の非反転入力端子に出力する。このスイッチS1〜S4の選択切替により、分圧回路の分圧比が調整され、第1補正基準電圧VFCの電圧値が調整される(図9(a)参照)。これにより、図9(a)に示すように、第1補正基準電圧VFCと第2基準電圧VSとの交点(切替温度)が制御される。例えばスイッチS1がオンされて第1基準電圧VFが第1補正基準電圧VFCとして出力される場合には、第1基準電圧VFと第2基準電圧VSとの交点の温度が切替温度Ts1になる。これに対し、スイッチS2がオンされて第1基準電圧VFよりも低い分圧電圧VF1が第1補正基準電圧VFCとして出力される場合には、分圧電圧VF1と第2基準電圧VSとの交点の温度が上記切替温度Ts1よりも高温側の切替温度Ts2になる。このように第1補正基準電圧VFCと第2基準電圧VSとの交点を制御することによって、温度傾斜の変化点(折れ曲がり点)を任意に制御することができる。なお、上記スイッチS1〜S4の選択切替は、例えばセンサ素子Rsの抵抗変化分ΔRsの温度特性に基づいてマイクロコンピュータ(マイコン)55から出力される制御信号SGによって行われる。
そして、上記第1補正基準電圧VFCが定電流回路12に入力されると、下記式で示される第1基準電流IMがカレントミラー回路14,15の入力側トランジスタTP10に流れる。
IM=VFC/Rb
カレントミラー回路14,15の出力側トランジスタTP11,TP12は、トランジスタTP10に流れる第1基準電流IMと同一の値を持つ第1基準電流IMa及び第4基準電流IMbを第1及び第4電流源10a,10bにそれぞれ流す。
一方、第2制御回路21は、定電流回路22a,22bと、第2基準電圧生成回路24とを備えている。第2基準電圧生成回路24は、オペアンプ25と、第2基準電圧VSが供給される入力端子とオペアンプ25の出力端子との間に直列に接続された複数(図8では4つ)の抵抗R5〜R8を含む分圧回路とを備えている。オペアンプ25の非反転入力端子には、上記第1基準電圧生成回路16にて生成された第1補正基準電圧VFCが入力され、そのオペアンプ25の出力端子は当該オペアンプ25の反転入力端子に接続されている。従って、このオペアンプ25の出力端子の電位が第1補正基準電圧VFCと等しくなるように制御される。このため、上記抵抗R5〜R8は、第2基準電圧VSと第1補正基準電圧VFCとの間の電位差を分圧する分圧抵抗として作用する。
上記第2基準電圧VSが供給される入力端子には、その第2基準電圧VSをそのまま第2補正基準電圧VSCaとして出力するためのスイッチS5aが接続されている。上記抵抗R5〜R8の接続点には、各接続点の分圧電圧VS1〜VS3を選択的に第2補正基準電圧VSCaとして出力するためのS6a〜S8aがそれぞれ接続されている。これら各スイッチS5a〜S8aの出力は定電流回路22aのオペアンプ23aの非反転入力端子に接続されている。
このように構成された分圧回路は、上記スイッチS5a〜S8aのいずれか1つをオンし、電圧VS,VS1〜VS3のうち上記オンしたスイッチに対応する電圧を第2補正基準電圧VSCaとしてオペアンプ23aの非反転入力端子に出力する。このスイッチS5a〜S8aの選択切替により、分圧回路の分圧比が調整され、第2補正基準電圧VSCaの温度傾斜が調整される(図9(b)参照)。具体的には、例えば第1補正基準電圧VFCが第1基準電圧VFであり、その第1基準電圧VFと第2基準電圧VSとの交点の温度が25℃で、電圧値が0.7Vである場合には、第1基準電圧VFと第2基準電圧VSとは下記式により表される。
Figure 2010152566
なお、Taは周囲温度である。ここで、オンされたスイッチと第2基準電圧VSの供給される入力端子との間の合成抵抗をr1とし、オンされたスイッチとオペアンプ25の出力端子との間の合成抵抗をr2とすると、第2補正基準電圧VSCaは下記式により表される。なお、例えばスイッチS7aがオンされたときには、抵抗R5,R6の合成抵抗がr1となり、抵抗R7,R8の合成抵抗がr2となる。
Figure 2010152566
上記式から明らかなように、合成抵抗r1,r2による分圧比が調整されることにより、第2補正基準電圧VSCaの温度傾斜が任意に制御される。従って、スイッチS5a〜S8aを選択切替することにより、任意の温度傾斜を有する第2補正基準電圧VSCaを生成することができる。なお、上記スイッチS5a〜S8aの選択切替は、例えばセンサ素子Rsの抵抗変化分ΔRsの温度特性に基づいてマイコン55から出力される制御信号SGによって行われる。
そして、上記第2補正基準電圧VSCaが定電流回路22aに入力されると、下記式で示される第2基準電流IPaが第2電流源20aのトランジスタTP21に流れる。
IPa=VSCa/Rb
一方、第2基準電圧VSが供給される入力端子及び上記抵抗R5〜R8の接続点には、上記スイッチS5a〜S8aに対してそれぞれ並列にスイッチS5b〜S8bが接続されている。これらスイッチS5b〜S8bは、電圧VS,VS1〜VS3を選択的に第5補正基準電圧VSCbとして出力するためのスイッチであり、その出力が定電流回路22bのオペアンプ23bの非反転入力端子に接続されている。このように構成された分圧回路は、上記スイッチS5b〜S8bのいずれか1つをオンし、電圧VS,VS1〜VS3のうち上記オンしたスイッチに対応する電圧を第5補正基準電圧VSCbとしてオペアンプ23bの非反転入力端子に出力する。このスイッチS5b〜S8bの選択切替により、分圧回路の分圧比が調整され、第5補正基準電圧VSCbの温度傾斜が調整される(図9(b)参照)。なお、上記スイッチS5b〜S8bの選択切替は、例えばセンサ素子Rsの抵抗変化分ΔRsの温度特性に基づいてマイコン55から出力される制御信号SGによって行われる。
そして、上記第5補正基準電圧VSCbが定電流回路22bに入力されると、下記式で示される第5基準電流IPbが第5電流源20bのトランジスタTP23に流れる。
IPb=VSCb/Rb
第1差分電流生成回路3aでは、第1電流源10aが第1基準電流IMa(=VFCa/Rb)をノードN1から吸い込み、第2電流源20aが第2基準電流IPa(=VSCa/Rb)をノードN1に吐き出す。このノードN1にドレインが接続されるPMOSトランジスタTP1には、第1基準電流IMaから第2基準電流IPaを減算した第1差分電流IOP(=IMa−IPa≧0)が流れる(図10(b)参照)。
このPMOSトランジスタTP1は、PMOSトランジスタTP6と共にカレントミラー回路を構成する。出力側トランジスタTP6のドレインはスイッチSW1を介して第3電流源50に接続されている。なお、この出力側トランジスタTP6は、入力側トランジスタTP1の電気的特性と同一値の電気的特性を持つ。従って、出力側トランジスタTP6には、入力側トランジスタTP1に流れる第1差分電流IOPが流れる。詳しくは、出力側トランジスタTP6は、上記スイッチSW1がオンされると、ノードN2に第1差分電流IOPを吐き出す。
一方、カレントミラー回路30a,40aによるカレントミラー動作によって、トランジスタTP2,TN1,TN2には上記第1差分電流IOPが流れる。詳しくは、カレントミラー回路40aの出力側トランジスタTN2は、スイッチSW2を介して第3電流源50に接続されており、このスイッチSW2がオンされると、ノードN2から第1差分電流IOPを吸い込む。
このように、上記スイッチSW1,SW2は、第1差分電流生成回路3aを、第1差分電流IOPをノードN2に吐き出す吐き出し回路として機能させるか、又は第1差分電流IOPをノードN2から吸い込む吸い込み回路として機能させるかを選択するためのものである。なお、第1差分電流IOPをノードN2に吐き出すと、第3基準電流IMSに第1差分電流IOPに加算され(図11の実線参照)、逆に第1差分電流IOPをノードN2から吸い込むと、第3基準電流IMSから第1差分電流IOPが減算される(図11の一点鎖線参照)。すなわち、スイッチSW1,SW2を切り替えて第1差分電流IOPの極性を切り替えることで、切替温度よりも高温側の出力電流IOの温度傾斜の方向を切り替えることができる。なお、これらスイッチSW1,SW2の選択切替は、例えばセンサ素子Rsの抵抗変化分ΔRsの温度特性に基づいてマイコン55から出力される制御信号SGによって行われる。
また、第2差分電流生成回路3bでは、第4電流源10bが第4基準電流IMb(=VFCb/Rb)をノードN3から吸い込み、第5電流源20bが第5基準電流IPb(=VSCb/Rb)をノードN3に吐き出す。このノードN3にドレインが接続されるNMOSトランジスタTN3には、第5基準電流IPbから第4基準電流IMbを減算した第2差分電流IOM(=IPb−IMb≧0)が流れる(図10(b)参照)。
カレントミラー回路30b,40bによるカレントミラー動作によって、トランジスタTN4,TP3,TP4には上記第2差分電流IOMが流れる。詳しくは、カレントミラー回路40bの出力側トランジスタTP4は、スイッチSW3を介して第3電流源50に接続されており、このスイッチSW3がオンされると、ノードN2に第2差分電流IOMを吐き出す。
上記NMOSトランジスタTN3は、NMOSトランジスタTN6と共にカレントミラー回路を構成する。出力側トランジスタTN6のドレインはスイッチSW4を介して第3電流源50に接続されている。なお、この出力側トランジスタTN6は、入力側トランジスタTN3の電気的特性と同一値の電気的特性を持つ。従って、出力側トランジスタTN6には、入力側トランジスタTN3に流れる第2差分電流IOMが流れる。詳しくは、出力側トランジスタTN6は、上記スイッチSW4がオンされると、ノードN2から第2差分電流IOMを吸い込む。
このように、上記スイッチSW3,SW4は、第2差分電流生成回路3bを、第2差分電流IOMをノードN2に吐き出す吐き出し回路として機能させるか、又は第2差分電流IOMをノードN2から吸い込む吸い込み回路として機能させるかを選択するためのものである。なお、第2差分電流IOMをノードN2に吐き出すと、第3基準電流IMSに第2差分電流IOMが加算され(図11の実線参照)、逆に第2差分電流IOMをノードN2から吸い込むと、第3基準電流IMSから第2差分電流IOMが減算される(図11の一点鎖線参照)。すなわち、スイッチSW3,SW4を切り替えて第2差分電流IOMの極性を切り替えることで、切替温度よりも低温側の出力電流IOの温度傾斜の方向を切り替えることができる。なお、これらスイッチSW3,SW4の選択切替は、例えばセンサ素子Rsの抵抗変化分ΔRsの温度特性に基づいてマイコン55から出力される制御信号SGによって行われる。
このように構成された電流生成回路1cでは、第2制御回路21において独立して生成される第2及び第5補正基準電圧VSCa,VSCbに基づいて第2及び第5基準電流IPa,IPbがそれぞれ生成される。この第2基準電流IPaを基に切替温度よりも高温側の出力電流IOの温度傾斜が設定され、第5基準電流IPbを基に切替温度よりも低温側の出力電流IOの温度傾斜が設定される。従って、第2及び第5補正基準電圧VSCa,VSCbの温度傾斜を独立して制御することによって、変化点(切替温度)よりも高温側と低温側との出力電流IOの温度傾斜を独立して制御することができる。なお、本実施形態では、第1及び第4基準電流IMa,IMbが同一の値であるため、第1及び第2基準電流IMa,IPaの電流値の交点と、第4及び第5基準電流IMb,IPbの電流値の交点とは同一になる(図10(b)参照)。
次に、このように構成された電流生成回路1cの動作について説明する。
ここでは、センサ素子Rsの抵抗変化分ΔRsの温度特性に基づいてマイコン55から出力される制御信号SGによって、図8に示すようにスイッチS2,S7a,S6b,SW1,SW3がオン制御された場合について説明する。
スイッチS2がオンされると、分圧電圧VF1が第1補正基準電圧VFCとして出力される(図10(a)参照)。このため、第1補正基準電圧VFCと第2基準電圧VSとの交点の温度は切替温度Ts2となる。そして、上記第1補正基準電圧VFCが定電流回路12に入力されると、定電流回路12において第1基準電流IM(=VF1/Rb)が生成され(図10(b)参照)、その第1基準電流IMがトランジスタTP10に流れる。これにより、カレントミラー回路14,15の出力側トランジスタTP11,TP12は、第1基準電流IMと同一の値を持つ第1基準電流IMa及び第4基準電流IMbをそれぞれ第1電流源10a及び第4電流源10bに流す。
一方、スイッチS7aがオンされると、分圧電圧VS2が第2補正基準電圧VSCaとして出力される(図10(a)参照)。また、スイッチS6bがオンされると、分圧電圧VS1が第5補正基準電圧VSCbとして出力される(図10(a)参照)。このため、これら第2及び第5補正基準電圧VSCa,VSCbは、互いに温度傾斜が異なる。詳述すると、第5補正基準電圧VSCbは、第2補正基準電圧VSCaよりも温度傾斜が急峻である。
そして、上記第2補正基準電圧VSCaが定電流回路22aに入力されると、定電流回路22aにおいて第2基準電流IPa(=VS2/Rb)が生成され、その第2基準電流IPaが第2電流源20aのトランジスタTP21に流れる(図10(b)参照)。また、上記第5補正基準電圧VSCbが定電流回路22bに入力されると、定電流回路22bにおいて第5基準電流IPb(=VS1/Rb)が生成され、その第5基準電流IPbが第5電流源20bのトランジスタTP23に流れる(図10(b)参照)。なお、この第5基準電流IPbは、第2基準電流IPaよりも温度傾斜が急峻である。また、第1及び第2基準電流IMa,IPaの電流値の交点と、第4及び第5基準電流IMb,IPbの電流値の交点とは同一であり、その交点の温度は切替温度Ts2である。
第1差分電流生成回路3aでは、第1電流源10aが流す第1基準電流IMaから第2電流源20aが流す第2基準電流IPaを減算した第1差分電流IOP(=IMa−IPa≧0)が生成される。このとき、スイッチSW1がオンされると、第1差分電流生成回路3aが吐き出し回路として機能するため、PMOSトランジスタTP6がスイッチSW1を介してノードN2に第1差分電流IOPを吐き出す。
また、第2差分電流生成回路3bでは、第5電流源20bが流す第5基準電流IPbから第4電流源10bが流す第4基準電流IMbを減算した第2差分電流IOM(=IPb−IMb≧0)が生成される。このとき、スイッチSW3がオンされると、第2差分電流生成回路3bが吐き出し回路として機能するため、PMOSトランジスタTP4がスイッチSW3を介してノードN2に第2差分電流IOMを吐き出す。
ここで、第3電流源50として動作するPMOSトランジスタTP5は、第1基準電流IMと同一の値の第3基準電流IMSをノードN2に吐き出す。従って、図11に示すように、第3基準電流IMSに、第1差分電流IOPと第2差分電流IOMとが加算され、切替温度Tsを境にして温度傾斜及びその方向が相違するV字状の出力電流IO(=IMS+IOP+IOM)が生成される。すなわち、出力電流IOは、切替温度Ts2よりも低温側では第2差分電流IOMの有する温度特性(具体的には、第5基準電流IPb(第5補正基準電圧VSCb)と同等の温度特性)を備える。また、出力電流IOは、切替温度Ts2よりも高温側では第1差分電流IOPの有する温度特性(具体的には、第2基準電流IPa(第2補正基準電圧VSCa)の温度特性の傾斜とは逆方向の傾斜の温度特性)を備える。このように、本実施形態の電流生成回路1cでは、第2基準電流IPa(第2補正基準電圧VSCa)と第5基準電流IPb(第5補正基準電圧VSCb)との温度傾斜とを独立に制御することによって、変化点(切替温度Ts2)よりも高温側と低温側との出力電流IOの温度傾斜を独立して制御することができる。
図12は、上記説明と同様に、スイッチS2,S7a,S6b,SW1,SW3をオンした場合に生成される出力電流IOについてシミュレーションした結果である。
図12の結果から明らかなように、本実施形態の電流生成回路1cで生成した出力電流IO(図12の実線参照)は、所望の温度(切替温度Ts2)及び所望の電流値において、温度傾斜の切り替え(具体的には、第2差分電流IOMの温度傾斜から第1差分電流IOPの温度傾斜への切り替え)が行われている。また、切替温度Ts2付近においても、不連続点の段差などが生じることなく、温度傾斜の切り替えが滑らかに行われている。従って、この出力電流IOによるセンサ素子Rsの抵抗変化分ΔRsの温度特性に対する補正の精度を向上させることができる。
以上説明したように、本実施形態によれば、上記第2実施形態の作用効果に加えて以下の作用効果を奏することができる。
(1)第1基準電圧VFを所定の分圧比で分圧した分圧電圧を第1補正基準電圧VFCとして生成する第1基準電圧生成回路16を備えるようにした。なお、上記所定の分圧比は、スイッチS1〜S4の選択切替により可変可能となっている。この分圧比が調整されると、第1補正基準電圧VFCの電圧値が調整される。これにより、第1補正基準電圧VFCと第2基準電圧VSとの交点(切替温度)を制御することができ、ひいては出力電流IOの温度傾斜の変化点(折れ曲がり点)を任意に制御することができる。従って、出力電流IOの温度特性の自由度を向上させることができる。さらに、補正対象のセンサ素子Rsの抵抗変化分ΔRsの温度特性に基づいて、上記スイッチS1〜S4の選択切替が行われるため、抵抗変化分ΔRsの温度特性に応じた出力電流IOを生成することができる。従って、補正対象の抵抗変化分ΔRsの温度特性に対する補正精度を向上させることができる。
(2)第2基準電圧VSと第1補正基準電圧VFCとの電位差を所定の分圧比で分圧した分圧電圧を第2補正基準電圧VSCaあるいは第5補正基準電圧VSCbとして生成する第2基準電圧生成回路24を備えるようにした。なお、上記所定の分圧比は、スイッチS5a〜S8a,S5b〜S8bの選択切替により可変可能となっている。この分圧比を調整することにより、第2及び第5補正基準電圧VSCa,VSCbの温度傾斜を制御することができ、ひいては出力電流IOの温度傾斜を任意に制御することができる。ここで、スイッチS5a〜S8a及びスイッチS5b〜S8bの選択切替により第2補正基準電圧VSCaと第5補正基準電圧VSCbの温度傾斜は独立に制御される。このように第2及び第5補正基準電圧VSCa,VSCbの温度傾斜を独立して制御することによって、変化点(切替温度)よりも高温側と低温側との出力電流IOの温度傾斜を独立して制御することができる。従って、出力電流IOの温度特性の自由度を向上させることができる。さらに、補正対象のセンサ素子Rsの抵抗変化分ΔRsの温度特性に基づいて、上記スイッチS5a〜S8a,S5b〜S8bの選択切替が行われるため、抵抗変化分ΔRsの温度特性に応じた出力電流IOを生成することができる。従って、補正対象の抵抗変化分ΔRsの温度特性に対する補正精度を向上させることができる。
(3)第3基準電流IMSに第1差分電流IOPを加算あるいは減算するかを選択するスイッチSW1,SW2と、第3基準電流IMSに第2差分電流IOMを加算あるいは減算するかを選択するスイッチSW3,SW4とを備えるようにした。これらスイッチSW1〜SW4の選択切替により、出力電流IOの温度傾斜の方向を自由に切り替えることができる。従って、出力電流IOの温度特性の自由度を向上させることができる。
(第4実施形態)
以下、本発明を具体化した第4実施形態を図13〜図16に従って説明する。先の図1〜図12に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
本実施形態の電流生成回路1dは、温度傾斜の変化点を複数(ここでは、2つ)有する温度特性を備える出力電流IOを生成するための回路である。詳述すると、上記第2及び第3実施形態の電流生成回路1b,1cでは、温度に依存しない温度特性を備える第1及び第4基準電流IMa,IMbを、共通の第1基準電圧VF(第1補正基準電圧VFC)に基づいて生成し、これら第1及び第4基準電流IMa,IMbを同一の電流値としている。従って、第1基準電流IMaと第2基準電流IPaとの交点の温度と、第4基準電流IMbと第5基準電流IPbとの交点の温度とが一致する。このため、電流生成回路1b,1cの出力電流IOは、温度傾斜の変化点が1つになっている。
これに対し、本実施形態の電流生成回路1dは、温度に依存しない温度特性を備える第1基準電流IMa及び第4基準電流IMbを互いに異なる電流値になるように生成する。従って、第1基準電流IMaと第2基準電流IPaとの交点の温度と、第4基準電流IMbと第5基準電流IPbとの交点の温度とが互いに異なる。このため、これら基準電流IMa,IMb,IPa,IPbから生成される第1及び第2差分電流IOP,IOMが第3基準電流IMSに加算・減算されると、温度傾斜の変化点を2つ有する温度特性を備える出力電流IOが生成される。
具体的には、第1基準電圧生成回路16は、第1基準電流IMaを生成するための第1補正基準電圧VFCaと、第4基準電流IMbを生成するための第4補正基準電圧VFCbとを独立に生成する。この第1基準電圧生成回路16は、第1基準電圧VFが供給される入力端子とグランドとの間に直列に接続された複数(図13では4つ)の抵抗R1〜R4、スイッチS1a〜S4a及びスイッチS1b〜S4bを含む分圧回路を備えている。
上記第1基準電圧VFが供給される入力端子には、その第1基準電圧VFをそのまま第1補正基準電圧VFCとして出力するためのスイッチS1aが接続されている。上記抵抗R1〜R4の接続点には、各接続点の分圧電圧VF1〜VF3を選択的に第1補正基準電圧VFCaとして出力するためのスイッチS2a〜S4aがそれぞれ接続されている。これら各スイッチS1a〜S4aの出力は定電流回路12aのオペアンプ13aの非反転入力端子に接続されている。
一方、第1基準電圧VFが供給される入力端子及び上記抵抗R1〜R4の接続点には、上記スイッチS1a〜S4aに対してそれぞれ並列にスイッチS1b〜S4bが接続されている。これらスイッチS1b〜S4bは、電圧VF,VF1〜VF3を選択的に第4補正基準電圧VFCbとして出力するためのスイッチであり、その出力が定電流回路12bのオペアンプ13bの非反転入力端子に接続されている。
このように構成された第1基準電圧生成回路16は、上記スイッチS1a〜S4aのいずれか1つをオンし、電圧VF,VF1〜VF3のうち上記オンしたスイッチに対応する電圧を第1補正基準電圧VFCaとしてオペアンプ13aの非反転入力端子に出力する。また、第1基準電圧生成回路16は、スイッチS1b〜S4bのいずれか1つをオンし、電圧VF,VF1〜VF3のうち上記オンしたスイッチに対応する電圧を第4補正基準電圧VFCbとしてオペアンプ13bの非反転入力端子に出力する。このスイッチS1a〜S4a,S1b〜S4bの選択切替により、第1補正基準電圧VFCa及び第4補正基準電圧VFCbの電圧値がそれぞれ調整され、第1及び第4補正基準電圧VFCa,VFCbと第2基準電圧VSとの交点(切替温度)が制御される。これによって、温度傾斜の変化点(折れ曲がり点)を任意に制御することができる。なお、上記スイッチS1a〜S4a,S1b〜S4bの選択切替は、例えばセンサ素子Rsの抵抗変化分ΔRsの温度特性に基づいてマイコン55(図13では図示略)からの制御信号によって行われる。
ここで、図13の回路例では、第1及び第4補正基準電圧VFCa,VFCbの電圧値が互いに異なるように、スイッチS4a及びスイッチS2bがオンされている。このようにスイッチS4aがオンされると、分圧電圧VF3が第1補正基準電圧VFCaとして出力され(図14(a)参照)、このときの第1補正基準電圧VFCaと第2基準電圧VS(第2補正基準電圧VSCa)との交点の温度が切替温度Ts3となる。また、スイッチS2bがオンされると、分圧電圧VF1が第4補正基準電圧VFCbとして出力され(図14(a)参照)、このときの第4補正基準電圧VFCbと第2基準電圧VS(第5補正基準電圧VSCb)との交点の温度が切替温度Ts2となる。
そして、定電流回路12aにおいて上記第1補正基準電圧VFCaに基づいて第1基準電流IMa(=VF3/Rb)が生成され、定電流回路12bにおいて上記第4補正基準電圧VFCbに基づいて第4基準電流IMbが生成される(図14(b)の破線参照)。すると、カレントミラー回路14,15によって、第1差分電流生成回路3aに第1基準電流IMaが供給され、第2差分電流生成回路3bに第4基準電流IMbが供給される。
一方、第2基準電圧生成回路24は、第2基準電流IPaを生成するための第2補正基準電圧VSCaを生成する分圧回路24aと、第5基準電流IPbを生成するための第5補正基準電圧VSCbを生成する分圧回路24bとを備えている。
分圧回路24aは、第2基準電圧VSと第1補正基準電圧VFCaとの電位差を分圧する抵抗R5〜R8と、第2基準電圧VSが供給される入力端子及び上記抵抗R5〜R8の接続点に接続されたスイッチS5a〜S8aとを含む。このように構成された分圧回路24aは、上記スイッチS5a〜S8aのいずれか1つをオンし、電圧VS,VS1〜VS3のうち上記オンしたスイッチに対応する電圧を第2補正基準電圧VSCaとして定電流回路22aに出力する。なお、図13の回路例では、スイッチS8aがオンされ、分圧電圧VS3が第2補正基準電圧VSCaとして定電流回路22aに出力される(図14(a)参照)。すると、定電流回路22aにおいて上記第2補正基準電圧VSCaに基づいて第2基準電流IPa(=VS3/Rb)が生成され、その第2基準電流IPaが第1差分電流生成回路3aに供給される(図14(b)の破線参照)。
分圧回路24bは、第2基準電圧VSと第4補正基準電圧VFCbとの電位差を分圧する抵抗R9〜R12と、第2基準電圧VSが供給される入力端子及び上記抵抗R9〜R12の接続点に接続されたスイッチS5b〜S8bとを含む。このように構成された分圧回路24bは、上記スイッチS5b〜S8bのいずれか1つをオンし、電圧VS,VS4〜VS6のうち上記オンしたスイッチに対応する電圧を第5補正基準電圧VSCbとして定電流回路22bに出力する。なお、図13の回路例では、スイッチS6bがオンされ、分圧電圧VS4が第5補正基準電圧VSCbとして定電流回路22bに出力される(図14(a)参照)。すると、定電流回路22bにおいて上記第5補正基準電圧VSCbに基づいて第5基準電流IPb(=VS4/Rb)が生成され、その第5基準電流IPbが第2差分電流生成回路3bに供給される(図14(b)の破線参照)。
以上のように生成された第1基準電流IMaと第2基準電流IPaとは、図14(b)に示すように、上記切替温度Ts3で電流値が交差し、その切替温度Ts3を境にして、第1及び第2基準電流IMa,IPaの電流値の大小関係が反転する。すなわち、切替温度Ts3よりも低温側では、第2基準電流IPaが第1基準電流IMaよりも大きくなり、切替温度Ts3よりも高温側では、反対に第1基準電流IMaが第2基準電流IPaよりも大きくなる。
これら第1及び第2基準電流IMa,IPaとが供給される第1差分電流生成回路3aでは、切替温度Ts3よりも高温側の期間に、第1基準電流IMaから第2基準電流IPaを減算した第1差分電流IOP(=IMa−IPa≧0)が生成される。なお、切替温度Ts3よりも低温側では、第1差分電流IOPは0(ゼロ)となる。
また、第4基準電流IMbと第5基準電流IPbとは、図14(b)に示すように、切替温度Ts2で電流値が交差し、その切替温度Ts2を境にして、第4及び第5基準電流IMb,IPbの電流値の大小関係が反転する。すなわち、切替温度Ts2よりも低温側では、第5基準電流IPbが第4基準電流IMbよりも大きくなり、切替温度Ts2よりも高温側では、反対に第4基準電流IMbが第5基準電流IPbよりも大きくなる。
これら第4及び第5基準電流IMb、IPbが供給される第2差分電流生成回路3bでは、切替温度Ts2よりも低温側の期間に、第5基準電流IPbから第4基準電流IMbを減算した第2差分電流IOM(=IPb−IMb≧0)が生成される。なお、切替温度Ts2よりも高温側では、第2差分電流IOMは0(ゼロ)となる。このため、第1及び第2差分電流IOP,IOMの双方ともに、切替温度Ts2から切替温度Ts3の期間は電流値が0(ゼロ)となる。
ここで、第3電流源50として動作するPMOSトランジスタTP5は、第4基準電流IMbと同一の値の第3基準電流IMSをノードN2に吐き出す。このため、例えば第1及び第2差分電流生成回路3a,3bに接続されたスイッチSW1,SW3がそれぞれオンされると、図15の実線で示すように、第3基準電流IMSに、第1及び第2差分電流IOP,IOMを加算した出力電流IOが生成される。すなわち、出力電流IOは、切替温度Ts2よりも低温側では第2差分電流IOMの有する温度特性(具体的には、第5基準電流IPbと同等の温度特性)を備える。また、出力電流IOは、切替温度Ts2よりも高温側で切替温度Ts3よりも低温側では、第3基準電流IMSの有する温度特性を備える。さらに、出力電流IOは、切替温度Ts3よりも高温側では第1差分電流IOPの有する温度特性(具体的には、第2基準電流IPaの温度傾斜とは逆方向の傾斜の温度特性)を備える。以上のように、電流生成回路1dで生成される出力電流IOは、温度傾斜の変化点を切替温度Ts2,Ts3の2つに有し、3種類の温度傾斜を有する。
なお、スイッチSW2,SW4がオンされると、図15の一点鎖線で示すように、第3基準電流IMSから、第1及び第2差分電流IOP,IOMを減算した出力電流IO(=IMS−IOP−IOM)が生成される。
図16は、図13の回路例と同様に、スイッチS4a,S2b,S8a,S6b,SW1,SW3をオンした場合に生成される出力電流IOについてシミュレーションした結果である。
図16の結果から明らかなように、本実施形態の電流生成回路1dで生成した出力電流IO(図16の実線参照)は、所望の切替温度Ts2及び所望の電流値において、温度傾斜の切り替え(具体的には、第2差分電流IOMの温度傾斜から第3基準電流IMSの温度傾斜への切り替え)が行われている。また、上記出力電流IOは、所望の切替温度Ts3及び所望の電流値において、温度傾斜の切り替え(具体的には、第3基準電流IMSの温度傾斜から第1差分電流IOPの温度傾斜への切り替え)が行われている。さらに、切替温度Ts2,Ts3付近においても、不連続点の段差などが生じることなく、温度傾斜の切り替えが滑らかに行われている。従って、この出力電流IOによるセンサ素子Rsの抵抗変化分ΔRsの温度特性に対する補正の精度を向上させることができる。
以上説明したように、本実施形態によれば、上記第2及び第3実施形態の作用効果に加えて以下の作用効果を奏することができる。
(1)第1基準電流IMaと第4基準電流IMbとを互いに異なる電流値になるように生成した。これにより、第1基準電流IMaと第2基準電流IPaとの交点の温度と、第4基準電流IMbと第5基準電流IPbとの交点の温度とが異なるようになるため、出力電流IOの温度傾斜の変化点を2つにすることができる。従って、出力電流IOの温度特性の自由度を向上させることができ、より複雑な温度特性を備える出力電流IOを生成することができる。
(第5実施形態)
以下、本発明を具体化した第5実施形態を図17及び図18に従って説明する。先の図1〜図16に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
上記第3及び第4実施形態では、第2及び第5基準電流IPa,IPbを生成するための基準電圧の温度傾斜を調整することによって、第2及び第5基準電流IPa,IPbの温度傾斜を調整し、第1及び第2差分電流IOP,IOMの温度傾斜を制御している。これに対して、本実施形態の電流生成回路1eは、各電流源として機能するカレントミラー回路のカレントミラー比を調整することによって、基準電流の温度傾斜を調整し、第1及び第2差分電流IOP,IOMの温度傾斜を制御している。
具体的には、図17に示すように、第1制御回路11にて生成された第1基準電流IM(図17の例では、IM=VF1/Rb)が、カレントミラー回路14の出力側トランジスタTP11によって第1及び第4電流源10a,10bに供給される。
第1電流源10aは、カレントミラー接続された4つのNMOSトランジスタTN11,TN12,TN15,TN16を含むカレントミラー回路である。各トランジスタTN11,TN12,TN15,TN16のソースはグランドに接続されている。入力側トランジスタTN11のゲートは、そのドレインと各出力側トランジスタTN12,TN15,TN16のゲートに接続されている。各出力側トランジスタTN12,TN15,TN16のドレインは、スイッチSP1〜SP3をそれぞれ介してカレントミラー回路30aの入力側トランジスタTP1のドレインに接続されている。
同様に、第4電流源10bは、カレントミラー接続された4つのNMOSトランジスタTN11,TN14,TN17,TN18を含むカレントミラー回路である。各出力側トランジスタTN14,TN17,TN18のドレインは、スイッチSM1〜SM3をそれぞれ介してカレントミラー回路30bの入力側トランジスタTN3のドレインに接続されている。
各出力側トランジスタTN12,TN14は、入力側トランジスタTN11の電気的特性と同一値の電気的特性を持つ。従って、各出力側トランジスタTN12,TN14は、入力側トランジスタTN11に流れる第1基準電流IMと実質的に同一値を持つドレイン電流を流す。また、各出力側トランジスタTN15,TN17は、入力側トランジスタTN11が持つ電気的特性の2倍の電気的特性を持つ。従って、各出力側トランジスタTN15,TN17は、第1基準電流IMの2倍の値を持つドレイン電流を流す。また、各出力側トランジスタTN16,TN18は、入力側トランジスタTN11が持つ電気的特性の4倍の電気的特性を持つ。従って、各出力側トランジスタTN16,TN18は、第1基準電流IMの4倍の値を持つドレイン電流を流す。
一方、第2制御回路21にて生成された第2基準電流IP(=VS/Rb)は、第2及び第5電流源20a,20bに出力される。
第2電流源20aは、カレントミラー接続された4つのPMOSトランジスタTP21,TP22,TP25,TP26を含むカレントミラー回路である。各トランジスタTP21,TP22,TP25,TP26のソースは高電位電源VDDに接続されている。入力側トランジスタTP21のゲートは、そのドレインと各出力側トランジスタTP22,TP25,TP26のゲートに接続されている。各出力側トランジスタTP22,TP25,TP26のドレインは、スイッチSP1〜SP3をそれぞれ介してカレントミラー回路30aの入力側トランジスタTP1のドレインに接続されている。
同様に、第5電流源20bは、カレントミラー接続された4つのPMOSトランジスタTP21,TP24,TP27,TP28を含むカレントミラー回路である。各出力側トランジスタTP24,TP27,TP28のドレインは、スイッチSM1〜SM3をそれぞれ介してカレントミラー回路30bの入力側トランジスタTN3のドレインに接続されている。
各出力側トランジスタTP22,TP24は、入力側トランジスタTP21の電気的特性と同一値の電気的特性を持つ。従って、各出力側トランジスタTP22,TP24は、入力側トランジスタTP21に流れる第2基準電流IPと実質的に同一値を持つドレイン電流を流す。また、各出力側トランジスタTP25,TP27は、入力側トランジスタTP21が持つ電気的特性の2倍の電気的特性を持つ。従って、各出力側トランジスタTP25,TP27は、第2基準電流IPの2倍の値を持つドレイン電流を流す。また、各出力側トランジスタTP26,TP28は、入力側トランジスタTP21が持つ電気的特性の4倍の電気的特性を持つ。従って、各出力側トランジスタTP26,TP28は、第2基準電流IPの4倍の値を持つドレイン電流を流す。
ここで、第1差分電流生成回路3a内のスイッチSP1〜SP3のうちスイッチSP1のみをオンすると、電流源10a,20aのカレントミラー比が1:1となる。すなわち、トランジスタTN12のドレイン電流(IM)からトランジスタTP22のドレイン電流(IP)を減算した電流(=IM−IP≧0)が第1差分電流IOPとなる。
また、図17に示すように、スイッチSP1,SP2をオンすると、電流源10a,20aのカレントミラー比が1:3となる。すなわち、上記電流(=IM−IP≧0)と、トランジスタTN12のドレイン電流(IM×2)からトランジスタTP22のドレイン電流(IP×2)を減算した電流(=IM×2−IP×2≧0)とを加算した電流が第1差分電流IOPとなる。従って、このときの第1差分電流IOPは下記式で示される。
IOP=(IM−IP)+(IM×2−IP×2)
=(IM×3)−(IP×3)≧0 ・・・(式1)
このように、スイッチSP1〜SP3のうちオンするスイッチの組み合わせを変更することで、電流源10a,20aのカレントミラー比が調整される。そして、このカレントミラー比を調整することにより、第1及び第2基準電流IM,IPに乗算されるミラー係数(上記式1では「3」)が調整される。
ところで、例えば第1補正基準電圧VFC(分圧電圧VF1)と第2基準電圧VSとの交点の温度が50℃で電圧値が0.6Vである場合には、第2基準電圧VSの温度傾斜係数をAとすると、第1補正基準電圧VFCと第2基準電圧VSは下記式により表される。
Figure 2010152566
このため、これら第1補正基準電圧VFCと第2基準電圧VSとに基づいて生成される第1基準電流IMと第2基準電流IPとは、
Figure 2010152566
となる。これらを上記式1に代入すると、第1差分電流IOPは、
Figure 2010152566
となる。上記式から明らかなように、第1差分電流IOPの温度傾斜を決定する温度傾斜係数Aは、電流源10a,20aのミラー係数(上記式では「3」)を調整することによって任意に制御することができる。すなわち、電流源10a,20aのカレントミラー比を調整することにより、任意の温度傾斜を持つ第1差分電流IOPを生成することができる。
同様に、スイッチSM1〜SM3のうちオンするスイッチの組み合わせを変更することで、電流源10b,20bのカレントミラー比が調整され、第4及び第5基準電流IM,IPに乗算されるミラー係数が調整される。これにより、第2差分電流IOMの温度傾斜を任意に制御することができるため、任意の温度傾斜を持つ第2差分電流IOMを生成することができる。なお、上記スイッチSP1〜SP3及びスイッチSM1〜SM3の選択切替は、例えばセンサ素子Rsの抵抗変化分ΔRsの温度特性に基づいてマイコン55から出力される制御信号SGによって行われる。
図18は、図17におけるスイッチS2,SW1,SW3をオンした状態で、スイッチSP1〜SP3,SM1〜SM3を様々な組み合わせでオンさせた場合に生成される出力電流IO1〜IO4についてシミュレーションした結果である。
出力電流IO1は、スイッチSP1,SP2をオンし(ミラー係数が3)、スイッチSM1をオンした(ミラー係数が1)場合の結果であり、出力電流IO2は、スイッチSP3をオンし(ミラー係数が4)、スイッチSM2をオンした(ミラー係数が2)場合の結果である。また、出力電流IO3は、スイッチSP1,SP3をオンし(ミラー係数が5)、スイッチSM1,SM2をオンした(ミラー係数が3)場合の結果であり、出力電流IO4は、スイッチSP2,SP3をオンし(ミラー係数が6)、スイッチSM3がオンした(ミラー係数が4)場合の結果である。
図18の結果から明らかなように、スイッチSP1〜SP3のうちオンするスイッチの組み合わせを変更して電流源10a,20aのミラー係数を調整することで、切替温度Ts2よりも高温側の出力電流IOの温度傾斜を制御することができる。また、スイッチSM1〜SM3のうちオンするスイッチの組み合わせを変更して電流源10b,20bのミラー係数を調整することで、切替温度Ts2よりも高温側の出力電流IOの温度傾斜を制御することができる。なお、ミラー係数を大きくするほど、出力電流IOの温度傾斜が急峻になることが分かる。
以上説明した本実施形態によれば、上記第2実施形態の作用効果に加えて以下の作用効果を奏することができる。
(1)電流源10a,10b,20a,20bをカレントミラー比が調整可能なカレントミラー回路によって構成するようにした。なお、スイッチSP1〜SP3,SM1〜SM3の選択切替により、カレントミラー比が調整可能になっている。このカレントミラー比を調整することにより、ミラー係数が調整され、出力電流IOの温度傾斜を任意に制御することができる。従って、出力電流IOの温度特性の自由度を向上させることができる。さらに、補正対象のセンサ素子Rsの抵抗変化分ΔRsの温度特性に基づいて、上記スイッチSP1〜SP3,SM1〜SM3の選択切替が行われるため、抵抗変化分ΔRsの温度特性に応じた出力電流IOを生成することができる。従って、補正対象の抵抗変化分ΔRsの温度特性に対する補正精度を向上させることができる。
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図19に示されるように、互いに異なる温度特性を備える第1基準電流IMと第2基準電流IPをそれぞれ流す第1電流源10a及び第2電流源20aをスイッチSa,Sbをそれぞれ介してノードN2に接続する。そして、上記第1基準電流IMと第2基準電流IPとが交差する所望の切替温度TsにおいてスイッチSa,Sbのオンオフを切り替えるようにしても良い。このような構成によっても、切替温度Tsを境にして温度傾斜が相違する温度特性を備える出力電流IOを生成することができる。
・上記第3及び第4実施形態における第2基準電圧生成回路24を、図20に示す第2基準電圧生成回路60に変更してもよい。すなわち、オペアンプ61(増幅回路)の非反転入力端子には例えば第1補正基準電圧VFCが入力され、反転入力端子には第2基準電圧VSが抵抗Riを介して入力される。このオペアンプ61の出力端子は、可変抵抗で構成される帰還抵抗Rfを介して当該オペアンプ61の反転入力端子に帰還されている。このように構成された第2基準電圧生成回路60では、第1補正基準電圧VFCと第2基準電圧VSとの差分が抵抗Ri及び帰還抵抗Rfによる利得によって増幅されて第2補正基準電圧VSCが生成される。このため、この第2基準電圧生成回路60では、上記帰還抵抗Rfの抵抗値を調整することによって利得が調整されるため、第2補正基準電圧VSCの温度傾斜を任意に制御することができる。なお、帰還抵抗Rfの抵抗値は、例えばセンサ素子Rsの抵抗変化分ΔRsの温度特性に基づいてマイコン55(図8参照)によって調整される。
・上記各実施形態では、各定電流回路12,22,12a,12b,22a,22b内の電圧・電流変換のための抵抗Rbの抵抗値を同一にしたが、それぞれ異なる抵抗値の抵抗としてもよい。
・上記各実施形態における第1基準電圧VF及び第1基準電流IMは、温度に依存しない温度特性を備えるようにしたが、これら第1基準電圧VF及び第1基準電流IMが所定の温度傾斜を有する温度特性を備えるようにしてもよい。
・上記各実施形態では、第3基準電流IMSは第1基準電流IM(第4基準電流IMb)と同一の値を持つ電流とした。これに限らず、例えば第3基準電流IMSを、第2基準電流IP(第2基準電流IPa又は第5基準電流IPb)と同一の値を持つ電流としてもよい。あるいは、第3基準電流IMSを第1基準電流IMや第2基準電流IPとは異なる電流としてもよい。このとき、第3基準電流IMSが所定の温度傾斜を有する温度特性を備えるようにしてもよい。
・上記第5実施形態では、第1及び第2差分電流生成回路3a,3bに第1基準電流IMを共通に供給するようにした。これに限らず、例えば上記第5実施形態のように、互いに電流値の異なる第1基準電流IMaと第4基準電流IMbとをそれぞれ第1及び第2差分電流生成回路3a,3bに供給するようにしてもよい。
・上記第3〜5実施形態では、各スイッチS1〜S4,S1a〜S8a,S1b〜S8b,SW1〜SW4,SM1〜SM3,SP1〜SP3の選択切替や帰還抵抗Rfの抵抗値の設定を、マイコン55から出力される制御信号SGによって制御するようにした。このようにマイコン55を利用することにより、ユーザ側で所望の温度傾斜を備える出力電流IOを生成することができる。但し、マイコン55に限らず、内蔵メモリ、外付けメモリやレジスタに格納された設定に基づいて、各スイッチの選択切替や帰還抵抗Rfの抵抗値の設定を行うようにしてもよい。
・なお、以上詳述した電流生成回路1a〜1eは、例えば血圧計、エアコンディショナ、時計、給湯器、産業用ロボット、プラント監視装置、シートセンサ、カーエアコンなどの電子機器に搭載される抵抗変化型センサ(圧力センサや磁気センサなど)に適用される。また、温度特性を有するLEDや温度変動する信号を増幅する温度補償用アンプ受信装置のアンプなどのように補正対象の信号が温度特性を備え、その温度特性を電流生成回路1a〜1eから供給される出力電流IOによって補正可能な回路であれば、上記電流生成回路1a〜1eを適用することができる。
以上の様々な実施の形態をまとめると、以下のようになる。
(付記1)
温度に対して第1の割合で変化する第1電流を流す第1電流源と、
前記温度に対して前記第1の割合とは異なる第2の割合で変化する第2電流を流す第2電流源と、
前記温度に対して第3の割合で変化する第3電流を流す第3電流源と、
前記第1電流と前記第2電流との差分に基づいて第1差分電流を出力する第1差分出力部と、
前記第1差分電流を前記第3電流に加算あるいは減算する演算部と、
を備えることを特徴とする電流生成回路。
(付記2)
前記第1差分出力部は、前記第1電流源と前記第2電流源との接続点がドレインに接続されるMOSトランジスタと、該MOSトランジスタとカレントミラー接続されるMOSトランジスタとを含むことを特徴とする付記1に記載の電流生成回路。
(付記3)
前記第1電流源と、前記第2電流源と、前記第1差分出力部と、前記演算部とを備え、前記第1電流の電流値と前記第2電流の電流値とが交差する第1所定温度よりも高温側の電流を生成する第1差分電流生成回路と、
前記温度に対して第4の割合で変化する第4電流を流す第4電流源と、
前記温度に対して前記第4の割合とは異なる第5の割合で変化する第5電流を流す第5電流源と、
前記第5電流から前記第4電流を減算した結果に基づく第2差分電流を出力する差分出力部と、
前記第2差分電流を前記第3電流に加算あるいは減算する演算部と、を備え、前記第4電流と前記第5電流の電流値が交差する第2所定温度よりも低温側の電流を生成する第2差分電流生成回路と、
を備えることを特徴とする付記1又は2に記載の電流生成回路。
(付記4)
前記第1差分出力部は、前記第1電流源と前記第2電流源との接続点がドレインに接続されるPチャネルMOSトランジスタと、該PチャネルMOSトランジスタとカレントミラー接続されるPチャネルMOSトランジスタとを含み、
前記第2差分出力部は、前記第4電流源と前記第5電流源との接続点がドレインに接続されるNチャネルMOSトランジスタと、該NチャネルMOSトランジスタとカレントミラー接続されるNチャネルMOSトランジスタとを含むことを特徴とする付記3に記載の電流生成回路。
(付記5)
前記各電流源がそれぞれ所定の電流を流すように制御する制御回路を備え、
前記制御回路は、所定の温度特性を備える基準電圧に基づいて電流を生成する定電流回路を含むことを特徴とする付記3又は4に記載の電流生成回路。
(付記6)
前記制御回路は、
温度に依存しない第1の温度特性を備える第1基準電圧に基づいて第1補正基準電圧を生成する第1基準電圧生成回路と、
前記第1補正基準電圧と第2の温度特性を備える第2基準電圧とに基づいて第2補正基準電圧を生成する第2基準電圧生成回路と、
第3の温度特性を備える第3基準電圧に基づいて第3補正基準電圧を生成する第3基準電圧生成回路と、
温度に依存しない第4の温度特性を備える第4基準電圧に基づいて第4補正基準電圧を生成する第4基準電圧生成回路と、
前記第4補正基準電圧と第5の温度特性を備える第5基準電圧に基づいて第5補正基準電圧を生成する第5基準電圧生成回路と、を備えることを特徴とする付記5に記載の電流生成回路。
(付記7)
前記第1基準電圧生成回路は、可変可能な分圧比で前記第1基準電圧を分圧した分圧電圧を前記第1補正基準電圧として生成する分圧回路を含み、
前記第4基準電圧生成回路は、可変可能な分圧比で前記第4基準電圧を分圧した分圧電圧を前記第4補正基準電圧として生成する分圧回路を含み、
前記定電流回路は、前記第1補正基準電圧に基づいて前記第1電流を生成する回路と、前記第4補正基準電圧に基づいて前記第4電流を生成する回路とを含むことを特徴とする付記6に記載の電流生成回路。
(付記8)
前記第2基準電圧生成回路は、可変可能な分圧比で前記第2基準電圧と前記第1補正基準電圧との電位差を分圧した分圧電圧を前記第2補正基準電圧として生成する分圧回路を含み、
前記第5基準電圧生成回路は、可変可能な分圧比で前記第5基準電圧と前記第4補正基準電圧との電位差を分圧した分圧電圧を前記第5補正基準電圧として生成する分圧回路を含み、
前記定電流回路は、前記第2補正基準電圧に基づいて前記第2電流を生成する回路と、前記第5補正基準電圧に基づいて前記第5電流を生成する回路とを含むことを特徴とする付記6又は7に記載の電流生成回路。
(付記9)
前記第2基準電圧生成回路は、可変抵抗で構成した帰還抵抗を有し、該帰還抵抗によって設定される利得に基づいて前記第1補正基準電圧と前記第2基準電圧との差分を増幅する増幅回路を含み、
前記第5基準電圧生成回路は、可変抵抗で構成した帰還抵抗を有し、該帰還抵抗によって設定される利得に基づいて前記第4補正基準電圧と前記第5基準電圧との差分を増幅する増幅回路を含み、
前記定電流回路は、前記第2補正基準電圧に基づいて前記第2電流を生成する回路と、前記第5補正基準電圧に基づいて前記第5電流を生成する回路とを含むことを特徴とする付記6又は7に記載の電流生成回路。
(付記10)
前記各電流源を、カレントミラー比が調整可能なカレントミラー回路によって構成したことを特徴とする付記3〜9のいずれか1つに記載の電流生成回路。
(付記11)
前記第3電流に、前記第1差分電流を加算あるいは減算するかを選択するスイッチと、
前記第3電流に、前記第2差分電流を加算あるいは減算するかを選択するスイッチと、
を備えることを特徴とする付記3〜10のいずれか1つに記載の電流生成回路。
(付記12)
温度に対して第1の割合で変化する第1電流と、前記温度に対して前記第1の割合とは異なる第2の割合で変化する第2電流との差分に基づいて第1差分電流を出力し、
前記第1差分電流を、前記温度に対して第3の割合で変化する第3電流に加算あるいは減算することを特徴とする電流生成方法。
(付記13)
付記1〜11のいずれか1つに記載の電流生成回路を備え、
温度特性を備える信号の該温度特性を、前記電流生成回路にて生成された電流によって補正することを特徴とする電子機器。
第1実施形態の電流生成回路を示す回路図。 (a)〜(c)は、出力電流を説明するための特性図。 第2実施形態の電流生成回路を示す原理図。 第2実施形態の電流生成回路を示す回路図。 (a)、(b)は、基準電圧及び基準電流を説明するための特性図。 (a)〜(c)は、出力電流を説明するための特性図。 (a)、(b)は、変形例の電流生成回路を説明するための説明図。 第3実施形態の電流生成回路を示す回路図。 (a)、(b)は、基準電圧を示す特性図。 (a)、(b)は、基準電圧及び基準電流を示す特性図。 出力電流を示す特性図。 シミュレーション結果を示す説明図。 第4実施形態の電流生成回路を示す回路図。 (a)、(b)は、差分電流を説明するための特性図。 出力電流を示す特性図。 シミュレーション結果を示す説明図。 第5実施形態の電流生成回路を示す回路図。 シミュレーション結果を示す説明図。 変形例の電流生成回路を示す回路図。 変形例の基準電圧生成回路を示す回路図。 抵抗変化型センサを示す回路図。 温度特性を説明するための特性図。
符号の説明
1a〜1e 電流生成回路
3a 第1差分電流生成回路
3b 第2差分電流生成回路
10a 第1電流源
20a 第2電流源
10b 第4電流源
20b 第5電流源
30a カレントミラー回路(第1差分出力部、演算部)
30b カレントミラー回路(第2差分出力部、演算部)
40a,40b カレントミラー回路(演算部)
50 第3電流源
55 マイコン
11,21 制御回路
12,22,12a,12b,22a,22b 定電流回路
16 第1基準電圧生成回路(第1、第3及び第4基準電圧生成回路)
24,60 第2基準電圧生成回路(第2及び第5基準電圧生成回路)
24a 第2基準電圧生成回路
24b 第5基準電圧生成回路
SW1〜SW4 スイッチ
VF 第1基準電圧(第1及び第3基準電圧)
VFC 第1補正基準電圧(第1及び第3補正基準電圧)

Claims (10)

  1. 温度に対して第1の割合で変化する第1電流を流す第1電流源と、
    前記温度に対して前記第1の割合とは異なる第2の割合で変化する第2電流を流す第2電流源と、
    前記温度に対して第3の割合で変化する第3電流を流す第3電流源と、
    前記第1電流と前記第2電流との差分に基づいて第1差分電流を出力する第1差分出力部と、
    前記第1差分電流を前記第3電流に加算あるいは減算する演算部と、
    を備えることを特徴とする電流生成回路。
  2. 前記第1電流源と、前記第2電流源と、前記第1差分出力部と、前記演算部とを備え、前記第1電流の電流値と前記第2電流の電流値とが交差する第1所定温度よりも高温側の電流を生成する第1差分電流生成回路と、
    前記温度に対して第4の割合で変化する第4電流を流す第4電流源と、
    前記温度に対して前記第4の割合とは異なる第5の割合で変化する第5電流を流す第5電流源と、
    前記第5電流から前記第4電流を減算した結果に基づく第2差分電流を出力する差分出力部と、
    前記第2差分電流を前記第3電流に加算あるいは減算する演算部と、を備え、前記第4電流と前記第5電流の電流値が交差する第2所定温度よりも低温側の電流を生成する第2差分電流生成回路と、
    を備えることを特徴とする請求項1に記載の電流生成回路。
  3. 前記第1差分出力部は、前記第1電流源と前記第2電流源との接続点がドレインに接続されるPチャネルMOSトランジスタと、該PチャネルMOSトランジスタとカレントミラー接続されるPチャネルMOSトランジスタとを含み、
    前記第2差分出力部は、前記第4電流源と前記第5電流源との接続点がドレインに接続されるNチャネルMOSトランジスタと、該NチャネルMOSトランジスタとカレントミラー接続されるNチャネルMOSトランジスタとを含むことを特徴とする請求項2に記載の電流生成回路。
  4. 前記各電流源がそれぞれ所定の電流を流すように制御する制御回路を備え、
    前記制御回路は、所定の温度特性を備える基準電圧に基づいて電流を生成する定電流回路を含むことを特徴とする請求項2又は3に記載の電流生成回路。
  5. 前記制御回路は、
    温度に依存しない第1の温度特性を備える第1基準電圧に基づいて第1補正基準電圧を生成する第1基準電圧生成回路と、
    前記第1補正基準電圧と第2の温度特性を備える第2基準電圧とに基づいて第2補正基準電圧を生成する第2基準電圧生成回路と、
    第3の温度特性を備える第3基準電圧に基づいて第3補正基準電圧を生成する第3基準電圧生成回路と、
    温度に依存しない第4の温度特性を備える第4基準電圧に基づいて第4補正基準電圧を生成する第4基準電圧生成回路と、
    前記第4補正基準電圧と第5の温度特性を備える第5基準電圧に基づいて第5補正基準電圧を生成する第5基準電圧生成回路と、を備えることを特徴とする請求項4に記載の電流生成回路。
  6. 前記第1基準電圧生成回路は、可変可能な分圧比で前記第1基準電圧を分圧した分圧電圧を前記第1補正基準電圧として生成する分圧回路を含み、
    前記第4基準電圧生成回路は、可変可能な分圧比で前記第4基準電圧を分圧した分圧電圧を前記第4補正基準電圧として生成する分圧回路を含み、
    前記定電流回路は、前記第1補正基準電圧に基づいて前記第1電流を生成する回路と、前記第4補正基準電圧に基づいて前記第4電流を生成する回路とを含むことを特徴とする請求項5に記載の電流生成回路。
  7. 前記第2基準電圧生成回路は、可変可能な分圧比で前記第2基準電圧と前記第1補正基準電圧との電位差を分圧した分圧電圧を前記第2補正基準電圧として生成する分圧回路を含み、
    前記第5基準電圧生成回路は、可変可能な分圧比で前記第5基準電圧と前記第4補正基準電圧との電位差を分圧した分圧電圧を前記第5補正基準電圧として生成する分圧回路を含み、
    前記定電流回路は、前記第2補正基準電圧に基づいて前記第2電流を生成する回路と、前記第5補正基準電圧に基づいて前記第5電流を生成する回路とを含むことを特徴とする請求項5又は6に記載の電流生成回路。
  8. 前記各電流源を、カレントミラー比が調整可能なカレントミラー回路によって構成したことを特徴とする請求項2〜7のいずれか1つに記載の電流生成回路。
  9. 温度に対して第1の割合で変化する第1電流と、前記温度に対して前記第1の割合とは異なる第2の割合で変化する第2電流との差分に基づいて第1差分電流を出力し、
    前記第1差分電流を、前記温度に対して第3の割合で変化する第3電流に加算あるいは減算する
    ことを特徴とする電流生成方法。
  10. 請求項1〜8のいずれか1つに記載の電流生成回路を備え、
    温度特性を備える信号の該温度特性を、前記電流生成回路にて生成された電流によって補正することを特徴とする電子機器。
JP2008328822A 2008-12-24 2008-12-24 電流生成回路、電流生成方法及び電子機器 Expired - Fee Related JP5315981B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008328822A JP5315981B2 (ja) 2008-12-24 2008-12-24 電流生成回路、電流生成方法及び電子機器
US12/636,386 US7965476B2 (en) 2008-12-24 2009-12-11 Current producing circuit, current producing method, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008328822A JP5315981B2 (ja) 2008-12-24 2008-12-24 電流生成回路、電流生成方法及び電子機器

Publications (2)

Publication Number Publication Date
JP2010152566A true JP2010152566A (ja) 2010-07-08
JP5315981B2 JP5315981B2 (ja) 2013-10-16

Family

ID=42264943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008328822A Expired - Fee Related JP5315981B2 (ja) 2008-12-24 2008-12-24 電流生成回路、電流生成方法及び電子機器

Country Status (2)

Country Link
US (1) US7965476B2 (ja)
JP (1) JP5315981B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011232931A (ja) * 2010-04-27 2011-11-17 Rohm Co Ltd 電流生成回路およびそれを用いた基準電圧回路
JP2012243885A (ja) * 2011-05-18 2012-12-10 Oki Data Corp 基準電圧発生回路、駆動装置、プリントヘッド及び画像形成装置
JP2017503435A (ja) * 2014-01-17 2017-01-26 クゥアルコム・インコーポレイテッドQualcomm Incorporated 温度依存型増幅器バイアス
WO2018003204A1 (ja) * 2016-06-28 2018-01-04 ソニー株式会社 表示装置、温度補償回路、および、表示装置の制御方法
US11395386B2 (en) 2020-01-30 2022-07-19 Kabushiki Kaisha Toshiba Semiconductor device
WO2023120433A1 (ja) * 2021-12-24 2023-06-29 ローム株式会社 電流生成回路および半導体集積回路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391518B1 (ko) 2015-09-15 2022-04-27 삼성전자주식회사 기준 전류 발생 회로와 이를 구비하는 반도체 집적 회로
US9385689B1 (en) * 2015-10-13 2016-07-05 Freescale Semiconductor, Inc. Open loop band gap reference voltage generator
JP6907734B2 (ja) * 2017-06-09 2021-07-21 住友電気工業株式会社 駆動回路
US20190033907A1 (en) * 2017-07-25 2019-01-31 Psemi Corporation Butterfly Universal Temperature Profile
EP3935360A1 (en) * 2019-03-08 2022-01-12 Nokia Technologies Oy Temperature detection
CN114825563B (zh) * 2022-06-30 2022-10-04 苏州贝克微电子股份有限公司 一种具有温度保护的电路结构

Citations (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515511A (en) * 1978-07-19 1980-02-02 Hitachi Ltd Constant current circuit
JPS5755427A (en) * 1980-08-14 1982-04-02 Rca Corp Temperature dependency current generator
JPS5979322A (ja) * 1982-10-29 1984-05-08 Sanyo Electric Co Ltd 定電流回路
JPS63258109A (ja) * 1987-04-15 1988-10-25 Victor Co Of Japan Ltd 基準電流源
JPH0377412A (ja) * 1989-08-19 1991-04-03 Mitsubishi Electric Corp 半導体集積回路
JPH03200381A (ja) * 1989-12-27 1991-09-02 Mitsubishi Electric Corp Led駆動用半導体装置
JPH0583048A (ja) * 1991-03-20 1993-04-02 Philips Gloeilampenfab:Nv 基準電流供給用基準回路
JPH07121256A (ja) * 1993-10-26 1995-05-12 Sanyo Electric Co Ltd 電流ミラー回路
JPH07191771A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd 定電流発生回路及びそれを用いた装置
JPH09179644A (ja) * 1995-12-06 1997-07-11 Internatl Business Mach Corp <Ibm> 温度補償基準電流発生器
JPH10240363A (ja) * 1997-02-21 1998-09-11 Nec Eng Ltd 定電流源回路
JPH1155109A (ja) * 1997-07-31 1999-02-26 Matsushita Electric Ind Co Ltd 電流源回路
JPH11231955A (ja) * 1998-02-19 1999-08-27 Fujitsu Ltd 基準電流源回路
JP2003224430A (ja) * 2001-10-31 2003-08-08 Toshiba Corp 移動度比例電流発生器とこれを用いたバイアス発生器及び増幅器
JP2004328640A (ja) * 2003-04-28 2004-11-18 Toshiba Corp バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送信器
JP2005027130A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 高周波電力増幅回路のバイアス制御回路および高周波電力増幅用電子部品
JP2005071255A (ja) * 2003-08-27 2005-03-17 Matsushita Electric Ind Co Ltd 電流源回路
JP2005228160A (ja) * 2004-02-13 2005-08-25 Sony Corp 定電流源装置
JP2005285019A (ja) * 2004-03-30 2005-10-13 Tdk Corp 基準電流発生回路及び基準電圧発生回路
JP2006074129A (ja) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 温度特性補正回路
JP2007019582A (ja) * 2005-07-05 2007-01-25 Renesas Technology Corp 高周波電力増幅器および無線通信装置
JP2007097056A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 温度補償回路
JP2007140850A (ja) * 2005-11-17 2007-06-07 Oki Electric Ind Co Ltd バンドギャップ回路
JP2007164310A (ja) * 2005-12-12 2007-06-28 Ricoh Co Ltd リファレンス電圧生成装置
JP2007200233A (ja) * 2006-01-30 2007-08-09 Nec Electronics Corp ダイオードの非直線性を補償した基準電圧回路
JP2007318394A (ja) * 2006-05-25 2007-12-06 Toyota Industries Corp オフセット電圧調整回路
JP2008165287A (ja) * 2006-12-27 2008-07-17 Sharp Corp 定電流ドライバ
JP2008193347A (ja) * 2007-02-02 2008-08-21 Matsushita Electric Ind Co Ltd 電流ミラー回路、およびチャージポンプ回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60314754T2 (de) * 2003-10-27 2007-12-06 Freescale Semiconductor, Inc., Austin Transkonduktanzverstärker

Patent Citations (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515511A (en) * 1978-07-19 1980-02-02 Hitachi Ltd Constant current circuit
JPS5755427A (en) * 1980-08-14 1982-04-02 Rca Corp Temperature dependency current generator
JPS5979322A (ja) * 1982-10-29 1984-05-08 Sanyo Electric Co Ltd 定電流回路
JPS63258109A (ja) * 1987-04-15 1988-10-25 Victor Co Of Japan Ltd 基準電流源
JPH0377412A (ja) * 1989-08-19 1991-04-03 Mitsubishi Electric Corp 半導体集積回路
JPH03200381A (ja) * 1989-12-27 1991-09-02 Mitsubishi Electric Corp Led駆動用半導体装置
JPH0583048A (ja) * 1991-03-20 1993-04-02 Philips Gloeilampenfab:Nv 基準電流供給用基準回路
JPH07121256A (ja) * 1993-10-26 1995-05-12 Sanyo Electric Co Ltd 電流ミラー回路
JPH07191771A (ja) * 1993-12-27 1995-07-28 Hitachi Ltd 定電流発生回路及びそれを用いた装置
JPH09179644A (ja) * 1995-12-06 1997-07-11 Internatl Business Mach Corp <Ibm> 温度補償基準電流発生器
JPH10240363A (ja) * 1997-02-21 1998-09-11 Nec Eng Ltd 定電流源回路
JPH1155109A (ja) * 1997-07-31 1999-02-26 Matsushita Electric Ind Co Ltd 電流源回路
JPH11231955A (ja) * 1998-02-19 1999-08-27 Fujitsu Ltd 基準電流源回路
JP2003224430A (ja) * 2001-10-31 2003-08-08 Toshiba Corp 移動度比例電流発生器とこれを用いたバイアス発生器及び増幅器
JP2004328640A (ja) * 2003-04-28 2004-11-18 Toshiba Corp バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送信器
JP2005027130A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 高周波電力増幅回路のバイアス制御回路および高周波電力増幅用電子部品
JP2005071255A (ja) * 2003-08-27 2005-03-17 Matsushita Electric Ind Co Ltd 電流源回路
JP2005228160A (ja) * 2004-02-13 2005-08-25 Sony Corp 定電流源装置
JP2005285019A (ja) * 2004-03-30 2005-10-13 Tdk Corp 基準電流発生回路及び基準電圧発生回路
JP2006074129A (ja) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 温度特性補正回路
JP2007019582A (ja) * 2005-07-05 2007-01-25 Renesas Technology Corp 高周波電力増幅器および無線通信装置
JP2007097056A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 温度補償回路
JP2007140850A (ja) * 2005-11-17 2007-06-07 Oki Electric Ind Co Ltd バンドギャップ回路
JP2007164310A (ja) * 2005-12-12 2007-06-28 Ricoh Co Ltd リファレンス電圧生成装置
JP2007200233A (ja) * 2006-01-30 2007-08-09 Nec Electronics Corp ダイオードの非直線性を補償した基準電圧回路
JP2007318394A (ja) * 2006-05-25 2007-12-06 Toyota Industries Corp オフセット電圧調整回路
JP2008165287A (ja) * 2006-12-27 2008-07-17 Sharp Corp 定電流ドライバ
JP2008193347A (ja) * 2007-02-02 2008-08-21 Matsushita Electric Ind Co Ltd 電流ミラー回路、およびチャージポンプ回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011232931A (ja) * 2010-04-27 2011-11-17 Rohm Co Ltd 電流生成回路およびそれを用いた基準電圧回路
JP2012243885A (ja) * 2011-05-18 2012-12-10 Oki Data Corp 基準電圧発生回路、駆動装置、プリントヘッド及び画像形成装置
JP2017503435A (ja) * 2014-01-17 2017-01-26 クゥアルコム・インコーポレイテッドQualcomm Incorporated 温度依存型増幅器バイアス
WO2018003204A1 (ja) * 2016-06-28 2018-01-04 ソニー株式会社 表示装置、温度補償回路、および、表示装置の制御方法
JPWO2018003204A1 (ja) * 2016-06-28 2019-04-18 ソニー株式会社 表示装置、温度補償回路、および、表示装置の制御方法
US11395386B2 (en) 2020-01-30 2022-07-19 Kabushiki Kaisha Toshiba Semiconductor device
WO2023120433A1 (ja) * 2021-12-24 2023-06-29 ローム株式会社 電流生成回路および半導体集積回路

Also Published As

Publication number Publication date
US20100156190A1 (en) 2010-06-24
JP5315981B2 (ja) 2013-10-16
US7965476B2 (en) 2011-06-21

Similar Documents

Publication Publication Date Title
JP5315981B2 (ja) 電流生成回路、電流生成方法及び電子機器
JP4770894B2 (ja) 電圧検出装置
US20090201067A1 (en) Reference voltage generating circuit, integrated circuit device, and signal processing apparatus
US9696352B2 (en) Current sense circuit with offset calibration
JP5690469B2 (ja) 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法
JP2009048539A (ja) 可変分圧回路及び磁気センサ回路
EP3012971A1 (en) Amplifier circuit and amplifier-circuit chip
JP2004146576A (ja) 半導体温度測定回路
JP2006174122A (ja) 出力増幅回路及びそれを用いたセンサ装置
JPWO2004053507A1 (ja) 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ
US8294517B2 (en) Amplification circuit
JP2020148699A5 (ja)
JP5130835B2 (ja) 差動増幅回路とそれを用いた電流制御装置
US20160322965A1 (en) Differential comparator with stable offset
JP5884234B2 (ja) 基準電圧回路
JP5282370B2 (ja) 圧力センサ装置
JP2015018313A (ja) ホール素子駆動回路
JPH10253728A (ja) 磁気検出回路の温度補償回路
JP5038616B2 (ja) 半導体集積回路
JP2010085319A (ja) センサ信号検出回路、レシオメトリック補正回路及びセンサ装置
JP5190103B2 (ja) 電圧発生装置、電流発生装置
JP5098889B2 (ja) 半導体集積回路装置及び半導体集積回路装置の試験方法
US7888952B2 (en) Circuit arrangement for balancing a resistance circuit
JP2009156642A (ja) ホールバイアス回路及びその製造方法
JP2009109237A (ja) 集積回路装置及び閾値検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5315981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees