JP2009156642A

JP2009156642A - ホールバイアス回路及びその製造方法

Info

Publication number: JP2009156642A
Application number: JP2007332999A
Authority: JP
Inventors: Satoshi Yokoo; 聡横尾
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2007-12-25
Filing date: 2007-12-25
Publication date: 2009-07-16

Abstract

【課題】定電圧型、定電流型の両方の回路を効果的に形成する。
【解決手段】オペアンプＯＰ１は入力定電圧を正入力端に受け入れ、帰還信号を負入力端に受け入れる。このオペアンプＯＰ１の出力を出力トランジスタＭ１の制御端に入力し、この出力トランジスタＭ１の他端に出力端６０−１を接続する。この出力端と外部のホール素子を接続し、（ｉ）グランドの間に接続された直列抵抗Ｒ１、Ｒ２を接続しこの中間点を端子６０−２を介しオペアンプＯＰ−１の負入力端に接続するか、（ｉｉ）ホール素子Ｈと抵抗Ｒ３の直列接続を設けこの中間点を端子６０−２を介しオペアンプＯＰ−１の負入力端に接続するか、選択する。
【選択図】図３

Description

本発明は、ホール素子にバイアスを供給するホールバイアス回路およびその製造方法に関する。

半導体装置（ＩＣ，ＬＳＩなど）において、各種センサの検出信号を処理するものがある。例えば、ビデオカメラや、デジタルスチルカメラの手ぶれ補正用の半導体装置では、手ぶれ検出用のジャイロの検出信号を処理し、レンズ移動用モータ駆動信号などを生成するが、モータ駆動状態を検出するホール素子の検出信号の処理も行う。

ホール素子は、適切なバイアスを掛け、その状態で磁界変化を検出する。従って、半導体装置は、ホール素子にバイアスを掛けるホールバイアス回路を内蔵することが必要となる。

特開平９−７０１９０号公報

ここで、ホール素子に対するバイアスとしては、ホール素子を定電流駆動するものと、定電圧駆動するものの２種類があり、そのいずれかが適宜採用されている。そこで、その両方の形式のホールバイアス回路を効率的に提供することが望まれる。

本発明は、入力定電圧を正入力端に受け入れ、帰還信号を負入力端に受け入れるオペアンプと、このオペアンプの出力を制御端に受け入れ、一端に接続された電源からの電流を他端に出力する出力トランジスタと、この出力トランジスタの他端に接続された出力端と、この出力端とグランドの間に接続された直列抵抗と、前記直列抵抗の中間点を前記オペアンプの負入力端に接続する帰還路と、を有し、前記出力端に対し、他端がグランドに接続されるホール素子の一端を外付けし、ホール素子に前記入力定電圧と、前記直列抵抗の抵抗値に応じた定電圧を前記ホール素子に印加することを特徴とする。

また、本発明は、入力定電圧を正入力端に受け入れ、帰還信号を負入力端に受け入れるオペアンプと、このオペアンプの出力を制御端に受け入れ、一端に接続された電源からの電流を他端に出力する出力トランジスタと、この出力トランジスタの他端に接続された出力端と、帰還入力用端子を前記オペアンプの負入力端に接続する帰還路と、電気的に回路と接続されていない２つの抵抗と、を有し、前記出力端に対し、他端が電流検出抵抗を介しグランドに接続されるホール素子の一端を外付けし、ホール素子と電流検出抵抗の接続点を前記帰還入力端子に接続することによって、前記入力定電圧と、前記電流検出抵抗の抵抗値に応じた定電流をホール素子に印加することを特徴とする。

また、本発明は、異なるメタルマスクのいずれかを用いることで、配線を変更することで、請求項１に記載のホールバイアス回路または請求項２に記載のホールバイアス回路のいずれかを製造することを特徴とする。

本発明によれば、配線のみを変更することで、定電圧型のホール素子バイアス回路、定電流型のホール素子バイアス回路の両方を構成することが容易である。例えば、メタルマスクを１つ変更することで、両回路のいずれかを形成することができる。

以下、本発明の実施形態について、図面に基づいて説明する。

図１は、ホール素子Ｈを定電圧駆動するためのホールバイアス回路を示す。ＤＡコンバータ回路やバンドギャップ定電圧発生回路などで発生された定電圧の入力信号ＩＮは、オペアンプＯＰ１の正入力端に入力される。このオペアンプＯＰ１は、電源Ｖｃｃとグランドの間に配置される差動アンプなどから構成される。オペアンプＯＰ１の出力は、ｐチャネルのＭＯＳ型トランジスタで形成された出力トランジスタＭ１のゲートに供給される。この出力トランジスタＭ１は、ソースが電源Ｖｃｃに接続され、ドレインには、出力端子６０−１が接続されている。また、出力トランジスタＭ１のドレインおよび出力端子６０−１には、抵抗Ｒ１の一端が接続され、抵抗Ｒ１の他端は、抵抗Ｒ２を介し、グランドに接続されている。そして、この抵抗Ｒ１、Ｒ２の直列接続の中点が帰還路を介し、オペアンプＯＰ１の負入力端に接続されている。

従って、オペアンプＯＰ１は、抵抗Ｒ１、Ｒ２の接続点が入力定電圧に一致するように動作する。例えば、入力定電圧が１Ｖであれば、抵抗Ｒ１，Ｒ２の中点は、１Ｖになる。ここで、抵抗Ｒ１、Ｒ２が同じ抵抗値であれば、抵抗Ｒ１とＲ２の電圧降下は同じになり、出力端６０−１の電圧は、２Ｖとになる。

一方、出力端６０−１には、ホール素子Ｈの一端が外付け接続され、このホール素子Ｈの他端は、グランドに接続されている。従って、ホール素子Ｈには、２Ｖの定電圧がバイアスとして印加されており、この状態で周囲磁界の変化に応じた検出信号ＨＯＵＴが別途取り出される。

図２は、ホール素子Ｈを定電流駆動するためのホールバイアス回路を示す。ＤＡコンバータ回路やバンドギャップ定電圧発生回路などで発生された定電圧の入力信号ＩＮは、オペアンプＯＰ１の正入力端に入力される。オペアンプＯＰ１の出力は、ｐチャネルのＭＯＳ型トランジスタで形成された出力トランジスタＭ１のゲートに供給される。この出力トランジスタＭ１は、ソースが電源Ｖｃｃに接続され、ドレインは出力端子６０−１が接続されている。

また、帰還入力端子６０−２が帰還路を介し、オペアンプＯＰ１の負入力端に接続されている。

一方、出力端６０−１には、ホール素子Ｈの一端が外付け接続され、このホール素子Ｈの他端は、電流検出抵抗Ｒ３を介しグランドに接続されている。そして、このホール素子の他端と電流検出抵抗Ｒ３の接続点が外から帰還入力端子６０−２に接続されている。

従って、オペアンプＯＰ１は、ホール素子の他端と電流検出抵抗Ｒ３の接続点が入力定電圧に一致するように動作する。例えば、入力定電圧が１Ｖであれば、抵抗Ｒ３の電圧降下が１Ｖになる。ここで、１Ｖを抵抗Ｒ３の抵抗値で割って得られる定電流がホール素子Ｈに流れる。

このように、ホール素子Ｈには、電流検出抵抗での電圧降下が１Ｖになる定電流がバイアスとして印加されており、この状態で周囲磁界の変化に応じた検出信号ＨＯＵＴが別途取り出される。

ここで、図１および図２の出力端子６０−１、帰還入力端子６０−２の内側のホールバイアス回路は、半導体集積回路として形成される。そして、本実施形態では、図３に点線Ａで示す部分を形成するか否かで定電圧駆動のホールバイアス回路とするか定電流駆動のホールバイアス回路とするかを決定している。

特に、本実施形態では、出力トランジスタＭ１のドレインと出力端子６０−１を結ぶ線路、オペアンプＯＰ１の負入力端と帰還入力端子６０−２を結ぶ線路、および抵抗Ｒ１、Ｒ２と端子６０−１、６０−２を接続する線路については、メタル配線で形成する。そこで、半導体集積回路の製造工程におけるメタルマスクを変更することで線路を変更して、図１の定電圧駆動のホールバイアス回路か、図２の定電流駆動のホールバイアス回路のいずれかを製造するようにしている。すなわち、メタルマスクを１枚だけ変更するだけで他の工程は全て同一のままとして、図１の定電圧駆動のホールバイアス回路、または図２の定電流駆動のホールバイアス回路のいずれかを製造することができる。なお、抵抗Ｒ１、Ｒ２は一端が回路から切り離されていればよい。また、メタル配線は、トランジスタの形成などの図１，２の回路の形成の最終工程として行われる。そこで、そこまでの工程は全て共通として、メタル配線形成工程のみ、メタルマスクを変更して工程を実施することで、図１または図２の回路を構成することができる。

また、抵抗Ｒ１、Ｒ２は、半導体集積回路に内蔵する拡散抵抗として形成するため、これらが不要な定電流駆動の場合にも、半導体集積回路に内蔵されている。

定電圧駆動のホールバイアス回路の構成を示す図である。定電流駆動のホールバイアス回路の構成を示す図である。メタルマスクにより制御する線路部分を示す図である。

符号の説明

６０−１出力端子、６０−２帰還入力端子、Ｍ１出力トランジスタ、ＯＰ１オペアンプ、Ｒ１〜Ｒ３抵抗。

Claims

入力定電圧を正入力端に受け入れ、帰還信号を負入力端に受け入れるオペアンプと、
このオペアンプの出力を制御端に受け入れ、一端に接続された電源からの電流を他端に出力する出力トランジスタと、
この出力トランジスタの他端に接続された出力端と、
この出力端とグランドの間に接続された直列抵抗と、
前記直列抵抗の中間点を前記オペアンプの負入力端に接続する帰還路と、
を有し、
前記出力端に対し、他端がグランドに接続されるホール素子の一端を外付けし、ホール素子に前記入力定電圧と、前記直列抵抗の抵抗値に応じた定電圧を前記ホール素子に印加するホールバイアス回路。
入力定電圧を正入力端に受け入れ、帰還信号を負入力端に受け入れるオペアンプと、
このオペアンプの出力を制御端に受け入れ、一端に接続された電源からの電流を他端に出力する出力トランジスタと、
この出力トランジスタの他端に接続された出力端と、
帰還入力用端子を前記オペアンプの負入力端に接続する帰還路と、
電気的に回路と接続されていない２つの抵抗と、
を有し、
前記出力端に対し、他端が電流検出抵抗を介しグランドに接続されるホール素子の一端を外付けし、ホール素子と電流検出抵抗の接続点を前記帰還入力端子に接続することによって、前記入力定電圧と、前記電流検出抵抗の抵抗値に応じた定電流をホール素子に印加するホールバイアス回路。
請求項１に記載のホールバイアス回路または請求項２に記載のホールバイアス回路のいずれかを製造するホールバイアス回路の製造方法であって、
異なるメタルマスクのいずれかを用いることで、配線を変更することで、請求項１に記載のホールバイアス回路または請求項２に記載のホールバイアス回路のいずれかを製造するホールバイアス回路の製造方法。