JP2009048539A - 可変分圧回路及び磁気センサ回路 - Google Patents

Abstract

【課題】 ヒステリシスの幅を変化させずに、電源電圧が変化するに伴い、検出及び解除ポイントの電圧値を変化させることが可能な可変分圧回路を提供する。
【解決手段】 本発明の可変分圧回路は、複数の抵抗が直列に接続された抵抗列からなり、抵抗列の一端に第１の電圧が印加され、他端に第２の電圧が印加され、各抵抗の接続点から分圧された分圧電圧を出力する電圧分圧部と、抵抗列における第１の接続点に接続された第１の定電流源と、抵抗列において、該抵抗列の中央に対し、第１の接続点と対称の位置にある第２の接続点に接続された第２の低電流源とを有し、第１の電圧及び第２の電圧の電圧差に応じて抵抗列に流れる電流から、第１の定電流源及び第２の定電流源のいずれか一方が第１の調整用電流を差し引き、他方が第２の調整用電流を流し込むことを特徴とする。
【選択図】 図１

Description

本発明は、感度が電源電圧に比例するセンサを利用した検出回路において、センサの出力を検出する際に用いる閾値として用いられる基準電圧を生成する可変分圧回路及びそれを用いた磁気センサ回路に関する。

従来から、近接位置における検出対象の磁性体部分の有無を検出する近接スイッチなどの磁気センサが用いられている。
例えば、中折れ構造を利用した携帯電話等の携帯電子機器は、折り畳んだ状態にある場合、液晶のバックライトを消灯したり、通信機能を制限したりなどの省電力制御を行うための機能を有しており、上述した磁気センサ回路を搭載している（例えば、特許文献１参照）。

この磁気センサにはホール素子が良く用いられているが、ホール素子はピエゾ抵抗式センサ（例えば、圧力センサ、加速度センサ、歪みセンサ）等と同様に、感度が電源電圧に比例するため、電源電圧に応じて感度が異なるため、センサの出力を検出する際の基準電圧の電圧値を変化させる必要がある。
また、ホール素子を用いた磁気センサにおいては、近接した際と離れた際との出力値がヒステリシスを有し、かつノイズなどによる誤動作を防止するため、検出ポイントと解除ポイントとに用いる基準電圧をそれぞれ異なる電圧として、ヒステリシス幅を持たせて設定しておく必要がある。すなわち、ヒステリシス幅は、検出ポイントの電圧値と解除ポイントの電圧値との差電圧を示している。

図１２に示す基準電圧生成回路は、複数の基準電圧を出力し、かつこれらの基準電圧を電源電圧の変化に対応させる回路である（例えば、特許文献２参照）。
上記基準電圧生成回路は、第１のオペアンプ３ａと、第２のオペアンプ３ｂと、第１のオペアンプ３ａ及び第２のオペアンプ３ｂの出力端子間に介挿された直列接続の複数の抵抗とから構成されている。
第１のオペアンプ３ａの第１の入力端子（反転入力端子）に第１の入力信号を入力し、第２のオペアンプ３ｂの第２の入力端子（反転入力端子）に第２の入力信号を入力し、それぞれの信号の電圧を反転増幅によりインピーダンス変換し、上記直列接続の複数の抵抗の接続点毎の分圧電圧を、複数の基準電圧として出力している。

上記第１のオペアンプ３ａ及び第２のオペアンプ３ｂの非反転入力端子にそれぞれオフセット電圧調整用の第１の可変抵抗５ａ及び第２の可変抵抗５ｂを設けることにより、オフセット電圧の調整を可能としている。
磁気センサから出力される入力信号の電圧レベルに対応して、上記第１の可変抵抗５ａと第２の可変抵抗５ｂとをそれぞれ逆方向、すなわち第１の可変抵抗５ａの中点の出力電圧を増加させる場合、第２の可変抵抗５ｂの中点の出力電圧を低下させ、逆に、第１の可変抵抗５ａの中点の出力電圧を低下させる場合、第２の可変抵抗５ｂの中点の出力電圧を増加させるように抵抗値の調整を行う。
上述した調整により、直列接続の複数の抵抗の中点の電圧を変化させずに、中点以外の各抵抗の接続点から出力される基準電圧を変化させることができる。
特開平０９−１６６４０５号公報 特開平１０−２６８２５３号公報

しかしながら、上述した従来の基準電圧生成回路は、分圧するための直列接続の抵抗の両端の電圧範囲内において、図１３に示すように、第１の可変抵抗５ａ及び第２の可変抵抗５ｂを変化させ、検出及び解除ポイントの電圧値を変化させると、これに伴って検出ポイントと解除ポイントとのヒステリシス幅をも変化させてしまう。
このため、従来の基準電圧生成回路は、ホール素子の出力値を検出するコンパレータの基準電圧として用いた場合、ヒステリシス幅が小さくなると、図１４に示すように、磁場の磁束密度に対する検出及び解除の感度が良くなり、ノイズに対して過敏に反応し、磁気センサ回路が誤検出及び誤解除の判定を行うという欠点を有している。
本発明は、このような事情に鑑みてなされたもので、ヒステリシスの幅を変化させずに、電源電圧が変化するに伴い、検出及び解除ポイントの電圧値を変化させることが可能な可変分圧回路を提供することを目的とする。

本発明の可変分圧回路は、複数の抵抗が直列に接続された抵抗列からなり、該抵抗列の一端に第１の電圧が印加され、他端に第２の電圧が印加され、前記各抵抗の接続点から分圧された分圧電圧を出力する電圧分圧部と、前記抵抗列における第１の接続点に接続された第１の定電流源と、前記抵抗列において、該抵抗列の中央に対し、前記第１の接続点と対称の位置にある第２の接続点に接続された第２の低電流源とを有し、第１の電圧及び第２の電圧の電圧差に応じて抵抗列に流れる電流から、前記第１の定電流源及び第２の定電流源のいずれか一方が第１の調整用電流を差し引き、他方が第２の調整用電流を流し込むことを特徴とする。

本発明の可変分圧回路は、前記第１及び第２の調整用電流が同一電流値であり、第１の電圧と第２の電圧との変化に対応し、前記第１の定電流源及び第２の定電流源各々が、前記第１の接続点及び第１の端子間にある各接続点間の電圧と、前記第２の接続点と第２の端子間にある各接続点間の電圧とが変化しない電流値にて、前記第１及び第２の調整用電流を制御することを特徴とする。

本発明の可変分圧回路は、前記電圧分圧部における抵抗が第１、第２、第３、第４、第５及び第６の抵抗であり、該第１、第２、第３、第４、第５及び第６の抵抗が直列接続されており、第１の抵抗の一端に第１の電圧が印加され、第６の抵抗の他端に第２の電圧が印加されており、第１の抵抗に比較して第２の抵抗の抵抗値が小さく、また第６の抵抗に比較して第５の抵抗の抵抗値が小さく設定されていることを特徴とする。

本発明の可変分圧回路は、前記第１の定電流源と第２の定電流源との各々が、第３の定電流源が生成する同一の定電流を用いたカレントミラー回路から構成されていることを特徴とする。

本発明の可変分圧回路は、前記第３の定電流源が、基準電流を生成する基準電流生成部と、前記基準電流を流し込む、抵抗値が可変の可変抵抗と、該可変抵抗に発生する電圧が非反転入力端子に印加され、反転入力端子が他の抵抗を介して電源と接続されたオペアンプと、該オペアンプの反転入力端子にソースあるいはドレインのいずれか一方が接続され、ゲートが前記オペアンプの出力端子に接続され、ソースあるいはドレインのいずれか他方から前記調整用電流を出力するＭＯＳトランジスタとを有することを特徴とする。

本発明の磁気センサ回路は、上記いずれかに記載の可変分圧回路と、選択信号に対応して、該可変分圧回路のいずれかの接続点からの分圧電圧を出力するセレクタと、磁気センサの検出電圧が一方の端子に入力され、前記セレクタの出力する前記分圧電圧が他方の端子に入力されたオペアンプとを有すること特徴とする。

以上説明した構成を採用することにより、本発明によれば、電源電圧により感度が異なるセンサの検出ポイント及び解除ポイントとなる基準電圧各々を、ヒステリシス幅を一定に保った状態にて、任意の電圧に容易に調整することができる。

以下、本発明の一実施形態による可変分圧回路を用いた磁気センサ回路を図面を参照して説明する。図１は同実施形態による磁気センサ回路の構成例を示すブロック図である。
図１において、磁気センサ１は、例えばホール素子であり、電源電圧ＶDDと接地電圧ＶSSが入力され、貫通する磁場の方向により出力端子T１及びT2から出力される電圧のそれぞれの極性が逆転することとなる。
ここで、図１のホール素子１において、図２に示すように、自身を貫通する磁場が順方向の場合、検出する検出磁束密度Ｂop 1とし、解除する解除磁束密度Ｂrp1とし、一方、自身を貫通する磁場が逆方向の場合、検出する検出磁束密度Ｂop2とし、解除する解除磁束密度Ｂrp2とする。

アンプ２は、非反転入力端子（＋）に磁気センサ１の出力端子T1が接続され、反転入力端子（−）に磁気センサ１の出力端子T2が接続され、リファレンス電圧ＶREFを基準として、非反転入力端子（＋）と反転入力端子（−）との間の電圧差を増幅し、検出電圧ＯＵＴＡとして出力端子から出力する。
すなわち、アンプ２は、非反転入力端子（＋）に入力される電圧が反転入力端子（−）に入力される電圧より高ければ（ホール素子１を貫通する磁場が順方向の場合）、その差分を増幅した電圧をリファレンス電圧ＶREFに加算して出力し、反転入力端子（−）に入力される電圧が非反転入力端子（＋）に入力される電圧より高ければ（ホール素子１を貫通する磁場が逆方向の場合）、その差分を増幅した電圧をリファレンス電圧ＶREFから減算して出力する。

ここで、アンプ２が検出する電圧として、ホール素子１を貫通する磁場が順方向の場合、検出する検出磁束密度Ｂop1に対応した検出電圧Ｖbop1とし、解除する解除磁束密度Ｂrp1に対応した解除電圧Ｖbrp1とし、一方、ホール素子１を貫通する磁場が逆方向の場合、検出する検出磁束密度Ｂop2に対応した検出電圧Ｖbop2とし、解除する解除磁束密度Ｂrp2に対応した解除電圧Ｖbrp2とする。

可変分圧回路３は、電源電圧に対応した分圧電圧を生成し、上記検出電圧あるいは解除電圧が検出ポイントを超えたか、あるいは解除ポイントを超えたかを検出する複数の閾値電圧として出力する。
したがって、可変分圧回路３は、分圧電圧として、ＶDDとＶSSとの間において、上記検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2及びリファレンス電圧ＶREFを、Ｖbop1＞Ｖbrp1＞ＶREF＞Ｖbrp2＞Ｖbop2の関係として出力する。

また、可変分圧回路３は、ＶREFをＶDDとＶSSとの中点とし、ヒステリシス幅「Ｖbop1−Ｖbrp1」と「Ｖbrp2−Ｖbop2」とを一定の電位差として保持したまま、Ｖbop1、Ｖbrp1、Ｖbrp2、Ｖbop2の電圧を、センサの感度に対応して調整することができる。
可変分圧回路３は、検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2をセレクタ５へ出力し、リファレンス電圧ＶREFをアンプ２へ出力する。

コンパレータ４は、アンプ２の出力する検出電圧ＯＵＴＡと、セレクタ５から入力される基準電圧ＯＵＴＢと比較した比較結果、例えば検出電圧ＯＵＴＡが基準電圧より高ければ「Ｈ」レベルの結果信号、検出電圧ＯＵＴＡが基準電圧ＯＵＴＢより低ければ「Ｌ」レベルの結果信号ＯＵＴＣを出力する。
セレクタ５は、検出あるいは解除のいずれを検出するかにより、信号処理回路６からの制御信号により、可変分圧回路３の出力する検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2のいずれかをコンパレータ４に基準電圧ＯＵＴＢとして出力する。
信号処理回路６は、セレクタ５に対する制御信号Ｓが、検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2におけるいずれを基準電圧として設定したかにより、コンパレータ４の判定結果のデータ処理を行う。

例えば、信号処理回路６は、検出電圧Ｖbop1を選択する制御信号をセレクタ５に対して出力している場合、検出電圧ＯＵＴＡが検出電圧Ｖbop1より高い場合「Ｈ」レベルの信号を出力電圧ＯＵＴから出力し、一端、検出電圧ＯＵＴＡが検出電圧Ｖbop1より高いことを検出した後、解除電圧Ｖbrp1を選択する制御信号をセレクタ５に対して出力している場合、検出電圧ＯＵＴＡが検出電圧Ｖbrp1より低い場合「Ｌ」レベルの信号を出力電圧ＯＵＴから出力する。
一方、信号処理回路６は、検出電圧Ｖbop2を選択する制御信号をセレクタ５に対して出力している場合、検出電圧ＯＵＴＡが検出電圧Ｖbop2より低い場合「Ｈ」レベルの信号を出力電圧ＯＵＴから出力し、一端、検出電圧ＯＵＴＡが検出電圧Ｖbop2より低いことを検出した後、解除電圧Ｖbrp2を選択する制御信号をセレクタ５に対して出力している場合、検出電圧ＯＵＴＡが検出電圧Ｖbrp2より高い低い場合「Ｌ」レベルの信号を出力電圧ＯＵＴから出力する。
ここで、信号処理回路６には、順次、セレクタ５により選択して基準電圧を変更するシーケンスを、上述したように、検出された電圧値に応じて、次にいずれを基準電圧とするかを設定しておくことができる。また、セレクタ５の初期状態としては任意にいずれを基準電圧とするかを選択することができるが、例えば、初期状態は、基準電圧として検出電圧Ｖbop1を選択する状態に設定されている。

ここで、コンパレータ４は、基準電圧として検出電圧Ｖbop1を設定されているとき、結果信号ＯＵＴＣの電圧値がこの検出電圧Ｖbop1より高い場合、「Ｈ」レベルの結果信号ＯＵＴＣを出力する。
そして、信号処理回路６は、コンパレータ４の出力が「Ｈ」レベルとして入力されると、図２に示すように、出力端子電圧ＯＵＴを「Ｈ」レベルとするとともに、基準電圧として解除電圧Ｖbrp1を選択する制御信号をセレクタ５に対して出力する。
信号処理回路６がセレクタ５に入力される電圧のいずれを基準電圧として出力するかのシーケンスは、センサ回路の仕様により任意に変更される。

次に、図１における可変分圧回路３の構成を図３を参照して説明する。図３は上述した検出電圧及び解除電圧に対応した分圧を出力する可変分圧回路３の構成例を示す概念図である。
可変分圧回路３は、電圧Ｖ21及びＶ22間を分圧して、それぞれの分割した電圧を、検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2として出力する電圧分圧部３１と、これら検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2の各電圧値を調整する電流源３２及び電流源３３を含む電流源部１４から構成されている。
電圧分圧部３１は、電圧Ｖ21と電圧Ｖ22との間において、抵抗Ｒ11、Ｒ21、Ｒ31、Ｒ32、Ｒ22、Ｒ12が直列に接続されて接続されている。

ここで、電圧分圧部３１から、抵抗Ｒ11と抵抗Ｒ21との接続点Ｔbop1から検出電圧Ｖbop1が出力され、抵抗Ｒ21と抵抗Ｒ31との接続点Ｔbrp1から検出電圧Ｖbrp1が出力され、抵抗Ｒ31と抵抗Ｒ32との接続点ＴREFからリファレンス電圧ＶREFが出力され、抵抗Ｒ32と抵抗Ｒ22との接続点Ｔbrp2から解除電圧Ｖbrp2が出力され、抵抗Ｒ22と抵抗Ｒ12との接続点Ｔbop2から検出電圧Ｖbop2が出力される。
電流源３２は、上記接続点Ｔbrp2へ接続されており、電圧分圧部３１の接続点Ｔbrp2に対して電流Ｉ11を流し込んでいる。
また、電流源３３は、電流源３２が接続されている接続点Ｔbrp2に対して、抵抗Ｒ31及び抵抗Ｒ32の接続点（リファレンス電圧ＶREFの出力点）に対して、対称的な位置である上記接続点Ｔbrp1へ接続されており、電圧分圧部３１の接続点Ｔbrp1から電流Ｉ12を流し出している。

上述した構成により、電流Ｉ11及び電流Ｉ12の電流値ｉ11及びｉ12を等しく設定した場合、分圧抵抗としての電圧分圧部３１において、接続点Ｔbrp1から電流Ｉ12を流し出し、接続点Ｔbrp2に対して電流Ｉ11を流し込む構成のため、電圧Ｖ21と電圧Ｖ22との間に流れる電流Ｉの電流値が変化することはない。
このため、電流Ｉ11及びＩ12各々の電流値ｉ11，ｉ12を変化させることにより、抵抗Ｒ11及び抵抗Ｒ21各々の端子間電圧と、抵抗Ｒ22及び抵抗Ｒ12各々の端子間電圧と、リファレンス電圧ＶREFとを変化させずに、接続点Ｔbop1、接続点Ｔbrp1、接続点Ｔbrp2、接続点Ｔbop2の各電圧を変化させることができる。

すなわち、磁気センサの感度に対応し、図４に示すように、電流Ｉ11及び電流Ｉ12を調整することにより、ヒステリシス幅「Ｖbop1−Ｖbrp1」と「Ｖbrp2−Ｖbop2」とを一定の電位差として保持したまま、Ｖbop1、Ｖbrp1、Ｖbrp2、Ｖbop2の各電圧を制御することができる。図４は、図３の回路における電流値ｉ11及びｉ12の調整により、検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2の制御結果の波形図であり、横軸が電流値ｉ11及びｉ12を示し、縦軸が電圧値を示している。
この図４において、接続点Ｔbop1から流し出す電流Ｉ12の電流値ｉ11及び、接続点Ｔbop2から流し込む電流ｉ11を増加させるにつれ、検出電圧Ｖbop1及び解除電圧Ｖbrp1の電位が低下し、逆に検出電圧Ｖbop2及び解除電圧Ｖbrp2の電位が上昇する。このとき、電圧Ｖ21が印加された端子と接続点Ｔbrp1に流れる電流、及び接続点Ｔbrp２と電圧Ｖ22が印加された端子とに流れる電流が変化しないため、ヒステリシス幅「Ｖbop1−Ｖbrp1」と「Ｖbrp2−Ｖbop2」とは一定に保持される。

また、図５には、図３に示す可変分圧回路３を図１に用い、電源電圧の変化による磁気センサの感度の変化に対応させ、電流Ｉ11及びＩ12の電流値ｉ11，ｉ12を調整して検出解除ポイントを変更した場合、検出される検出磁束密度Ｂop1及び解除磁束密度Ｂrp1とのヒステリシス幅と、検出磁束密度Ｂop2及び解除磁束密度Ｂrp2とのヒステリシス幅とが電流Ｉ11及びＩ12の電流値の変化に対して一定に変化することが示されている。図５において、縦軸が磁場の磁束密度を示し、横軸が電流Ｉ11及びＩ12の電流値を示している。

すなわち、抵抗Ｒ11の抵抗値及び抵抗Ｒ12の抵抗値をR10とし、抵抗Ｒ21及び抵抗Ｒ22の抵抗値をR20とし、抵抗Ｒ31及び抵抗Ｒ32の抵抗値をR30とし、電流Ｉ11および電流Ｉ12の電流値ｉ11及びｉ12を電流値ｉ1とすると。
ＶREF＝（Ｖ21＋Ｖ22）／２
Ｖbrp1＝ＶREF＋｛R30／（R10＋R20＋R03）｝・｛（Ｖ21−Ｖ22）／２｝
−｛（R10＋R20）・ｉ1／（R10＋R20＋R30）｝
として表すことができ、電流値ｉ1をリニアに変化させることにより、検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2をリニアに調整することができる。

しかしながら、図４に示す可変分圧回路３の出力する検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2は、実際の変化として、電流Ｉ11及びＩ12の電流値ｉ11，ｉ12が小さくなるに従い、図６に示すように、ヒステリシス幅が若干依存することとなる。図６において、縦軸が抵抗列（電圧分圧部３１）に印加される電圧（電圧Ｖ21及び電圧Ｖ22）を示し、横軸が電流Ｉ11及びＩ12の電流値を示している。
すなわち、ヒステリシス幅として、「Ｖbop1−Ｖbrp1」とを求めてみると、
Ｖbop1−Ｖbrp1＝R20（Ｖ21−Ｖbrp1）
であり、この式に、すでに求めた上記Ｖbrp1を代入すると
Ｖbrp1−Ｖbrp1
＝｛R20／（R10＋R20）｝｛（R10＋R20）／（R10＋R20＋R30）｝（Ｖ21−Ｖ22）／２
−｛R20／（R10＋R20）｝｛（R10＋R20）／（R10＋R20＋R30）｝ｉ1
となり、右辺の第２項において、電流値I1によりヒステリシス幅が理想からずれることとなる。

上述した式において、右辺の第２項の抵抗比部分｛R20／（R10＋R20）｝｛（R10＋R20）／（R10＋R20＋R30）｝を考えてみると、
｛R20／（R10＋R20）｝｛（R10＋R20）／（R10＋R20＋R30）｝
＝｛（R20／R10）／（1＋R20／R10）｝｛（1＋R20／R10）／（1＋（R20＋R30）／R10｝
となり、下記の（１）式からR10をR20に対して十分大きくすることにより、右辺第２項の電流値I1の電流値変化に対して、ヒステリシス幅の変化を抑制することができる。

次に、図３の電流源３２及び３３は、例えば、図７に示す回路構成となっている。図７は、電流源３２及び３３の構成例を示す回路図である。（Ｖ11＞Ｖ12、Ｖ21＞Ｖ22）
電流源３２及び３３は、電流源３４と、カレントミラー部１０とから構成されている。このカレントミラー部１０は、ｎチャネル型のＭＯＳトランジスタＭ４１、Ｍ４２、Ｍ４５と、ｐチャネル型のＭＯＳトランジスタＭ４３、Ｍ４４とから構成されている。ここで、ＭＯＳトランジスタＭ４１はドレインとゲートが接続され、ソースに電圧Ｖ12が印加されている。ＭＯＳトランジスタＭ４２は、ゲートがＭＯＳトランジスタＭ４１のゲートに接続され、ソースに電圧Ｖ12が印加されている。ＭＯＳトランジスタＭ４５は、ゲートがＭＯＳトランジスタＭ４１のゲートに接続され、ソースに電圧Ｖ12が印加されている。また、ＭＯＳトランジスタＭ４３は、ソースにＶ11が印加され、ゲートがドレインに接続され、この接続点がＭＯＳトランジスタＭ４２のドレインに接続されている。ＭＯＳトランジスタＭ４４は、ソースにＶ11が印加され、ゲートがＭＯＳトランジスタＭ４３のゲートに接続されている。
従って、ＭＯＳトランジスタＭ４１とＭ４２、Ｍ４１とＭ４５、及びＭ４３とＭ４４はカレントミラーを構成している。

電流源３４とＭＯＳトランジスタＭ４１、Ｍ４２、Ｍ４３及びＭ４４が電流源３２に対応している。電流源３４から流れる電流Ｉ10の電流値のミラー比に対応した電流が、ＭＯＳトランジスタＭ４２に流れ、さらにＭＯＳトランジスタＭ４３に流れる。そして、ＭＯＳトランジスタＭ４３に流れる電流のミラー比に対応した電流が、ＭＯＳトランジスタＭ４４に流れる。ＭＯＳトランジスタＭ４４に流れる電流が、図３の電流Ｉ11に対応している。
電流源３４とＭＯＳトランジスタＭ４１及びＭ４５が電流源３３に対応している。電流源３４から流れる電流Ｉ10の電流値のミラー比に対応した電流が、ＭＯＳトランジスタＭ４５に流れる。ＭＯＳトランジスタＭ４５に流れる電流が、図３の電流Ｉ12に対応している。

次に、図７における電流Ｉ10の電流値を可変できる電流源３４の構成例を、図８を参照して説明する。図８は、図７における電流源３４の構成例を示す回路図である。
電流源３４は、基準電流生成部１１と、カレントミラー回路１２と、電流調整部１３とから構成されている。
基準電流生成部１１は、抵抗Ｒ５１、抵抗Ｒ５２、オペアンプ２１、ｎチャネル型のＭＯＳトランジスタＭ１１と抵抗Ｒａとから構成されている。
抵抗Ｒ５１と抵抗Ｒ５２とは、電圧Ｖ11の配線と電圧Ｖ12の配線との間に直列接続にて介挿されている。オペアンプ２１は、非反転入力端子（＋）が抵抗Ｒ５１と抵抗Ｒ５２との接続点に接続され、電圧Ｖ11及び電圧Ｖ12の分圧された電圧ＶAが印加されている。ＭＯＳトランジスタＭ１１は、ゲートが上記オペアンプ２１の出力端子に接続され、ソースがオペアンプ２１の反転入力端子（−）に接続されている。抵抗Ｒａは一端が上記ＭＯＳトランジスタＭ１１のソースに接続され、他端が電圧Ｖ12の配線に接続されている。

カレントミラー回路１２は、ｐチャネル型のＭＯＳトランジスタＭ２１及びＭ２３から構成されている。このＭＯＳトランジスタＭ２１は、ソースが電圧Ｖ11の配線に接続され、ゲートがドレインに接続され、ドレインが上記ＭＯＳトランジスタＭ１１のドレインに接続されている。
ＭＯＳトランジスタＭ２２は、ソースが電圧Ｖ11の配線に接続され、ゲートがＭＯＳトランジスタＭ２１のゲートに接続されている。

電流調整部１３は、抵抗Ｒｂ、抵抗Ｒｃ、オペアンプ２２、ｐチャネル型のＭＯＳトランジスタＭ１２とから構成されている。
抵抗Ｒｂは、一端が上記ＭＯＳトランジスタＭ２２のドレインと接続され、他端が電圧Ｖ12の配線と接続されている。
オペアンプ２２は、非反転入力端子（＋）が抵抗Ｒｂの一端に接続され、ＭＯＳトランジスタＭ２２から供給される電流の電流値と、抵抗Ｒｂの抵抗値とに対応して生成される電圧ＶＢが印加されている。ＭＯＳトランジスタＭ１２は、ゲートが上記オペアンプ２２の出力端子に接続され、ソースがオペアンプ２２の反転入力端子（−）に接続されている。抵抗Ｒｃは一端が電圧Ｖ12の配線に接続され、他端が上記ＭＯＳトランジスタＭ１２のソースに接続されている。

上述した回路構成により、基準電流生成部１１は、電圧Ｖ11及び電圧Ｖ12が印加された端子間に直列に介挿された抵抗Ｒ１及び抵抗Ｒ２の抵抗比により、電圧Ｖ11及び電圧Ｖ12の電圧差を分圧した分圧電圧に対応させ、基準電流Ｉを生成する。
そして、電流調整部１３は、カレントミラー回路１２から供給される基準電流Ｉに対応した電流Ｉ21を調整することにより、電圧分圧部３１に対する調整電流である電流Ｉ11及び電流Ｉ12の電流値ｉ11，ｉ12を調整することができる。
すなわち、電圧ＶAは、
ＶA＝ｒ１（Ｖ11−Ｖ12）／（ｒ１＋ｒ２）
となり、オペアンプ２１におけるバーチャルショートにより、ＶA＝ＶA’となり、
Ｉ21＝ＶA’／Ｒａの電流値Ｉ21の電流がＭＯＳトランジスタＭ１１に流れる。ここで、ｒ１は抵抗Ｒ１の抵抗値であり、ｒ２は抵抗Ｒ２の抵抗値である。

このとき、ＭＯＳトランジスタＭ２１にも、ＭＯＳトランジスタＭ１１と同様に電流値Ｉ21の電流が流れる。
カレントミラー回路１２において、ＭＯＳトランジスタＭ２１とＭＯＳトランジスタＭ２２とのミラー比を
Ｉ21（Ｍ２１に流れる電流）：Ｉ22（Ｍ２２に流れる電流）＝α：１
とすると、
Ｉ22＝（１／α）・（ＶA’／ｒａ）
となり、この電流値Ｉ22の電流が抵抗Ｒｂに対して流れることとなる。ここで、ｒａは抵抗Ｒａの抵抗値である。

抵抗Ｒｂに対して上記電流Ｉ22が流れることにより、
電圧ＶＢと電圧Ｖ12との電位差は、以下の式により求めることができる。
ＶＢ−Ｖ12＝Ｉ22・ｒｂ
＝（１／α）・（ＶA’／ｒａ）・ｒｂ
＝（１／α）・（ｒｂ／ｒａ）・ＶA’
ここで、ｒｂは抵抗Ｒｂの抵抗値である。また、ＶA’＝ＶAのため、上記式は以下のように表すことができる。
ＶＢ−Ｖ12
＝（１／α）・（ｒｂ／ｒａ）・｛ｒ１（Ｖ11−Ｖ12）／（ｒ１＋ｒ２）｝
となり、
オペアンプ２２におけるバーチャルショートにより、ＶB’＝ＶBであるため、ＭＯＳトランジスタＭ１２に流れる、すなわち抵抗Ｒｃに流れる電流Ｉ23は、
Ｉ23＝（Ｖ11−ＶB’）／ｒｃ
となる。ここで、ｒｃは抵抗Ｒｃの抵抗値である。

説明を簡単にするため、電圧Ｖ12を接地電位、すなわち「０Ｖ」として以下説明する。
ＶB’＝（１／α）・（ｒｂ／ｒａ）・Ｖ11・｛ｒ１／（ｒ１＋ｒ２）｝
となり、抵抗Ｒｃに流れる電流Ｉ23は、以下のように表される。
Ｉ23＝（Ｖ11／ｒｃ）｛１−（１／α）（ｒｂ／ｒａ）ｒ１／（ｒ１＋ｒ２）｝
として、抵抗Ｒｂに対応する電流を得ることができる。
したがって、抵抗Ｒｂを可変抵抗として抵抗値を調整することにより、図９に示すように、電流値Ｉ1 1及びＩ12を任意の電流値の調整電流として、電圧分圧回路３１に流し込み、あるいは流しだし、検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2を任意に制御することができる。図９は、抵抗Ｒｂの抵抗値ｒｂと、電圧分圧回路３から出力される検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2の電圧値との対応を示す図であり、横軸が抵抗であり、縦軸が電圧である。

また、電圧ＶB’は電圧Ｖ11より低い電圧であるため、
ＶB’＝（１／α）・（ｒｂ／ｒａ）・Ｖ11・｛ｒ１／（ｒ１＋ｒ２）｝≦Ｖ11
から、
（１／α）・（ｒｂ／ｒａ）｛ｒ１／（ｒ１＋ｒ２）｝≦１
において、等号が成り立つ場合、
ｒｂ＝｛（ｒ１＋ｒ２）／ｒ１｝・α・ｒａ
が求まり、この抵抗値ｒｂにおいて、ＶB＝Ｖ11となり、これ以上抵抗Ｒｂの抵抗値ｒｂを増加させたとしても、電圧はＶ11にて制限され、図９に示すように、これ以上に電流Ｉ11と電流Ｉ12との電流を増加させることができなくなり、検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2の各電圧は変化しなくなる。
すなわち、可変抵抗である抵抗Ｒｂの抵抗値に比例して調整用の電流の電流値を変化させることができ、かつ抵抗Ｒｂにおける最も大きな値としても、上述した式における抵抗値ｒｂを超えた場合に電流が変化しないため、電流値の制限を考慮せずに調整を容易に行うことができる。

次に、他の実施形態として、図１の可変分圧器３を図１０に示す構成とすることができる。
図１０の可変分圧回路３の構成は、図３の構成と同様に、電圧Ｖ21及びＶ22の電位差を分圧して、それぞれの分割した電圧を、検出電圧Ｖbop 1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2として出力する電圧分圧部３１と、これら検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2の各電圧値を調整する電流源３２及び電流源３３とから構成されている。
電圧分圧部３１は、電圧Ｖ21と電圧Ｖ22との間において、抵抗Ｒ11、Ｒ21、Ｒ31、Ｒ32、Ｒ22、Ｒ12が直列に接続されて接続されている。

ここで、電圧分圧部３１から、抵抗Ｒ11と抵抗Ｒ21との接続点Ｔbop1から検出電圧Ｖbop1が出力され、抵抗Ｒ21と抵抗Ｒ31との接続点Ｔbrp1から検出電圧Ｖbrp1が出力され、抵抗Ｒ31と抵抗Ｒ32との接続点ＴREFからリファレンス電圧ＶREFが出力され、抵抗Ｒ32と抵抗Ｒ22との接続点Ｔbrp2から解除電圧Ｖbrpが出力され、抵抗Ｒ22と抵抗Ｒ12との接続点Ｔbop2から検出電圧Ｖbop2が出力される。
図３の構成とは逆に、電流源３２は、上記接続点Ｔbrp1へ接続されており、電圧分圧部３１に対して電流Ｉ11を流し込んでいる。
また、電流源３３は、電流源３２が接続されている接続点Ｔbrp1に対して、抵抗Ｒ31及び抵抗Ｒ32の接続点に対し、対称的な位置である上記接続点Ｔbrp2へ接続されており、電圧分圧部３１から電流Ｉ12を流し出している。

上述した構成により、電流Ｉ11及び電流Ｉ12の電流値ｉ11，ｉ12が等しく設定した場合、分圧抵抗としての電圧分圧部３１において、接続点Ｔbrp1に対して電流Ｉ11を流し込み、接続点Ｔbrp2から電流Ｉ12を流し出す構成のため、電圧Ｖ21と電圧Ｖ22との間に流れる電流Ｉの電流値が変化することはない。
このため、電流Ｉ11及びＩ12の電流値ｉ1 1，ｉ12を変化させることにより、図１１に示すように、抵抗Ｒ11及び抵抗Ｒ21各々の端子間電圧と、抵抗Ｒ22及び抵抗Ｒ12各々の端子間電圧と、リファレンス電圧ＶREFとを変化させずに、接続点Ｔbop1、接続点Ｔbrp1、接続点Ｔbrp2、接続点Ｔbop2の各電圧を変化させることができる。図１１は、図１０の回路における電流値Ｉ11及びＩ12の調整により、検出電圧Ｖbop1、解除電圧Ｖbrp1、検出電圧Ｖbop2、解除電圧Ｖbrp2の制御結果の波形図であり、横軸が電流Ｉ11及びＩ12の電流値を示し、縦軸が電圧値を示している。

この図１１において、接続点Ｔbop1から流し出す電流Ｉ12の電流値ｉ11及び、接続点Ｔbop1から流し込む電流ｉ11を増加させるにつれ、検出電圧Ｖbop1及び解除電圧Ｖbrp1の電位が上昇し、逆に検出電圧Ｖbop2及び解除電圧Ｖbrp2の電位が低下する。このとき、電圧Ｖ21が印加された電圧と接続点Ｔbrp1に流れる電流、及び接続点Ｔbrp2と電圧Ｖ22がｉｎかされた端子とに流れる電流が変化しないため、図３の構成と同様にヒステリシス幅「Ｖbop1−Ｖbrp1」と「Ｖbrp 2−Ｖbop2」とは一定に保持される。

本発明の一実施形態による可変分圧回路を用いた磁気センサ回路の構成例を示すブロック図である。 図１における磁気センサ１の検出した検出磁束密度及び解除磁束密度と、信号処理回路６の出力との対応を示す波形図である。 図１における可変分圧回路３の構成例を示すブロック図である。 図３の可変分圧回路３の動作を示す波形図である。 図３の可変分圧回路３の動作を示す波形図である。 図３の可変分圧回路３の動作を示す波形図である。 電流源３２及び電流源３の構成例を詳細に示した可変分圧回路３の回路図である。 図３における電流源３４の構成例を示す回路図である。 図８における抵抗Ｒｂの抵抗値ｒｂを変化した場合の、可変分圧回路３の出力を示した波形図である。 図１における可変分圧回路３の他の実施形態による構成例を示すブロック図である。 図１０の可変分圧回路３の動作を示す波形図である。 従来例における可変分圧回路の構成例を示すブロック図である。 図１２における可変分圧回路の動作を示すブロック図である。 図１２における可変分圧回路の動作を示すブロック図である。

符号の説明

１…磁気センサ
２…アンプ
３…可変分圧回路
４…コンパレータ
５…セレクタ
６…信号処理回路
１０…カレントミラー部
１１…基準電流生成部
１２カレントミラー回路
１３…電流調整部
１４…電流源部
２１，２２…オペアンプ
３１…電圧分圧部
３２，３３，３４…電流源
Ｍ１１、Ｍ４１，Ｍ４２，Ｍ４５…ＭＯＳトランジスタ（ｎチャネル型）
Ｍ１２，Ｍ２１，Ｍ２２，Ｍ４３，Ｍ４４…ＭＯＳトランジスタ（ｐチャネル型）
Ｒ１，Ｒ２，Ｒａ，Ｒｂ，Ｒｃ，Ｒ11，Ｒ12，Ｒ21，Ｒ22，Ｒ31，Ｒ32…抵抗

Claims (6)

1. 複数の抵抗が直列に接続された抵抗列からなり、該抵抗列の一端に第１の電圧が印加され、他端に第２の電圧が印加され、前記各抵抗の接続点から分圧された分圧電圧を出力する電圧分圧部と、
   前記抵抗列における第１の接続点に接続された第１の定電流源と、
   前記抵抗列において、該抵抗列の中央に対し、前記第１の接続点と対称の位置にある第２の接続点に接続された第２の低電流源と
   を有し、第１の電圧及び第２の電圧の電圧差に応じて抵抗列に流れる電流から、前記第１の定電流源及び第２の定電流源のいずれか一方が第１の調整用電流を差し引き、他方が第２の調整用電流を流し込むことを特徴とする可変分圧回路。
2. 前記第１及び第２の調整用電流が同一電流値であり、第１の電圧と第２の電圧との変化に対応し、前記第１の定電流源及び第２の定電流源各々が、前記第１の接続点及び第１の端子間にある各接続点間の電圧と、前記第２の接続点と第２の端子間にある各接続点間の電圧とが変化しない電流値にて、前記第１及び第２の調整用電流を制御することを特徴とする請求項１記載の可変分圧回路。
3. 前記電圧分圧部における抵抗が第１、第２、第３、第４、第５及び第６の抵抗であり、該第１、第２、第３、第４、第５及び第６の抵抗が直列接続されており、第１の抵抗の一端に第１の電圧が印加され、第６の抵抗の他端に第２の電圧が印加されており、第１の抵抗に比較して第２の抵抗の抵抗値が小さく、また第６の抵抗に比較して第５の抵抗の抵抗値が小さく設定されていることを特徴とする請求項１または請求項２に記載の可変分圧回路。
4. 前記第１の定電流源と第２の定電流源との各々が、第３の定電流源が生成する同一の定電流を用いたカレントミラー回路から構成されていることを特徴とする請求項１から請求項３のいずれかに記載の可変分圧回路。
5. 前記第３の定電流源が、
   基準電流を生成する基準電流生成部と、
   前記基準電流を流し込む、抵抗値が可変の可変抵抗と、
   該可変抵抗に発生する電圧が非反転入力端子に印加され、反転入力端子が他の抵抗を介して電源と接続されたオペアンプと、
   該オペアンプの反転入力端子にソースあるいはドレインのいずれか一方が接続され、ゲートが前記オペアンプの出力端子に接続され、ソースあるいはドレインのいずれか他方から前記調整用電流を出力するＭＯＳトランジスタと
   を有することを特徴とする請求項４に記載の可変分圧回路。
6. 請求項１から請求項５のいずれかに記載の可変分圧回路と、
   選択信号に対応して、該可変分圧回路のいずれかの接続点からの分圧電圧を出力するセレクタと、
   磁気センサの検出電圧が一方の端子に入力され、前記セレクタの出力する前記分圧電圧が他方の端子に入力されたオペアンプと
   を有すること特徴とする磁気センサ回路。

Images