JP2009081625A - 増幅回路及び信号処理装置 - Google Patents

Abstract

【課題】拡散抵抗で形成された抵抗素子でゲインを設定する増幅回路において、入力信号の電圧変化に関わらず、ゲイン及び入出力特性のリニアリティを安定化させ得る増幅回路を提供する。
【解決手段】基板上に形成される拡散層と、拡散層を囲むウェルとを有する拡散抵抗であって、複数の拡散抵抗Ｒ１８，Ｒ１９の抵抗値比に基づいてゲインを設定する増幅器１５を備えた増幅回路において、ウェルの電位を、該拡散抵抗Ｒ１８，Ｒ１９の抵抗体のいずれかの端子から常時自己バイアスで供給する電位供給回路１６ａ，１６ｂを備えた。
【選択図】図１

Description

拡散抵抗で形成される抵抗素子でゲインを調整する増幅回路に関する。

半導体装置に搭載された増幅回路では、増幅器のゲイン（利得）を設定する抵抗を拡散抵抗で形成したものがある。このような拡散抵抗では、基板上に形成される拡散層と、その拡散層を取り囲むウェルの電位（島電位）との電位差の変化により抵抗値が変動するため、拡散抵抗を抵抗素子として使用した増幅回路では、拡散抵抗の抵抗値の変動により、所要のゲインが安定して得られないことがある。そこで、拡散抵抗の抵抗値の変動による増幅回路の増幅率の変動を抑制することが必要となっている。

図６は、抵抗素子として拡散抵抗を使用した増幅回路の一例を示す。入力信号ＩＮは入力抵抗Ｒ１を介して増幅器１の一方の入力端子に入力され、増幅器１の他方の入力端子には基準電圧Ｖｓが入力される。

増幅器１の出力端子と、増幅器１の一方の入力端子とは帰還抵抗Ｒ２を介して接続され、増幅器１の出力信号が抵抗Ｒ２を介して一方の入力端子に帰還される。増幅器１の増幅率は、帰還抵抗Ｒ２の抵抗値及び入力抵抗Ｒ１と帰還抵抗Ｒ２との抵抗値の比により設定される。

前記抵抗Ｒ１，Ｒ２はＰ型の拡散抵抗で構成され、Ｎ型ウェル上にＰ型拡散層が形成されている。そして、Ｎ型ウェルに高電位側電源ＶDDが島電位として供給され、Ｐ型拡散層の両端部に配線層が接続されて、所要の抵抗体が形成される。

Ｐ型拡散抵抗は、抵抗体の入力電圧より島電位を高くする必要がある。すなわち、島電位が入力電圧より低くなると、Ｐ型の抵抗体とＮ型ウェルとの間に順方向のバイアス電圧が印加されてしまうため、抵抗体からＮ型ウェルに洩れ電流が流れてしまうからである。

また、このような拡散抵抗では、島電位と入力電圧との電位差が増大すると、空乏層の幅が狭くなって、抵抗体の抵抗値が増大することが知られている。このため、図６に示す増幅回路では、入力信号Ｖｉｎの電圧振幅が大きくなって、入力信号Ｖｉｎの電圧が高くなったとき、抵抗Ｒ１の抵抗値が減少、抵抗Ｒ２の抵抗値が増大し、図７に示すように、入力信号Ｖｉｎの電圧が高くなるにつれて、ゲインＧが増大する。従って、入力信号Ｖｉｎの電圧が基準電圧Ｖｓからずれると、増幅器１のゲインＧが狙い値からずれてしまう。

図８は、上記のような増幅器を使用したセンサ用増幅回路を示す。このセンサ用増幅回路は、センサ素子２の微小な出力信号を増幅する差動増幅段３と、差動増幅段３の出力信号を増幅して出力信号ＯＵＴを出力する出力段４とで構成される。そして、差動増幅段３あるいは出力段４で図６に示す増幅器１が使用される。
特開昭５７−４４３３１号公報 特開昭５７−７８１６３号公報

上記のように、図６に示す増幅器１では入力信号Ｖｉｎの電圧変動により、増幅器１のゲインＧが狙い値からずれてしまうため、入出力特性のリニアリティを確保することができないという問題点がある。

従って、図８に示すようなセンサ用増幅回路に図６に示す増幅器１を使用した場合にも、センサ素子２の出力信号の電圧変化にともない、差動増幅段３及び出力段４の総ゲインが変動し、入出力特性のリニアリティが劣化するという問題点がある。

一方、出力信号として略固定電位を出力する増幅器では、抵抗体の一方の端子電圧、すなわち高電位側の端子電圧を島電位として自己バイアスする構成が提案されている。このような構成では、入力抵抗と帰還抵抗の抵抗値の比をほぼ一定に維持して、ゲインを安定化させ、リニアリティを維持することができる。

しかし、増幅器の入力信号が交流的に変動する場合には、島電位と抵抗体の電位が逆転することがあるため、島電位を常時自己バイアスで供給することはできない。
特許文献１には、Ａ／Ｄ変換器のラダー抵抗を構成する多数の拡散抵抗の逆バイアス電圧を一定とするための構成が開示されている。しかし、抵抗体の入力電圧が変動する場合に、島電位と抵抗体との間の電位差を調製するための構成は開示されていない。

特許文献２には、抵抗体の島電位を、抵抗体の各端子の近傍で各端子に対してそれぞれ一定量バイアスして、抵抗体と島電位との電位差を一定に維持する構成が開示されている。

しかし、このような構成では、各抵抗体の端子にそれぞれバッファアンプを必要とするため、このような抵抗体を多数使用する増幅回路では、回路規模が増大するという問題点がある。

この発明の目的は、拡散抵抗で形成された抵抗素子でゲインを設定する増幅回路において、入力信号の電圧変化に関わらず、ゲイン及び入出力特性のリニアリティを安定化させ得る増幅回路を提供することにある。

上記目的は、基板上に形成される拡散層と、前記拡散層を囲むウェルとを有する拡散抵抗であって、複数の前記拡散抵抗の抵抗値比に基づいてゲインを設定する増幅器を備えた増幅回路において、前記ウェルの電位を、該拡散抵抗の抵抗体のいずれかの端子から常時自己バイアスで供給する電位供給回路を備えた増幅回路により達成される。

本発明によれば、拡散抵抗で形成された抵抗素子でゲインを設定する増幅回路において、入力信号の電圧変化に関わらず、ゲイン及び入出力特性のリニアリティを安定化させ得る増幅回路を提供することができる。

（第一の実施の形態）
以下、この発明を具体化した一実施の形態を図面に従って説明する。図１に示す増幅回路は、差動増幅段１１と、出力段１２とで構成され、ブリッジ回路で構成されるセンサ素子１３から出力される差動信号Ｓａ，Ｓｂを増幅して出力信号Ｖoutとして出力する。

センサ素子１３は、例えば加速度センサのセンサ素子であり、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の加速度を検出するセンサでは、３個のセンサ素子１３で各方向の加速度が検出される。そして、各センサ素子１３の出力信号が差動増幅段１１で電圧増幅され、出力段１２で所望のゲインを確保するように増幅される。

前記差動増幅段１１では、前記差動信号Ｓａ，Ｓｂが増幅器１４ａ，１４ｂの一方の入力端子に入力される。増幅器１４ａ，１４ｂの他方の入力端子は、抵抗Ｒ１１を介して接続されるとともに、それぞれ帰還抵抗Ｒ１２，Ｒ１３を介してその出力端子に接続される。

前記増幅器１４ａの出力信号は、抵抗Ｒ１４を介して増幅器１４ｃの一方の入力端子に入力され、前記増幅器１４ｂの出力信号は、抵抗Ｒ１５を介して増幅器１４ｃの他方の入力端子に入力される。

また、増幅器１４ｃの一方の入力端子と出力端子は帰還抵抗Ｒ１６を介して接続され、増幅器１４ｃの他方の入力端子には抵抗Ｒ１７を介して基準電圧Ｖｓが入力される。基準電圧Ｖｓは、高電位側電源ＶDDと低電位側電源Ｖssとの中間電位である。

このような構成により、差動増幅段１１ではセンサ素子１３から出力される差動信号Ｓａ，Ｓｂの電位差を増幅して増幅器１４ｃから出力する。
前記増幅器１４ｃの出力信号は、出力段１２に入力信号電圧Ｖ１として入力される。入力信号電圧Ｖ１は、入力抵抗Ｒ１８を介して増幅器１５の一方の入力端子に入力され、増幅器１５の他方の入力端子には基準電圧Ｖｓが入力されている。また、増幅器１５の出力端子と一方の入力端子とは帰還抵抗Ｒ１９を介して接続されている。

前記抵抗Ｒ１１〜Ｒ１９はＰ型拡散抵抗で構成され、差動増幅段１１の抵抗Ｒ１１〜Ｒ１７には電源ＶDDが島電位として供給されている。差動信号Ｓａ，Ｓｂの電圧変動は微小であるので、抵抗Ｒ１１〜Ｒ１７に島電位として電源ＶDDを供給しても、その抵抗値の変動は微小である。

出力段１２の抵抗Ｒ１８では、同抵抗Ｒ１８のいずれかの端子電圧がスイッチ回路１６ａで選択されて島電位として供給される。また、出力段１２の抵抗Ｒ１９には、同抵抗Ｒ１９のいずれかの端子電圧がスイッチ回路１６ｂで選択されて島電位として供給される。

前記出力段１２の入力信号電圧Ｖ１は、比較器１７の一方の入力端子に入力され、比較器１７の他方の入力端子には基準電圧Ｖｓが入力される。そして、比較器１７は入力信号電圧Ｖ１と基準電圧Ｖｓを比較し、その比較結果をＨレベルあるいはＬレベルのスイッチ制御信号ＳＣとして出力する。

前記スイッチ制御信号ＳＣは、前記スイッチ回路１６ａ，１６ｂに供給される。そして、スイッチ制御信号ＳＣがＨレベルとなるとき、すなわち入力信号電圧Ｖ１が基準電圧Ｖｓより高くなるとき、スイッチ回路１６ａでは抵抗Ｒ１８の島電位として抵抗Ｒ１８の両端子電圧のうち高い方の端子電圧である入力信号電圧Ｖ１を選択して供給する。

また、スイッチ回路１６ｂでは抵抗Ｒ１９の島電位として抵抗Ｒ１９の両端子電圧のうち高い方の端子電圧、すなわち増幅器１５の入力端子電圧を選択して供給する。
一方、スイッチ制御信号ＳＣがＬレベルとなるとき、すなわち入力信号電圧Ｖ１が基準電圧Ｖｓより低くなるとき、スイッチ回路１６ａでは抵抗Ｒ１８の両端子電圧のうち高い方の端子電圧である増幅器１５の入力端子電圧を選択して、抵抗Ｒ１８の島電位として供給する。

また、スイッチ回路１６ｂでは抵抗Ｒ１９の島電位として、抵抗Ｒ１９の両端子電圧のうち高い方の端子電圧、すなわち増幅器１５の出力信号Ｖoutを選択して供給する。
前記スイッチ回路１６ａは、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとを並列に接続して構成する転送ゲートを２つ使用して構成可能である。すなわち、各転送ゲートに抵抗Ｒ１８の両端子電圧をそれぞれ入力し、スイッチ制御信号ＳＣに基づいて生成される相補信号を各トランジスタのゲートに入力して、いずれかの転送ゲートが導通するように構成する。スイッチ回路１６ｂも同様である。

さて、上記のように構成された増幅回路では、センサ素子１３から出力される差動信号Ｓａ，Ｓｂの電位差が差動増幅段１１で増幅され、その出力信号が出力段１２に入力信号電圧Ｖ１として入力される。

出力段１２では、増幅器１５で入力信号電圧Ｖ１を抵抗Ｒ１８，Ｒ１９の抵抗比に基づいて増幅して出力信号Ｖoutとして出力する。このとき、入力信号電圧Ｖ１が基準電圧Ｖｓより高くなると、スイッチ回路１６ａでは抵抗Ｒ１８の島電位として入力信号電圧Ｖ１を選択して供給する。

また、スイッチ回路１６ｂでは抵抗Ｒ１９の島電位として増幅器１５の入力端子電圧を選択して供給する。
一方、入力信号電圧Ｖ１が基準電圧Ｖｓより低くなるとき、スイッチ回路１６ａでは増幅器１５の入力端子電圧を選択して、抵抗Ｒ１８の島電位として供給する。また、スイッチ回路１６ｂでは増幅器１５の出力信号Ｖoutを選択して抵抗Ｒ１９の島電位として供給する。

このような動作により、入力電圧Ｖ１が基準電圧Ｖｓに対し交流的に変化するとき、各抵抗Ｒ１８，Ｒ１９にはその両端子電圧のうち高電位側の端子電圧が島電位として供給される。

上記のような増幅回路では、次に示す作用効果を得ることができる。
（１）出力段１２の抵抗Ｒ１８，Ｒ１９の島電位に一方の端子電圧を供給して自己バイアスするので、入力信号電圧Ｖ１の電圧変動による抵抗Ｒ１８，Ｒ１９の抵抗値の比の変動を抑制することができる。従って、出力段１２の入出力特性において、ゲイン及びリニアリティを安定化させることができる。
（２）入力信号電圧Ｖ１と基準電圧Ｖｓとを比較し、その比較結果に基づいて各抵抗Ｒ１８，Ｒ１９の両端子電圧のうち高い方の電圧を各抵抗Ｒ１８，Ｒ１９の島電位として供給するので、各抵抗Ｒ１８，Ｒ１９の入力電圧が島電位より高くなることはない。従って、抵抗Ｒ１８，Ｒ１９から基板への順方向電流の発生を防止することができる。
（第二の実施の形態）
図２は、第二の実施の形態を示す。この実施の形態の増幅回路は、センサ素子から出力される差動信号を増幅して出力する出力信号に、高い総ゲインを必要としないとき、出力段を省略して、差動増幅段の出力信号を直接次段の回路に出力する場合の構成を示す。第一の実施の形態と同一構成部分は、同一符号を付して説明する。

図２に示す増幅回路において、センサ素子１３は前記第一の実施の形態と同様である。差動増幅段１８は、第一の実施の形態の差動増幅段１１の構成に比較器１９とスイッチ回路２０ａ〜２０ｄを付加した構成である。増幅器１４ａ，１４ｂ及び抵抗Ｒ１１〜Ｒ１３は第一の実施の形態と同様である。また、抵抗Ｒ１４〜Ｒ１７及び増幅器１４ｃの接続構成も第一の実施の形態と同様であり、増幅器１４ｃから出力信号Ｖoutが出力される。

そして、各抵抗Ｒ１４〜Ｒ１７にはスイッチ回路２０ａ〜２０ｄで自己バイアスによる島電位を供給するようになっている。その具体的構成を以下に説明する。
スイッチ回路２０ａは、抵抗Ｒ１４の両端子のいずれかの電圧を選択して同抵抗Ｒ１４に島電位として供給する。スイッチ回路２０ｂは、抵抗Ｒ１５の両端子のいずれかの電圧を選択して同抵抗Ｒ１５に島電位として供給する。

スイッチ回路２０ｃは、抵抗Ｒ１６の両端子のいずれかの電圧を選択して同抵抗Ｒ１６に島電位として供給する。スイッチ回路２０ｄは、抵抗Ｒ１７の両端子のいずれかの電圧を選択して同抵抗Ｒ１７に島電位として供給する。

前記スイッチ回路２０ａ〜２０ｄは、比較器１９から出力されるスイッチ制御信号ＳＣにより制御される。比較器１９は、増幅器１４ａの出力電圧Ｖｍと前記基準電圧Ｖｓとを比較し、増幅器１４ａの出力電圧Ｖｍが基準電圧Ｖｓより高くなると、Ｈレベルのスイッチ制御信号ＳＣをスイッチ回路２０ａ〜２０ｄに出力し、増幅器１４ａの出力電圧Ｖｍが基準電圧Ｖｓより低くなると、Ｌレベルのスイッチ制御信号ＳＣをスイッチ回路２０ａ〜２０ｄに出力する。

スイッチ制御信号ＳＣがＨレベルとなると、スイッチ回路２０ａでは抵抗Ｒ１４の島電位として抵抗Ｒ１４の両端子電圧のうち高い方の端子電圧である増幅器１４ａの出力電圧を選択して供給する。スイッチ回路２０ｂでは抵抗Ｒ１５の島電位として抵抗Ｒ１５の両端子電圧のうち高い方の端子電圧である増幅器１４ｃの入力電圧を選択して供給する。

また、スイッチ回路２０ｃでは抵抗Ｒ１６の島電位として抵抗Ｒ１６の両端子電圧のうち高い方の端子電圧である増幅器１４ｃの入力電圧を選択して供給する。スイッチ回路２０ｄでは抵抗Ｒ１７の島電位として抵抗Ｒ１７の両端子電圧のうち高い方の端子電圧である基準電圧Ｖｓを選択して供給する。

スイッチ制御信号ＳＣがＬレベルとなると、スイッチ回路２０ａでは抵抗Ｒ１４の島電位として抵抗Ｒ１４の両端子電圧のうち高い方の端子電圧である増幅器１４ｃの入力電圧を選択して供給する。スイッチ回路２０ｂでは抵抗Ｒ１５の島電位として抵抗Ｒ１５の両端子電圧のうち高い方の端子電圧である増幅器１４ｂの出力電圧を選択して供給する。

また、スイッチ回路２０ｃでは抵抗Ｒ１６の島電位として抵抗Ｒ１６の両端子電圧のうち高い方の端子電圧である出力信号Ｖoutを選択して供給する。スイッチ回路２０ｄでは抵抗Ｒ１７の島電位として抵抗Ｒ１７の両端子電圧のうち高い方の端子電圧である増幅器１４ｃの入力電圧を選択して供給する。

上記のように構成された増幅回路では、差動増幅段１８の増幅器１４ｃに接続される抵抗Ｒ１４〜Ｒ１７には自己バイアスにより島電位を供給し、その島電位として各抵抗Ｒ１４〜Ｒ１７の端子電圧のうち高い方の端子電圧を供給する。

従って、差動増幅段１８から出力される出力信号Ｖoutにおいて、第一の実施の形態と同様な作用効果を得ることができる。
（第三の実施の形態）
図３は、第三の実施の形態を示す。この実施の形態は、第一の実施の形態の比較器１７に、基準電圧Ｖｓに代えて比較調整電圧Ｖｃが入力されている。その他の構成は、第一の実施の形態と同様である。

比較調整電圧Ｖｃは、基準電圧Ｖｓより僅かに高い電圧あるいは低い電圧に設定される。比較器１７で入力信号電圧Ｖ１と基準電圧Ｖｓを比較する構成では、入力信号電圧Ｖ１が基準電圧Ｖｓ付近、すなわち高電位側電源ＶDDと低電位側電源Ｖssとの中間電位付近で定常状態となると、比較器１７の出力信号がＨレベルとＬレベルとの間で頻繁に切り替わる。そして、スイッチ回路１６ａ，１６ｂの切り替え動作が頻繁に繰り返されるチャタリング動作が発生してしまう。

この実施の形態では、比較器１７で入力信号電圧Ｖ１と比較調整電圧Ｖｃとが比較されるので、入力信号電圧Ｖ１が高電位側電源ＶDDと低電位側電源Ｖssとの中間電位付近で定常値となる場合にも、スイッチ回路１６ａ，１６ｂでのチャタリング動作の発生を防止することができる。
（第四の実施の形態）
図４は、第四の実施の形態を示す。この実施の形態は、出力段１２の増幅器１５の帰還抵抗を複数の抵抗１９ａ〜１９ｃに分割し、各抵抗１９ａ〜１９ｃの島電位をそれぞれ独立して自己バイアスし、かつその島電位として、各抵抗１９ａ〜１９ｃの両端子電圧のうち高い方の電圧を供給する構成としたものである。その他の構成は、前記第三の実施の形態と同様である。

第三の実施の形態において、出力段１２の入力抵抗Ｒ１８と帰還抵抗Ｒ１９の抵抗値の比が１：３に設定され、例えば入力抵抗Ｒ１８が１０ＫΩに設定され、帰還抵抗Ｒ１９が３０ＫΩに設定されるとき、図４に示すように、帰還抵抗は１０ＫΩの抵抗Ｒ１９ａ〜Ｒ１９ｃを３本直列に接続するようにレイアウトされる。

このような構成で、各帰還抵抗Ｒ１９ａ〜Ｒ１９ｃの島電位には、スイッチ回路２１ａ〜２１ｃにより、各帰還抵抗Ｒ１９ａ〜Ｒ１９ｃのいずれか一方の端子電圧が供給される。そして、各スイッチ回路２１ａ〜２１ｃは比較器１７から出力されるスイッチ制御信号ＳＣにより、各帰還抵抗Ｒ１９ａ〜Ｒ１９ｃの両端子電圧のうち高い方の電圧を島電位として供給する。スイッチ制御信号ＳＣによる各スイッチ回路２１ａ〜２１ｃの動作は、第三の実施の形態のスイッチ回路１６ｂの動作と同様である。

このような構成により、帰還抵抗Ｒ１９ａ〜Ｒ１９ｃには当該抵抗の端子電圧が島電位として自己バイアスされるので、各帰還抵抗Ｒ１９ａ〜Ｒ１９ｃにおいて島電位と抵抗体との電位差が小さくなるとともに、その電位差が各帰還抵抗Ｒ１９ａ〜Ｒ１９ｃで均一化される。

すると、出力段１２の入力信号電圧Ｖ１が変動した場合における帰還抵抗Ｒ１９ａ〜１９ｃの抵抗値の変動を抑制し、入力抵抗Ｒ１８と帰還抵抗Ｒ１９ａ〜１９ｃの抵抗値の比の変動を抑制することができる。従って、出力段１２のゲイン及びリニアリティをさらに安定化させることができる。
（第五の実施の形態）
図５は、第五の実施の形態を示す。この実施の形態は、出力段の入力抵抗Ｒ１８及び帰還抵抗Ｒ１９の島電位を各抵抗の一方の端子から整流回路を介して供給する構成としたものである。その他の構成は、前記第一の実施の形態と同様である。

同図に示すように、出力段１２の入力抵抗Ｒ１８では、入力信号電圧Ｖ１がダイオードＤ１を介して島電位として供給されている。また、ダイオードＤ１のカソードには抵抗Ｒ２０を介して基準電圧Ｖｓが供給されている。

帰還抵抗Ｒ１９では、増幅器１５の出力信号ＶoutがダイオードＤ２を介して島電位として供給される。また、ダイオードＤ２のカソードには抵抗Ｒ２１を介して基準電圧Ｖｓが供給されている。

前記ダイオードＤ１，Ｄ２は、そのＰＮ接合の順方向電圧降下が、拡散抵抗の抵抗体とウェルとの順方向電圧降下より小さくなるように構成されている。
上記のように構成された出力段１２では、出力段１２の入力信号電圧Ｖ１が基準電圧ＶｓよりダイオードＤ１の順方向電圧降下分以上高くなると、入力信号電圧Ｖ１よりダイオードＤ１の順方向電圧降下分低い電圧が入力抵抗Ｒ１８の島電位として自己バイアスされる。

出力段１２の入力信号電圧Ｖ１が基準電圧ＶｓよりダイオードＤ１の順方向電圧降下分以上高くない場合には、基準電圧Ｖｓが入力抵抗Ｒ１８の島電位として供給される。
また、出力段１２の出力信号Ｖoutが基準電圧ＶｓよりダイオードＤ２の順方向電圧降下分以上高くなると、出力信号ＶoutよりダイオードＤ２の順方向電圧降下分低い電圧が帰還抵抗Ｒ１９の島電位として自己バイアスされる。

出力段１２の出力信号Ｖoutが基準電圧ＶｓよりダイオードＤ２の順方向電圧降下分以上高くない場合には、基準電圧Ｖｓが帰還抵抗Ｒ１９の島電位として供給される。
このように構成された出力段１２では、入力抵抗Ｒ１８と帰還抵抗Ｒ１９には自己バイアスにより島電位が供給される。各抵抗Ｒ１８，Ｒ１９の抵抗体の電位は、当該島電位より抵抗体とウェルとの順方向電圧降下分以上高くなることはないので、抵抗体から基板への漏れ電流の発生は防止される。従って、第一の実施の形態とほぼ同様な作用効果を得ることができる。

上記実施の形態は、以下に示す態様で実施することもできる。
・第二の実施の形態の差動増幅段１８と、第一の実施の形態の出力段１２とを併せ持つ増幅回路としてもよい。

なお、以上に記載した実施の形態に記載の増幅回路は、温度、圧力、光信号等の信号処理装置に適用できる。
温度、圧力、光信号等の入力信号の変動を検出する検出回路の出力を、拡散抵抗の島バイアス依存の小さい本実施の形態の増幅回路で信号を増幅して信号処理回路に出力することにより、入力信号が大きく変動する場合であっても、島バイアスの影響を低減できるので、安定した信号処理装置を実現することができる。

以下に、本発明の諸態様を付記としてまとめる。
（付記１）
基板上に形成される拡散層と、前記拡散層を囲むウェルとを有する拡散抵抗であって、複数の前記拡散抵抗の抵抗値比に基づいてゲインを設定する増幅器を備えた増幅回路において、
前記ウェルの電位を、該拡散抵抗の抵抗体のいずれかの端子から常時自己バイアスで供給する電位供給回路を備えたことを特徴とする増幅回路。
（付記２）
前記拡散抵抗をＰ型拡散抵抗で形成し、前記電位供給回路は、前記ウェルの電位として、前記拡散抵抗に該拡散抵抗の抵抗体の電位以上の電位を供給することを特徴とする請求項１記載の増幅回路。
（付記３）
前記電位供給回路は、
前記拡散抵抗の入力信号電圧と基準電圧を比較して、スイッチ制御信号を出力する比較器と、
前記スイッチ制御信号に基づいて、前記抵抗体の端子電圧のうち高電位側の端子電圧を前記ウェルの電位として供給するスイッチ回路と
を備えたことを特徴とする付記１又は２記載の増幅回路。
（付記４）
前記拡散抵抗は、複数の抵抗体を直列に接続して所要の抵抗値を生成し、前記電位供給回路は、各抵抗体の端子電圧のうち高電位側の端子電圧を前記ウェルの電位として供給するスイッチ回路を備えたことを特徴とする付記３記載の増幅回路。
（付記５）
前記比較器に供給する前記基準電圧を、前記入力信号電圧の定常値と異なる電圧としたことを特徴とする付記３又は４記載の増幅回路。
（付記６）
前記スイッチ回路は、
前記拡散抵抗の一方の端子電圧を前記ウェルの電位として供給するダイオードと、
前記ダイオードのカソードに前記基準電圧を供給する抵抗と
を備えたことを特徴とする付記２記載の増幅回路。
（付記７）
外部からの入力信号を検出する検出回路と、
前記検出回路の出力を増幅する増幅回路と、
前記増幅回路の出力を信号処理する信号処理回路とを有し、
前記増幅回路は、基板上に形成される拡散層と、前記拡散層を囲むウェルとを有する拡散抵抗であって、複数の前記拡散抵抗の抵抗値比に基づいてゲインを設定する増幅器と、
前記ウェルの電位を、該拡散抵抗の抵抗体のいずれかの端子から常時自己バイアスで供給する電位供給回路と
を備えたことを特徴とする信号処理回路。
（付記８）
前記拡散抵抗をＰ型拡散抵抗で形成し、前記電位供給回路は、前記ウェルの電位として、前記拡散抵抗に該拡散抵抗の抵抗体の電位以上の電位を供給することを特徴とする付記７記載の信号処理装置。
（付記９）
前記電位供給回路は、
前記拡散抵抗の入力信号電圧と基準電圧を比較して、スイッチ制御信号を出力する比較器と、
前記スイッチ制御信号に基づいて、前記抵抗体の端子電圧のうち高電位側の端子電圧を前記ウェルの電位として供給するスイッチ回路と
を備えたことを特徴とする付記７又は８記載の信号処理装置。
（付記１０）
前記拡散抵抗は、複数の抵抗体を直列に接続して所要の抵抗値を生成し、前記電位供給回路は、各抵抗体の端子電圧のうち高電位側の端子電圧を前記ウェルの電位として供給するスイッチ回路を備えたことを特徴とする付記９記載の信号処理装置。
（付記１１）
前記比較器に供給する前記基準電圧を、前記入力信号電圧の定常値と異なる電圧としたことを特徴とする付記９又は１０記載の信号処理装置。
（付記１２）
前記スイッチ回路は、
前記拡散抵抗の一方の端子電圧を前記ウェルの電位として供給するダイオードと、
前記ダイオードのカソードに前記基準電圧を供給する抵抗と
を備えたことを特徴とする付記８記載の信号処理装置。

第一の実施の形態を示す回路図である。 第二の実施の形態を示す回路図である。 第三の実施の形態を示す回路図である。 第四の実施の形態を示す回路図である。 第五の実施の形態を示す回路図である。 従来例を示す回路図である。 従来例の入出力特性図である。 従来例を示す回路図である。

符号の説明

１１，１８ 差動増幅段
１２ 出力段
１５ 増幅器
１６ａ，１６ｂ，２０ａ〜２０ｄ，２１ａ〜２１ｃ 電位供給回路（スイッチ回路）
１７，１９ 電位供給回路（比較器）
Ｒ１８，Ｒ１９ 拡散抵抗（入力抵抗、帰還抵抗）

Claims (10)

1. 基板上に形成される拡散層と、前記拡散層を囲むウェルとを有する拡散抵抗であって、複数の前記拡散抵抗の抵抗値比に基づいてゲインを設定する増幅器を備えた増幅回路において、
   前記ウェルの電位を、該拡散抵抗の抵抗体のいずれかの端子から常時自己バイアスで供給する電位供給回路を備えたことを特徴とする増幅回路。
2. 前記拡散抵抗をＰ型拡散抵抗で形成し、前記電位供給回路は、前記ウェルの電位として、前記拡散抵抗に該拡散抵抗の抵抗体の電位以上の電位を供給することを特徴とする請求項１記載の増幅回路。
3. 前記電位供給回路は、
   前記拡散抵抗の入力信号電圧と基準電圧を比較して、スイッチ制御信号を出力する比較器と、
   前記スイッチ制御信号に基づいて、前記抵抗体の端子電圧のうち高電位側の端子電圧を前記ウェルの電位として供給するスイッチ回路と
   を備えたことを特徴とする請求項１又は２記載の増幅回路。
4. 前記拡散抵抗は、複数の抵抗体を直列に接続して所要の抵抗値を生成し、前記電位供給回路は、各抵抗体の端子電圧のうち高電位側の端子電圧を前記ウェルの電位として供給するスイッチ回路を備えたことを特徴とする請求項３記載の増幅回路。
5. 前記比較器に供給する前記基準電圧を、前記入力信号電圧の定常値と異なる電圧としたことを特徴とする請求項３又は４記載の増幅回路。
6. 前記スイッチ回路は、
   前記拡散抵抗の一方の端子電圧を前記ウェルの電位として供給するダイオードと、
   前記ダイオードのカソードに前記基準電圧を供給する抵抗と
   を備えたことを特徴とする請求項３記載の増幅回路。
7. 外部からの入力信号を検出する検出回路と、
   前記検出回路の出力を増幅する増幅回路と、
   前記増幅回路の出力を信号処理する信号処理回路とを有し、
   前記増幅回路は、基板上に形成される拡散層と、前記拡散層を囲むウェルとを有する拡散抵抗であって、複数の前記拡散抵抗の抵抗値比に基づいてゲインを設定する増幅器と、
   前記ウェルの電位を、該拡散抵抗の抵抗体のいずれかの端子から常時自己バイアスで供給する電位供給回路と
   を備えたことを特徴とする信号処理装置。
8. 前記拡散抵抗をＰ型拡散抵抗で形成し、前記電位供給回路は、前記ウェルの電位として、前記拡散抵抗に該拡散抵抗の抵抗体の電位以上の電位を供給することを特徴とする請求項７記載の信号処理装置。
9. 前記電位供給回路は、
   前記拡散抵抗の入力信号電圧と基準電圧を比較して、スイッチ制御信号を出力する比較器と、
   前記スイッチ制御信号に基づいて、前記抵抗体の端子電圧のうち高電位側の端子電圧を前記ウェルの電位として供給するスイッチ回路と
   を備えたことを特徴とする請求項７又は８記載の信号処理装置。
10. 前記拡散抵抗は、複数の抵抗体を直列に接続して所要の抵抗値を生成し、前記電位供給回路は、各抵抗体の端子電圧のうち高電位側の端子電圧を前記ウェルの電位として供給するスイッチ回路を備えたことを特徴とする請求項９記載の信号処理装置。

Images