KR20080019196A

KR20080019196A - 전류전압 변환회로, 그를 이용한 소비전력 검출회로 및전자기기

Info

Publication number: KR20080019196A
Application number: KR1020077011736A
Authority: KR
Inventors: 이치로 요코미조; 유타카 시바타
Original assignee: 로무 가부시키가이샤
Priority date: 2005-07-12
Filing date: 2006-07-11
Publication date: 2008-03-03
Also published as: US7737733B2; JP2007027895A; CN101069343A; US20090259418A1; WO2007007765A1; TW200706898A

Abstract

전류전압 변환회로에서의 연산 증폭기의 오프셋 전압을 캔슬하고, 작은 전류도 검출 가능하게 한다. 검출 대상의 전류를 전압으로 변환하는 전류전압 변환회로(100)는, 검출 저항(Rdet)과, 제1 연산 증폭기(108)를 포함하는 증폭 회로(120)와, 트리밍 가능한 제3 저항(R3) 및 제4 저항(R4)을 포함하는 오프셋 조절용 전류원(150)을 구비한다. 오프셋 조절용 전류원(150)은, 트리밍 가능한 제3 저항(R3) 및 제4 저항(R4)의 저항값을 조절함으로써 전류값이 제어되는 오프셋 조절전류(Iadj)를 증폭회로(120)의 오프셋 저항(Rofs)으로 흘리고, 오프셋 저항(Rofs)에 오프셋 조절전압(Vofs)을 발생시킨다.

Description

전류전압 변환회로, 그를 이용한 소비전력 검출회로 및 전자기기{CURRENT-VOLTAGE CONVERSION CIRCUIT AND POWER CONSUMPTION DETECTION CIRCUIT AND ELECTRONIC DEVICE USING THE SAME}

본 발명은, 검출대상의 전류를 전압으로 변환하는 전류전압 변환회로에 관한 것이다.

휴대전화, PDA(Personal Digital Assistant), 휴대용 CD 플레이어 등의 전지구동의 전자기기에 있어서는, 부하에 있어서의 소비전력을 특정하거나 구동원인 전지의 잔량을 모니터하는 등 하여 전지의 관리를 하는 것이 필요하다.

그때, 전류전압 변환회로를 이용하여, 전지로부터 부하에 공급되는 부하전류를 전압으로 변환하고, 그 변환된 전압에 의거하여 전지로부터 공급된 부하전류를 모니터하는 방법이 고려된다. 전류전압 변환회로에 관한 문헌으로서는 다음의 것이 있다.

특허문헌: 일본국 특허 공개공보 평8-17066호

전류전압 변환회로를 이용하여 부하전류를 전압으로 변환하는 방법으로서, 부하전류의 경로상에 검출저항을 설치하고, 이 검출저항에 발생하는 전압 강하를 모니터하는 방법이 고려된다. 이 검출저항은 손실로서 작용하기 때문에, 그 저항값 은 미소한 값으로 설정할 필요가 있고, 발생하는 전압 강하도 매우 작은 전압값이 된다. 이러한 미소한 전압 강하를 A/D 변환하기 위해서는, 일단, 연산 증폭기 등을 이용하여 전압을 증폭할 필요가 있다.

그러나, 전압의 증폭에 연산 증폭기를 이용한 경우에는, 연산 증폭기의 오프셋 전압이 문제가 된다. 오프셋 전압에 의해, 증폭후의 전압이 부전압측으로 시프트하면, 저항에 발생하는 전압 강하가 0보다 큰, 즉, 검출한 부하전류가 0보다 큰 경우에도, 증폭후의 전압이 0이 되어 버리는 경우가 있다. 그 결과, 전지로부터 부하에 공급되는 검출대상의 전류가 작은 경우에는, 그 전류를 검출할 수 없는 일이 있다(이하, 이 검출할 수 없는 전류의 범위를 「전류검출 불능영역」이라 한다).

본 발명은 이러한 상황을 감안하여 이루어진 것으로, 그 목적은, 연산 증폭기의 오프셋 전압의 영향에 의한 전류검출 불능영역이 없는 전류전압 변환회로의 제공에 있다.

본 발명의 어떤 형태는, 검출대상의 전류를 전압으로 변환하는 전류전압 변환회로이다. 이 전류전압 변환회로는, 검출대상의 전류의 경로상에 설치된 검출저항과, 검출저항의 고전위측의 제1 단자와 제1 고정전압 단자 사이에 직렬로 접속된 제1 저항, 제1 트랜지스터, 및 제2 저항과, 출력단자가 제1 트랜지스터의 제어단자에 접속되고, 반전 입력단자가 제1 저항과 제1 트랜지스터와의 접속점에 접속된 제1 연산 증폭기와, 검출저항의 저전위측의 제2 단자와 제1 연산 증폭기의 비반전 입력단자 사이에 설치된 오프셋 저항과, 트리밍 가능한 저항을 포함하고, 그 저항의 저항값을 조절함으로써 전류값이 제어되는 오프셋 조절전류를 오프셋 저항에 흘리는 오프셋 조절용 전류원을 구비하고, 제1 트랜지스터와 제2 저항의 접속점의 전압을 출력한다.

이 전류전압 변환회로에 의하면, 오프셋 저항에 흘리는 전류를 조절함으로써, 오프셋 저항에 발생하는 전압 강하를 조절할 수 있고, 제1 연산 증폭기의 오프셋 전압을 캔슬할 수 있다. 그 결과, 전류검출 불능영역이 없고 검출 정밀도가 좋은 전류전압 변환이 가능하다. 또한, 오프셋 저항에 흘리는 전류를 조절함으로써, 검출대상의 전류와, 제1 트랜지스터와 제2 저항의 접속점의 전압은 정비례의 관계를 얻을 수도 있어 편하다.

오프셋 조절용 전류원은, 기준전압 회로와, 기준전압 회로로부터 출력되는 기준전압을 분압하는 제3 저항 및 제4 저항과, 제1 연산 증폭기의 비반전 입력단자와 제2 고정전압 단자 사이에 직렬로 접속된 제2 트랜지스터 및 제5 저항과, 비반전 입력단자에 분압된 기준전압이 입력되고, 반전 입력단자가 제2 트랜지스터와 제5 저항의 접속점에 접속되고, 출력단자가 제2 트랜지스터의 제어단자에 접속된 제2 연산 증폭기를 구비하고, 제3 저항 및 제4 저항의 적어도 한쪽은, 트리밍 가능하게 구성되어 있어도 된다.

제3 저항 및 제4 저항의 적어도 한쪽의 저항값을 조절함으로써 기준전압의 분압비를 제어할 수 있으므로, 오프셋 저항에 흘리는 오프셋 조절전류를 용이하게 조절할 수 있다.

제1 저항과, 제1 트랜지스터와, 제2 저항과, 제1 연산 증폭기와, 오프셋 저항과, 오프셋 조절용 전류원이, 하나의 반도체 기판상에 일체 집적화되어 있어도 된다.

또, 「일체 집적화」란, 회로의 구성요소의 전부가 반도체 기판상에 형성되는 경우나, 회로의 주요 구성요소가 일체 집적화되는 경우가 포함되고, 회로 정수의 조절용으로 일부의 저항 등이 반도체 기판의 외부에 설치되어 있어도 된다.

하나의 반도체 기판상에 일체 집적화함으로써, 전자기기로의 탑재가 용이해진다.

본 발명의 다른 형태는, 소비전력 검출회로이다. 이 소비전력 검출회로는, 부하회로에 흐르는 전류를 검출대상으로 하는 상기의 전류전압 변환회로와, 전류전압 변환회로의 출력전압을 A/D 변환하는 A/D 컨버터와, A/D 컨버터에서 A/D 변환된 출력전압의 전압값으로부터 부하회로의 소비전력을 특정하는 연산부를 구비한다.

이 형태에 의하면, 부하회로에 흐르는 전류는, 전류검출 불능영역이 없고 검출 정밀도가 좋은 전류전압 변환에 의해 전압으로 변환되고 A/D 변환되기 때문에, 부하회로의 소비전력을 정밀도 좋게 특정할 수 있다. 또한, 검출대상의 전류와, 제1 트랜지스터와 제2 저항의 접속점의 전압이 정비례의 관계가 되도록 오프셋 저항에 흘리는 전류를 조절하면, A/D 변환된 전압값을 보정할 필요가 없기 때문에, 저비용의 소비전력 검출회로를 실현할 수 있다.

본 발명의 또 다른 형태는, 전자기기이다. 이 전자기기는, 전지와, 전지에 의해 구동되는 부하회로와, 부하회로의 소비전력을 검출하는 상기의 소비전력 검출회로를 구비한다. 소비전력 검출회로의 연산부는, 부하회로의 소비전력으로부터 전지의 잔용량을 특정한다.

이 형태에 의하면, 부하회로의 소비전력이 정밀도 좋게 특정되기 때문에, 전지의 잔용량을 정확히 특정할 수 있고, 전지의 관리가 용이하다. 또한, 상기와 같이 소비전력 검출회로는 저비용으로 실현할 수도 있기 때문에, 전자기기 전체로서의 비용도 억제된다.

또, 이상의 구성요소의 임의로 조합한 것, 본 발명의 구성요소나 표현을, 방법, 장치, 시스템 등의 사이에서 서로 치환한 것도 또한, 본 발명의 형태로서 유효하다.

도 1은 실시형태에 관한 전류전압 변환회로의 구성을 나타내는 회로도이다.

도 2는 도 1의 전류전압 변환회로를 탑재한 전자기기의 구성을 나타내는 블럭도이다.

도 3은 베터리 전류(Ibat)와 출력전압(Vout)의 관계를 나타내는 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

10 전지 30 부하회로

50 A/D 컨버터 70 연산부

100 전류전압 변환회로 102 제1 단자

104 제2 단자 106 출력단자

108 제1 연산 증폭기 120 증폭회로

150 오프셋 조절용 전류원 152 기준전압 회로

154 제2 연산 증폭기 180 소비전력 검출회로

200 전자기기 Ibat 베터리 전류

Iadj 오프셋 조절전류 Vbat 베터리 전압

Vi 입력전압 Vofs 오프셋 조절전압

Vout 출력전압 Vref 기준전압

△V 오프셋 전압 Rdet 검출저항

R1 제1 저항 R2 제2 저항

R3 제3 저항 R4 제4 저항

R5 제5 저항 Rofs 오프셋 저항

M1 제1 트랜지스터 M2 제2 트랜지스터

이하, 본 발명을 바람직한 실시형태를 토대로 도면을 참조하면서 설명한다. 각 도면에 나타나는 동일 또는 동등의 구성요소, 부재, 처리에는, 동일한 부호를 붙이는 것으로 하고, 적절히 중복한 설명은 생략한다. 또한, 실시형태는, 발명을 한정하는 것이 아닌 예시로서, 실시형태에 기술되는 모든 특징이나 그 조합은, 반드시 발명의 본질적인 것이라고는 할 수 없다.

실시형태는, 예를 들면 휴대전화나 휴대용 CD 플레이어 등의 전지 구동형의 전자기기에 관한 것이다. 이 전자기기는, 전지로부터 부하로 흐르는 전류를 모니터함으로써, 부하에서의 소비전력을 특정하고, 베터리의 잔압을 검출하는 기능을 구비한다. 이하에서 설명하는 본 실시형태에 관한 전류전압 변화회로는, 이러한 전자 기기에 탑재되고, 부하에 흐르는 전류를 전압으로 변환하여 증폭한다.

도 1은, 실시형태에 관한 전류전압 변환회로(100)의 구성을 나타낸다. 도 2는, 도 1의 전류전압 변환회로(100)를 탑재한 전자기기(200)의 구성을 나타낸다.

도 2에 있어서, 전자기기(200)는, 전지(10)와, 부하회로(30)와, 소비전력 검출회로(180)를 구비하다. 전지(10)는 베터리 전압(Vbat)을 발생한다. 부하회로(30)는 전지(10)에 의해 구동된다. 소비전력 검출회로(180)는, 부하회로(30)의 구동 경로상에 설치되어 그 소비전력을 검출한다.

소비전력 검출회로(180)는, 검출저항(Rdet)을 포함하는 전류전압 변환회로(100)와, A/D 컨버터(50)와, 연산부(70)를 구비한다.

전류전압 변환회로(100)는, 입력·출력단자로서, 제1 단자(102)와, 제2 단자(104)와, 출력단자(106)를 구비한다. 이 전류전압 변환회로(100)는, 도 1에 있어서 상술하는 바와 같이, 전지(10)로부터 부하회로(30)에 흐르는 전류를 전압으로 변환하여 증폭한다. A/D 컨버터(50)는 전류전압 변환회로(100)의 출력전압(Vout)을 A/D 변환한다. 연산부(70)는 A/D 컨버터(50)에서 A/D 변환된 전압값으로부터 부하회로(30)의 소비전력을 특정한다. 또한, 연산부(70)는 부하회로(30)의 소비전력으로부터 전지(10)의 잔용량도 특정한다.

여기서, 전지(10)로부터 부하회로(30)에 공급되는 전류를 베터리 전류(Ibat), 제1 단자(102)와 제2 단자(104)의 사이의 전압을 입력전압(Vi)으로 표기한다.

전지(10)는 전류전압 변환회로(100)의 제1 단자(102)에 접속된다. 제1 단자 (102)와 제2 단자(104)의 사이에는 검출저항(Rdet)이 설치되어 있다. 제2 단자(104)는 부하회로(30)에 접속된다. 여기서, 검출저항(Rdet)의 저항값은, 부하회로(30)에 최대한의 전력을 공급하기 위해, 예를 들면 수 mΩ로부터 수십 mΩ와 같이 미소값으로 한다. 따라서, 베터리 전압(Vbat) 및 베터리 전류(Ibat)는 대부분이 부하회로(30)에 공급된다. 전류전압 변환회로(100)의 출력단자(106)는 A/D 컨버터(50)에 접속된다. A/D 컨버터(50)는 예를 들면 10비트의 풀 스케일로 2.85V의 것을 이용한다. A/D 컨버터(50)의 출력은 연산부(70)에 입력된다.

전류전압 변환회로(100)는, 입력전압(Vi)을 원하는 값으로 증폭하고, 증폭된 전압을 출력단자(106)에 출력한다. 여기서, 「원하는 값」은, A/D 컨버터(50)의 비트수와 풀 스케일에 의해 결정된다. 예를 들면 10비트로 풀 스케일이 2.85V의 A/D 컨버터에서는, 2.8mV에 미치지 않을 정도의 입력전압에 대해서는 출력 전압값은 0이 되기 때문에, 전류전압 변환회로(100)는, 검출해야 할 베터리 전류(Ibat)에 대응하는 입력전압(Vi)에 대해 출력전압(Vout)이 2.8mV를 넘도록 증폭한다.

도 1에 있어서, 전류전압 변환회로(100)는, 베터리 전류(Ibat)를 입력전압(Vi)으로 변환하는 검출저항(Rdet)과, 입력전압(Vi)을 증폭하는 증폭회로(120)와, 증폭회로(120)에 접속된 오프셋 조절용 전류원(150)을 구비한다.

증폭회로(120)와 오프셋 조절용 전류원(150)은, 하나의 반도체 기판상에 일체 집적화되어 있다.

증폭회로(120)는, 제1 저항(R1)과, 제1 트랜지스터(M1)와, 제2 저항(R2)과, 제1 연산 증폭기(108)와, 오프셋 저항(Rofs)을 구비한다.

제1 저항(R1), 제1 트랜지스터(M1), 및 제2 저항(R2)은, 검출저항(Rdet)의 고전위측의 제1 단자(102)와 제1 고정전압 단자에 상당하는 접지 사이에 직렬로 접속되어 있다. 제1 트랜지스터(M1)는, 실시형태에서는 P형의 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)를 이용한다. 제1 연산 증폭기(108)는, 출력단자가 제1 트랜지스터(M1)의 제어단자에 접속되고, 반전 입력단자가 제1 저항(R1)과 제1 트랜지스터(M1)의 접속점에 접속된다. 오프셋 저항(Rofs)은, 검출저항(Rdet)의 저전위측의 제2 단자(104)와 제1 연산 증폭기(108)의 비반전 입력단자 사이에 설치된다. 제1 트랜지스터(M1)와 제2 저항(R2)의 접속점의 전압이 출력전압(Vout)으로서 출력단자(106)로부터 취출된다.

여기서, 제1 저항(R1)에 발생하는 전압을 V1, 제1 저항(R1)에 흐르는 전류를 I1, 오프셋 저항(Rofs)에 발생하는 전압을 오프셋 조절전압(Vofs), 오프셋 저항(Rofs)에 흐르는 전류를 오프셋 조절전류(Iadj), 제1 연산 증폭기(108)의 오프셋 전압을 △V라 표기한다. 오프셋 조절전류(Iadj)는 오프셋 조절용 전류원(150)에 의해 흐른다.

이와 같이 구성된 전류전압 변환회로(100)에서는, 제1 연산 증폭기(108)는 제1 저항(R1)과 제1 트랜지스터(M1)에 의한 귀환에 의해 밸런스 상태가 유지되기 때문에, 제1 연산 증폭기(108)의 반전 입력단자와 비반전 입력단자의 사이에서는 가상 쇼트(lmaginary Short)가 성립한다. 따라서, 출력전압(Vout)은, 제1 저항(R1)에 흐르는 전류(I1), 오프셋 저항(Rofs)에 발생하는 오프셋 조절전압을 Vofs, 제1 연산 증폭기(108)의 오프셋 전압(△V)을 이용하여,

Vout=R2×I1

=R2×(Vi+Vofs+△V)/R1 (1)

로 나타난다. 또, 모든 식에 있어서, 제1 저항(R1)의 저항값을 R1으로 하고, 다른 저항에 대해서도 그 저항의 부호를 그대로 저항값으로서 이용하기로 한다. 식 (1)로부터, Vofs= -△V가 되도록 오프셋 조절전압(Vofs)을 제어하면,

Vout=(R2/R1)×Vi (2)

가 되고, 입력전압(Vi), 즉, 검출저항(Rdet)에 가해지는 전압은, 제1 저항(R1)과 제2 저항(R2)의 저항값의 비를 증폭도로 하여 증폭된다. 여기서, 제1 저항(R1)과 제2 저항(R2)은 하나의 반도체 기판상에 있어서 서로 페어링하여 형성되어 있기 때문에, 제1 저항(R1)과 제2 저항(R2)의 저항값의 비는 설계값에 대해 정밀도가 좋다. 「페어링한다」란, 동일 종류의 복수의 소자를, 하나의 반도체 기판상의 근접한 위치에 장착함으로써, 그들 소자의 특성에 관해, 제조 오차, 온도 변화에 따른 변동 등을 맞추는 것을 말한다. 오프셋 조절전압(Vofs)은, 오프셋 저항(Rofs)에 흐르는 오프셋 조절전류(Iadj)가 이하에 상술하는 오프셋 조절용 전류원(150)에 의해 조절됨으로써 제어된다.

오프셋 조절용 전류원(150)은, 기준전압 회로(152)와, 제3 저항(R3)과, 제4 저항(R4)과, 제2 트랜지스터(M2)와, 제5 저항(R5)과, 제2 연산 증폭기(154)를 구비한다.

기준전압 회로(152)는, 예를 들면 밴드 갭 리퍼런스 회로이고, 고정밀도의 기준전압(Vref)을 발생한다. 제3 저항(R3) 및 제4 저항(R4)은, 기준전압 회로(152) 로부터 출력되는 기준전압(Vref)을 분압한다. 제2 트랜지스터(M2) 및 제5 저항(R5)은, 제1 연산 증폭기(108)의 비반전 입력단자와 제2 고정전압 단자에 상당하는 접지 사이에 직렬로 접속된다. 제2 트랜지스터(M2)는, 실시형태에서는 n 채널MOSFET를 이용한다. 제2 연산 증폭기(154)는, 비반전 입력단자에 분압된 기준전압(Vref')이 입력되고, 반전 입력단자가 제2 트랜지스터(M2)와 제5 저항(R5)의 접속점에 접속되고, 출력단자가 제2 트랜지스터(M2)의 제어단자에 접속된다.

제3 저항(R3) 및 제4 저항(R4)은, 트리밍 가능하고, 예를 들면 레이저 트리밍 등에 의해 그 저항값을 조절 가능하게 구성된다. 트리밍의 순서로서는, 전지(10)로부터 부하회로(30)에 기지의 전류를 흘렸을 때의 A/D 컨버터(50)의 출력을 보면서 레이저 트리밍 등에 의해 제3 저항(R3) 및 제4 저항(R4)의 저항값을 조절한다. 식 (2)가 만족되도록 조절을 행하는 것도 가능하다.

이와 같이 구성된 오프셋 조절용 전류원(150)에서는, 기준전압(Vref)은 제3 저항(R3) 및 제4 저항(R4)에 의해 분압되고, 분압된 기준전압(Vref')이 제2 연산 증폭기(154)의 비반전 입력단자에 입력된다. 또한, 제2 연산 증폭기(154)는 제2 트랜지스터(M2)와 제5 저항(R5)에 의한 귀환에 의해 밸런스 상태가 유지되기 때문에, 제2 연산 증폭기(154)의 반전 입력단자와 비반전 입력단자의 사이에서는 가상 쇼트가 성립한다. 따라서, 오프셋 조절전류(Iadj)는,

Iadj=Vref'/R5 (3)

이다. 분압된 기준전압(Vref')은,

Vref'=Vref×R4/(R3+R4) (4)

이므로, 제3 저항(R3) 및 제4 저항(R4)의 적어도 한쪽의 저항값을 조절하고, 분압된 기준전압(Vref')의 크기를 조절함으로써 원하는 오프셋 조절전류(Iadj)를 얻을 수 있다. 여기서, 오프셋 조절전압(Vofs)은, 제1 연산 증폭기(108)의 입력 임피던스가 충분히 높다고 하면, Vofs=Rofs×Iadj이므로, 제3 저항(R3) 및 제4 저항(R4)의 적어도 한쪽의 저항값을 조절함으로써, 원하는 오프셋 조절전압(Vofs)을 생성할 수 있다. 오프셋 조절전압(Vofs)을 제어하고, 제1 연산 증폭기(108)의 오프셋 전압(△V)을 캔슬하면, 입력전압(Vi)을 증폭할 때에, 제1 연산 증폭기(108)의 오프셋 전압의 영향에 의해 전류검출 불능영역이 존재하는 일이 없다.

도 3은, 베터리 전류(Ibat)와 출력전압(Vout)의 관계의 예를 나타낸다. 실선은 증폭에 이용되는 제1 연산 증폭기(108)의 오프셋 전압(△V)이 없는 경우에 얻어지는 관계이다. 베터리 전류(Ibat)가 0일 때는 출력전압(Vout)도 0이고, 베터리 전류(Ibat)가 증가함에 따라 출력전압(Vout)도 리니어하게 증가하는 이상적인 관계이다.

그러나, 전류전압 변환회로(100)에 포함되는 제1 연산 증폭기(108)의 오프셋 전압(△V)의 영향에 의해, 베터리 전류(Ibat)와 출력전압(Vout)의 관계는, 파선 x 또는 파선 y로 나타나는 바와 같이 이상적인 관계로부터 벗어난다. 파선 y는 반전 입력단자의 전위가 비반전 입력단자의 전위보다 높은 경우인데, 이 경우, 베터리 전류(Ibat)의 크기가 Ibat'의 크기보다 작은 경우(Ibat<Ibat')에는 베터리 전류(Ibat)가 공급되고 있음에도 불구하고 출력전압(Vout)이 0이 되어 버린다. 즉, 제1 연산 증폭기(108)의 오프셋 전압(△V)의 영향에 의해, 전류검출 불능영역이 존재하 게 된다.

본 실시형태에서는, 제3 저항(R3) 및 제4 저항(R4)의 적어도 한쪽의 저항값의 조절에 의해, 식 (2)가 만족되도록 오프셋 조절전압(Vofs)을 제어할 수 있다. 그 때문에, 제1 연산 증폭기(108)의 오프셋 전압(△V)이 없는 경우와 마찬가지로, 도 3의 실선으로 나타나는 이상적인 관계가 얻어진다.

본 실시형태에 의하면, 오프셋 조절용 전류원(150)의 제3 저항(R3) 및 제4 저항(R4)의 저항값의 조절에 의해 오프셋 저항(Rofs)에 대해 임의의 크기의 오프셋 조절전류(Iadj)를 흘릴 수 있고, 임의의 오프셋 조절전압(Vofs)을 발생시킬 수 있기 때문에, 베터리 전류(Ibat)가 작은 경우라도 전류검출 불능상태를 방지할 수 있다. 따라서, 전류전압 변환회로(100)는 검출 정밀도가 좋은 전류전압 변환을 실시할 수 있다.

또한, 식 (2)가 만족되도록 오프셋 조절전압(Vofs)을 제어할 수 있고, 이 경우, 베터리 전류(Ibat)와 출력전압(Vout)의 관계로서 정비례가 얻어진다. 그렇게 하면, 연산부(70)는, A/D 컨버터(50)의 출력을 보정하지 않고 이용할 수 있기 때문에, 간이하고 저비용의 소비전력 검출회로(180) 및 전자기기(200)가 얻어진다.

또한, 전류전압 변환회로(100)는 검출 정밀도가 좋은 전류전압 변환을 행할 수 있기 때문에, 소비전력 검출회로(180)의 연산부(70)는, 부하회로(30)의 소비전력의 특정이 정확해진다.

그 결과, 연산부(70)는, 전지(10)의 잔용량을 정확히 특정할 수 있어, 전지의 관리가 용이해진다.

상기 실시형태는 예시이고, 그들의 각 구성요소나 각 처리 프로세스의 조합에 여러 변형예가 가능한 것, 또한 그러한 변형예도 본 발명의 범위에 있는 것은 당업자에게 이해되는 바이다.

예를 들면, 본 실시형태에 있어서는, 제1 트랜지스터(M1)로서 P형의 MOSFET를 사용하고, 제2 트랜지스터(M2)로서 N형의 MOSFET를 사용하였지만 이에는 한정되지 않는다. 제1 트랜지스터(M1)로서 P형의 MOSFET 대신에 PNP형의 바이폴라 트랜지스터 등을 이용해도 되고, 요는 제1 연산 증폭기(108)에 대해 반전 입력단자와 비반전 입력단자 사이에 가상 쇼트가 성립하도록 귀환 동작을 하는 것으로서 기능하면 된다. 제2 트랜지스터(M2)로서 N형의 MOSFET 대신에 NPN형의 바이폴라 트랜지스터 등을 이용해도 되고, 요는 제2 연산 증폭기(154)에 대해 반전 입력단자와 비반전 입력단자의 사이에 가상 쇼트가 성립하도록 귀환 동작을 하는 것으로서 기능하면 된다. 이들의 선택은, 회로의 설계에 사용하는 반도체 제조 프로세스나, 회로규모 등의 사정에 따라 결정하면 된다.

실시형태에서는, 오프셋 조절용 전류원(150)의 제3 저항(R3) 및 제4 저항(R4)은 양쪽 모두 트리밍 가능한 경우를 예로 설명하였지만, 이에 한정되는 일은 없고, 제3 저항(R3) 및 제4 저항(R4)의 적어도 한쪽이 트리밍 가능하면 되고, 요는 기준전압 회로(152)의 출력인 기준전압(Vref)을 임의로 분압할 수 있으면 된다. 또, 제5 저항(R5)을 트리밍 가능하게 형성해도 된다.

본 실시형태에 있어서, 증폭회로(120)와 오프셋 조절용 전류원(150)을 구성하는 모든 소자는 하나의 반도체 기판상에 일체 집적화되어 있지만, 이에도 한정되 지 않고, 그 일부 또는 전부가 별개의 부품으로 구성되어 있어도 된다. 어느 부분을 집적화할지는, 비용이나 점유면적 등에 따라 정하면 된다.

또한 실시형태에서는, 전류전압 변환회로(100)를, 휴대전화나 휴대용 CD 플레이어 등의 전지구동의 전자기기에 사용한 예에 대해 설명하였지만, 이에도 한정되지 않는다. 전류전압 변환회로(100)는, 입력전류를 전압으로 변환하여 증폭하는 용도 전반에 사용할 수 있다.

실시형태에 의거하여 본 발명을 설명했지만, 실시형태는, 본 발명의 원리, 응용을 나타내고 있는 것에 지나지 않는 것은 말할 필요도 없고, 실시형태에는, 청구의 범위에 규정된 본 발명의 사상을 이탈하지 않는 범위에서, 많은 변형예나 배치의 변경이 가능한 것은 말할 필요도 없다.

본 발명은, 전지구동의 전자기기에 있어서의 전류전압 변환을 비롯한 여러 전류전압 변환의 용도로 이용할 수 있다.

Claims

검출대상의 전류를 전압으로 변환하는 전류전압 변환회로로서,

상기 검출대상의 전류의 경로상에 설치된 검출저항과,

상기 검출저항의 고전위측의 제1 단자와 제1 고정전압 단자 사이에 직렬로 접속된 제1 저항, 제1 트랜지스터, 및 제2 저항과,

출력단자가 상기 제1 트랜지스터의 제어단자에 접속되고, 반전 입력단자가 상기 제1 저항과 상기 제1 트랜지스터의 접속점에 접속된 제1 연산 증폭기와,

상기 검출저항의 저전위측의 제2 단자와 상기 제1 연산 증폭기의 비반전 입력단자 사이에 설치된 오프셋 저항과,

트리밍 가능한 저항을 포함하고, 그 저항의 저항값을 조절함으로써 전류값이 제어되는 오프셋 조절전류를 상기 오프셋 저항에 흐르게 하는 오프셋 조절용 전류원을 구비하고,

상기 제1 트랜지스터와 상기 제2 저항의 접속점의 전압을 출력하는 것을 특징으로 하는 전류전압 변환회로.
청구항 1에 있어서,

상기 오프셋 조절용 전류원은,

기준전압 회로와,

상기 기준전압 회로로부터 출력되는 기준전압을 분압하는 제3 저항 및 제4 저항과,

상기 제1 연산 증폭기의 비반전 입력단자와 제2 고정전압 단자 사이에 직렬로 접속된 제2 트랜지스터 및 제5 저항과,

비반전 입력단자에 분압된 상기 기준전압이 입력되고, 반전 입력단자가 상기 제2 트랜지스터와 상기 제5 저항의 접속점에 접속되고, 출력단자가 상기 제2 트랜지스터의 제어단자에 접속된 제2연산 증폭기를 구비하고,

상기 제3 저항 및 상기 제4 저항의 적어도 한쪽은, 트리밍 가능하게 구성되어 있는 것을 특징으로 하는 전류전압 변환회로.
청구항 1에 있어서,

상기 제1 저항과, 상기 제1 트랜지스터와, 상기 제2 저항과, 상기 제1 연산 증폭기와, 상기 오프셋 저항과, 상기 오프셋 조절용 전류원이, 하나의 반도체 기판상에 일체 집적화된 것을 특징으로 하는 전류전압 변환회로.
부하회로에 흐르는 전류를 검출대상으로 하는 청구항 1 내지 청구항 3 중 어느 한 항에 기재한 전류전압 변환회로와,

상기 전류전압 변환회로의 출력전압을 A/D 변환하는 A/D 컨버터와,

상기 A/D 컨버터에서 A/D 변환된 상기 출력전압의 전압값으로부터 상기 부하회로의 소비전력을 특정하는 연산부를 구비하는 것을 특징으로 하는 소비전력 검출회로.
전지와

상기 전지에 의해 구동되는 부하회로와,

상기 부하회로의 소비전력을 검출하는 청구항 4에 기재한 소비전력 검출회로를 구비하고,

상기 소비전력 검출회로의 상기 연산부는 상기 부하회로의 소비전력으로부터 상기 전지의 잔용량을 특정하는 것을 특징으로 하는 전자기기.