CN100578587C - 电流驱动电路 - Google Patents

电流驱动电路 Download PDF

Info

Publication number
CN100578587C
CN100578587C CN200610006831A CN200610006831A CN100578587C CN 100578587 C CN100578587 C CN 100578587C CN 200610006831 A CN200610006831 A CN 200610006831A CN 200610006831 A CN200610006831 A CN 200610006831A CN 100578587 C CN100578587 C CN 100578587C
Authority
CN
China
Prior art keywords
current
mentioned
node
transistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610006831A
Other languages
English (en)
Other versions
CN1858836A (zh
Inventor
古市宗司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1858836A publication Critical patent/CN1858836A/zh
Application granted granted Critical
Publication of CN100578587C publication Critical patent/CN100578587C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements

Abstract

本发明构成一种电流驱动电路，其能够抑制电源布线的压降或制造工艺的波动的影响，能从多个恒流驱动部供给大小相同的驱动电流。各恒流驱动部(20A)在电源电位VDD和结点(N20)之间具有通过输入信号PWi控制导通·截止的PMOS(21)。在结点(N20)和接地电位GND上串联连接NMOS(24、23)，从偏压生成部(10)对NMOS(23)的栅极施加偏压VB。在结点(N20)上连接电流输出用的PMOS(25)的源极，该PMOS(25)的漏极连接在输出驱动电流OUTi的电流输出端子上。PMOS(24、25)构成电流反射镜电路，NMOS(23)在较高的栅极电压Vg下使用放大率小的NMOS，PMOS(25)使栅极电压Vg降低使用放大率大的PMOS并设定为在饱和区工作。

Description

电流驱动电路
技术领域
本发明涉及驱动例如有机EL(Electronic Luminescence：电致发光)等的电流驱动型显示器的电流驱动电路，特别涉及降低多个输出电流的波动的技术。
背景技术
图2是现有的电流驱动电路的结构图。
该电流驱动电路向有机EL显示面板的各显示电极供给驱动用的电流，由生成与基准电流Iref对应的基准偏压VB的偏压生成部10和基于由该偏压生成部10生成的偏压VB输出驱动电流OUT1、OUT2、…、OUTn的恒流驱动部201、202、…、20n构成。
偏压生成部10具有向反相输入端子施加基准电压VEL的运算放大器(OP)11，该运算放大器11的输出侧连接在P沟道MOS晶体管(以下称为“PMOS”)12的栅极上。PMOS12的源极连接在电源电位VDD上，漏极连接在结点N10上。结点N10连接在运算放大器11的非反相输入端子上，并且经由电阻13连接在接地电位GND上。通过反馈回路，在电阻13中流过使结点N10的电位变得与基准电压VEL相等的电流。即，为将电阻13中流过的电流设定为与基准电流Iref相等，只要使该电阻13的电阻值R成为R＝VEL/Iref即可。此时，从运算放大器11向PMOS12的栅极施加的电压成为用于流过基准电流Iref的偏压VB。
另一方面，各恒流驱动部20i(其中i＝1～n)是同一电路结构，具有在电源电位VDD和电流输出端子之间串联连接的PMOS21、22。为了控制施加给EL显示面板的驱动电流OUTi的时间并改变显示像素的亮度，从未图示的显示控制部向恒流驱动部20i的PMOS21的栅极施加脉冲宽度被调制后的输入信号PWi。此外，从偏压生成部10向PMOS22栅极施加用于在该PMOS22中流过与基准电流Iref成比例的电流的偏压VB。
由此，在各恒流驱动部20i中，在通过输入信号PWi使PMOS21为导通状态的期间，从各PMOS22i输出与基准电流Iref成比例大小的驱动电流OUTi。由此，EL显示面板的各显示电极中，进行与输入信号PWi的脉冲宽度相对应的亮度的显示。
(专利文献1)特开2000-293245号公报
(专利文献2)特开2005-56378号公报
并且，上述专利文献2中记载了如下的电流驱动系统：在用多个电流驱动器驱动1个显示面板时，为了抑制电流驱动器的输出电流的波动，各电流驱动器具有参考电流生成单元和电流反射镜单元，参考电流生成单元根据电流调整参数生成电流，电流反射镜单元根据电流复制参数生成参考电流，将该参考电流送至下一电流驱动器并作为该电流驱动器的参考电流生成单元的输入电流。
但是，上述电流驱动电路存在以下的课题。
希望供给给各恒流驱动部20i的电源电位VDD是同一电位。但是，由于从电源部到各恒流驱动部20i的电源布线中存在电阻，所以实际施加到各恒流驱动部20i的电源电位VDD因输出电流引起的压降而降低。特别是由于随着远离电源部压降也变大，所以施加到各恒流驱动部20i上的电源电位VDD也变得不恒定。
当电源电位VDD降低时，各恒流驱动部20i的PMOS22的源极·栅极间电压Vgs(以下只称为“栅极电压Vg”)减小。由于PMOS22的栅极电压Vg的减小，电源电位VDD的降低越大的恒流驱动部20i，其驱动电流OUTi的减小越大。
另一方面，作为恒流驱动部优选的特性是驱动电流OUT不依赖于电流输出端子的电压。因此，PMOS22在漏极电流Id的变化相对于漏极电压Vd的变化较少的饱和区中使用。在通常的晶体管中，当栅极电压Vg高时线性区变宽，饱和区的漏极电压变高。因此，PMOS22的栅极电压Vg被设定为较低的电压。
这样，当为了得到恒流特性而将PMOS22的栅极电压Vg设定为较低时，产生电源电位VDD降低时驱动电流OUT的减小变大的相反的状态，较难抑制驱动电流的波动。
并且，存在如下的课题：当由于制造过程中的工艺条件的不均一性而在各恒流驱动部20i的PMOS22的阈值电压Vt中产生波动时，根据该阈值电压Vt的波动，会使驱动电流OUTi较大地变动。
发明内容
本发明的目的在于：构成一种电流驱动电路，其能够抑制电源布线的压降或制造工艺的波动的影响，能从多个恒流驱动部供给大小相同的驱动电流。
本发明的电流驱动电路具备：偏压生成部，基于基准电压生成用于流过规定的基准电流的偏压；以及多个恒流驱动部，基于上述偏压输出与上述基准电流成比例的驱动电流，其特征在于：以如下的方式构成上述各恒流驱动部。
即，各恒流驱动部具有：第1导电型的第1晶体管，连接在第1电源电位和第1结点之间，由上述偏压控制导通状态；第2导电型的第2晶体管，连接在第2电源电位和上述第1结点之间，由该第1结点的电位控制导通状态；以及第3晶体管，连接在电流输出端子和上述第2电源电位之间，对上述第2晶体管构成电流反射镜电路。
在本发明中，由于可将决定驱动电流的偏压设定为较高的电压，所以即使第1晶体管的输入电压变动，该变动对偏压的比率也较小，可抑制驱动电流的波动。此外，由于驱动电流不受第2及第3晶体管的阈值电压或栅极电压的变动的影响，所以即使电源电位降低，也可抑制驱动电流的变动。
附图说明
图1是表示本发明的实施例1的电流驱动电路的结构图。
图2是现有的电流驱动电路的结构图。
图3是表示本发明的实施例2的偏压生成部的结构图。
具体实施方式
电流驱动电路的偏压生成部包括：运算放大器，对第1输入端子施加基准电压，第2输入端子连接在第2结点上并从输出侧输出偏压；第1导电型的第4晶体管，连接在第1电源电位和第3结点之间，由偏压控制导通状态；第2导电型的第5晶体管，连接在第2电源电位和第3结点之间，由第3结点的电位控制导通状态；第6晶体管，连接在第2结点和第2电源电位之间，对第5晶体管构成电流反射镜电路；以及电阻，连接在第2结点和第1电源电位之间。
进而，以同一尺寸和形状分别构成第1和第4晶体管、第2和第5晶体管、以及第3和第6晶体管，并且，在同一工艺条件下同时形成这些第1到第6晶体管。
如果参照结合附图来阅读如下的优选实施例的说明，就可更完全地了解本发明的上述以及其它目的和新的特征了。但是，附图只是专门用于解释说明的，并不限定本发明的范围。
实施例1
图1是表示本发明的实施例1的电流驱动电路的结构图，对与图2中的要素共同的要素付以共同的符号。
该电流驱动电路对例如有机EL显示面板供给驱动用的电流，包括：偏压生成部10，生成与基准电流Iref(例如30μA)对应的基准偏压VB；以及多个恒流驱动部20Ai，基于在该偏压生成部10生成的偏压VB，供给驱动电流OUTi(其中i＝1～n)。
偏压生成部10与图2中的偏压生成部10结构相同，具有向反相输入端子施加基准电压VEL(例如5V)的运算放大器11，该运算放大器11的输出侧连接在PMOS12的栅极上。PMOS12的源极连接在电源电位VDD(例如20V)上，漏极连接在结点N10上。结点N10连接在运算放大器11的非反相输入端子上，并且经由电阻13连接在接地电位GND上。而且，从运算放大器11施加给PMOS12的栅极的电压作为偏压VB施加给各恒流驱动部20Ai。
另一方面，各恒流驱动部20Ai是相同的电路结构，连接在电源电位VDD和结点N20之间，具有由输入信号PWi控制导通·截止的PMOS21。输入信号PWi是从未图示的显示控制部施加的、用于控制施加给EL显示面板的驱动电流OUTi的时间并使显示像素的亮度变化的信号。
在接地电位GND和结点N21之间连接N沟道MOS晶体管(以下称为“NMOS”)23，在该结点N21和结点N20之间连接PMOS24。从偏压生成部10对NMOS23的栅极施加偏压VB。另外，NMOS23和偏压生成部10的PMOS12被设定为在施加相同的偏压VB时流过大小相同的电流。
进而，电流输出用的PMOS25的源极连接在结点N20上，该PMOS25的漏极连接在输出驱动电流OUTi的电流输出端子上。PMOS24、25的栅极连接在结点N21上，这些PMOS24、25构成例如电流比为1∶10的电流反射镜电路。
在此，NMOS23使用放大率小的NMOS，在较高的栅极电压Vg下使用。另一方面，PMOS25使用放大率大的PMOS，使栅极电压Vg降低，设置成在漏极电流I d的变化相对于漏极电压Vd的变化较少的饱和区工作。
下面，对工作进行说明。
在偏压生成部10中，当对运算放大器11的反相输入端子施加基准电压VEL时，通过从该运算放大器11的输出侧经由PMOS12和结点N10到达非反相输入端子的反馈回路，使结点N10的电位与基准电压VEL相等。由此，在电阻13中流过使结点N10的电位与基准电压VEL相等的电流。即，只要电阻13的电阻值R为R＝VEL/Iref(＝167kΩ)，则该电阻13中流过的电流就与基准电流Iref相等。此时，从运算放大器11输出的电压成为用于流过基准电流Iref的基准偏压VB。
在各恒流驱动部20Ai中，当通过输入信号PWi使PMOS21成为导通状态时，通过从偏压生成部10施加的偏压VB，在NMOS23中流过与基准电压Iref大小相同的电流Ib。因为将NMOS23的放大率设定为较小的值，所以与将放大率设定为较大的情况相比，该NMOS23的栅极电压成为较高的电压。
经由PMOS21、24从电源电位VDD供给NMOS23中流过的电流Ib。在此，当将PMOS24的阈值电压设为Vt、放大率设为β时，该PMOS24的栅极电压Vg和电流Ib的关系简单地由下式表示。
Ib＝β×(Vg-Vt)2/2
上式所决定的PMOS24的栅极电压Vg还施加给PMOS25的栅极。在此，当将PMOS25的放大率定为PMOS24的放大率的N倍时，PMOS25的放大率为N×β。因此，PMOS25中流过的驱动电流OUT由下式表示。
OUT＝N×β×(Vg-Vt)2/2
   ＝N×Ib
由于PMOS24、25在设计上邻接配置，所以栅极电压Vg和阈值电压Vt的工艺变动相抵消，在驱动电流OUT中输出以N×基准电流Iref表示的电流。此时，由于设定为N＝10，所以驱动电流OUT为300μA。
如上所述，因为从恒流驱动部20A输出的驱动电流OUT不受PMOS24、25的阈值电压Vt的变动或栅极电压Vg的变动的影响，所以该实施例1的电流驱动电路具有以下的效果。
(1)即使存在电源布线的电阻引起的电源电位VDD的降低，也能够抑制驱动电流OUT的变动。
(2)即使存在制造工艺的不均一性引起的阈值电压Vt的波动，也可抑制驱动电流OUT的变动。
进而，由于决定驱动电流OUT的偏压VB设定为较高的电压，所以即使产生NMOS23的栅极电压的变动，也因为该变动对偏压VB的比率小，所以可抑制驱动电流OUT的波动。
实施例2
图3是表示本发明的实施例2的偏压生成部的结构图。
由于代替图1中的偏压生成部10设置该偏压生成部10A，所以对与图1中的要素共同的要素付以共同的符号。
该偏压生成部10A具有对非反相输入端子施加基准电压VEL的运算放大器11，该运算放大器11的输出侧连接在NMOS14的栅极上。NMOS14的源极连接在接地电位GND上，漏极连接在结点N11上。在结点N11上连接PMOS15的漏极，该PMOS15的源极连接在结点N12上。结点N12经由栅极连接在接地电位GND上并设定为导通状态的PMOS16连接在电源电位VDD上。
进而，结点N12经由PMOS17连接在结点N13上，该结点N13连接在运算放大器11的反相输入端子上，并且经由电阻18连接在接地电位GND上。PMOS15、17的栅极连接在结点N11上，这些PMOS15、17构成电流反射镜电路。另外，这些NMOS14、PMOS15、16、17的电路结构与恒流驱动部20Ai的结构完全相同。即，NMOS14与恒流驱动部20Ai的NMOS23对应，PMOS15、16、17分别与恒流驱动部20Ai的PMOS24、21、25相对应。此外，以同一尺寸和结构构成对应的各晶体管，制造工艺也在同一条件下同时形成。
下面，对该偏压生成部10A的工作进行说明。
例如，作成NMOS14的栅极电压(偏压VB)上升。由此，在NMOS14和PMOS15中流过的电流增加。PMOS15中流过的电流增加时，流过对该PMOS15构成电流反射镜电路PMOS17中的电流也成比例地增加。
当PMOS17中流过的电流增加时，与该PMOS17串联连接的电阻18的压降增加，结点N13的电位上升。因为结点N13连接在运算放大器11的反相输入端子上，所以该运算放大器11的输出电压(即，偏压VB)降低。
通过这样的反馈工作，运算放大器11的反相输入端子的电位(即，结点N13的电位)与非反相输入端子的基准电压VEL相等。由此，在电阻18中流过使结点N13的电位与基准电压VEL相等的电流。即，只要将电阻18的电阻值R设为R＝VEL/Iref，则该电阻18中流过的电流就与基准电流Iref相等。此时，从运算放大器11输出的电压成为用于流过基准电流Iref的基准的偏压VB。
另一方面，从偏压生成部10A施加共同的偏压VB的各恒流驱动部20Ai是与该偏压生成部10A的输出侧完全相同的电路结构，并且，与该偏压生成部10A同时由相同的制造工艺在同一条件下形成。由此，从各恒流驱动部20Ai所输出的驱动电流OUTi与基准电流Iref相等。
如上所述，该实施例2的电流驱动电路中，将偏压生成部10A的基准电流输出用的电路结构作成与恒流驱动部20A相同的电路结构，并且，在相同的工艺条件下形成。由此，除实施例1的效果外，还有消除由偏压生成部10A设定的基准电流Iref和从各恒流驱动部20A输出的驱动电流OUTi的误差的效果。
另外，本发明并不限定于上述实施例，可以是各种变形。作为该变形例，例如有以下变形例。
(1)在实施例中，作为有机EL显示面板驱动用的电流驱动电路，例示出了电压、电流等的值，但是并不限定于显示面板等，也可作为对多个电路供给同一驱动电流的电流驱动电路使用。
(2)恒流驱动部20A具有驱动电流的导通·截止控制用的PMOS21，但是连续供给驱动电流用途的情况下，不需要该PMOS21。此时，也不需要图3中的PMOS16。
(3)实施例1的偏压生成部10的结构也不限定于例示出的结构。
(4)驱动电流的方向相反的情况下，可以作成调换PMOS和NMOS的结构。

Claims (2)

1.一种电流驱动电路，具备：偏压生成部，基于基准电压生成用于流过规定的基准电流的偏压；以及多个恒流驱动部，基于上述偏压输出与上述基准电流成比例的驱动电流，其特征在于，
上述各恒流驱动部具有：
第1导电型的第1晶体管，连接在第1电源电位和第1结点之间，由上述偏压控制导通状态；
第2导电型的第2晶体管，连接在第2电源电位和上述第1结点之间，由该第1结点的电位控制导通状态；以及
第3晶体管，连接在电流输出端子和上述第2电源电位之间，对上述第2晶体管构成电流反射镜电路，
上述偏压生成部具有：
运算放大器，对第1输入端子施加上述基准电压，第2输入端子连接到第2结点上并从输出侧输出上述偏压；
第1导电型的第4晶体管，连接在上述第1电源电位和第3结点之间，由上述偏压控制导通状态；
第2导电型的第5晶体管，连接在上述第2电源电位和上述第3结点之间，由该第3结点的电位控制导通状态；
第6晶体管，连接在上述第2结点和上述第2电源电位之间，对上述第5晶体管构成电流反射镜电路；以及
电阻，连接在上述第2结点和上述第1电源电位之间。
2.如权利要求1所述的电流驱动电路，其特征在于，
以同一尺寸和形状分别构成上述第1和第4晶体管、上述第2和第5晶体管、以及上述第3和第6晶体管，并且，在同一工艺条件下同时形成这些第1到第6晶体管。
CN200610006831A 2005-05-06 2006-02-05 电流驱动电路 Expired - Fee Related CN100578587C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005134938A JP2006313412A (ja) 2005-05-06 2005-05-06 電流駆動回路
JP2005134938 2005-05-06

Publications (2)

Publication Number Publication Date
CN1858836A CN1858836A (zh) 2006-11-08
CN100578587C true CN100578587C (zh) 2010-01-06

Family

ID=37297741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610006831A Expired - Fee Related CN100578587C (zh) 2005-05-06 2006-02-05 电流驱动电路

Country Status (4)

Country Link
US (1) US7436248B2 (zh)
JP (1) JP2006313412A (zh)
KR (1) KR20060115577A (zh)
CN (1) CN100578587C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109062317A (zh) * 2018-09-07 2018-12-21 无锡华润矽科微电子有限公司 恒流驱动电路及相应的光电烟雾报警电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1863001A1 (en) * 2006-06-01 2007-12-05 Thomson Licensing Video display device and operating method therefore
US7504814B2 (en) * 2006-09-18 2009-03-17 Analog Integrations Corporation Current generating apparatus and feedback-controlled system utilizing the current generating apparatus
JP5566000B2 (ja) * 2007-03-12 2014-08-06 キヤノン株式会社 発光表示装置の駆動回路、その駆動方法並びにカメラ
US7671667B2 (en) * 2007-04-20 2010-03-02 Texas Instruments Incorporated Rapidly activated current mirror system
CN101150329B (zh) * 2007-10-16 2011-03-16 络达科技股份有限公司 无线收发器的偏压电路
CN103163933B (zh) * 2011-12-16 2015-06-03 上海华虹宏力半导体制造有限公司 一种电流镜像电路
KR20160072703A (ko) * 2014-12-15 2016-06-23 에스케이하이닉스 주식회사 기준전압 생성회로
CN111369932B (zh) * 2018-12-24 2023-03-17 北京新岸线移动多媒体技术有限公司 一种显示设备的驱动方法和驱动电路
US11196397B2 (en) * 2019-12-31 2021-12-07 Novatek Microelectronics Corp. Current integrator for OLED panel
KR102253416B1 (ko) * 2020-06-10 2021-05-18 주식회사 동운아나텍 전류 구동회로
CN117238241B (zh) * 2023-11-15 2024-02-23 中科(深圳)无线半导体有限公司 一种Micro LED电流型驱动电路及其实现方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876869A (ja) * 1994-09-05 1996-03-22 Fuji Electric Co Ltd 多出力の電流出力回路装置
JP3315652B2 (ja) * 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP3500322B2 (ja) 1999-04-09 2004-02-23 シャープ株式会社 定電流駆動装置および定電流駆動半導体集積回路
JP2001136068A (ja) * 1999-11-08 2001-05-18 Matsushita Electric Ind Co Ltd 電流加算型ｄ／ａ変換器
US6323631B1 (en) * 2001-01-18 2001-11-27 Sunplus Technology Co., Ltd. Constant current driver with auto-clamped pre-charge function
US7352786B2 (en) * 2001-03-05 2008-04-01 Fuji Xerox Co., Ltd. Apparatus for driving light emitting element and system for driving light emitting element
JP3942007B2 (ja) * 2001-06-29 2007-07-11 株式会社ルネサステクノロジ 高周波電力増幅回路
JP2003043994A (ja) * 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP2003217281A (ja) * 2002-01-24 2003-07-31 Mitsubishi Electric Corp 電圧検出回路
JP3742357B2 (ja) * 2002-03-27 2006-02-01 ローム株式会社 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
ITTO20020566A1 (it) * 2002-06-28 2003-12-29 St Microelectronics Srl Regolatore di tensione ad alta velocita' di risposta
TWI247259B (en) 2003-08-06 2006-01-11 Ind Tech Res Inst Current drive system with high uniformity reference current and its current driver
US6897717B1 (en) * 2004-01-20 2005-05-24 Linear Technology Corporation Methods and circuits for more accurately mirroring current over a wide range of input current
US7208998B2 (en) * 2005-04-12 2007-04-24 Agere Systems Inc. Bias circuit for high-swing cascode current mirrors
US7301316B1 (en) * 2005-08-12 2007-11-27 Altera Corporation Stable DC current source with common-source output stage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109062317A (zh) * 2018-09-07 2018-12-21 无锡华润矽科微电子有限公司 恒流驱动电路及相应的光电烟雾报警电路
US11209854B2 (en) 2018-09-07 2021-12-28 CRM ICBG (Wuxi) Co., Ltd. Constant current driving circuit and corresponding photoelectric smoke alarm circuit

Also Published As

Publication number Publication date
JP2006313412A (ja) 2006-11-16
US20060261863A1 (en) 2006-11-23
CN1858836A (zh) 2006-11-08
KR20060115577A (ko) 2006-11-09
US7436248B2 (en) 2008-10-14

Similar Documents

Publication Publication Date Title
CN100578587C (zh) 电流驱动电路
US8471633B2 (en) Differential amplifier and data driver
US7880512B2 (en) Output driver circuit
JP4921106B2 (ja) バッファ回路
JP5233136B2 (ja) 定電流回路及び定電流回路を使用した発光ダイオード駆動装置
CN101615049B (zh) 参考缓冲电路
US7764123B2 (en) Rail to rail buffer amplifier
US7932707B2 (en) Voltage regulator with improved transient response
JP5032893B2 (ja) 昇圧回路
JP2017126259A (ja) 電源装置
US6741230B2 (en) Level shift circuit and image display device
US7683687B2 (en) Hysteresis characteristic input circuit including resistors capable of suppressing penetration current
JP4745023B2 (ja) リップルフィルタ回路
JP2009258787A (ja) 電源回路
CN106598124B (zh) 具有经调节偏压电流放大器的稳压器
JP4116003B2 (ja) 電流駆動回路
CN114489213B (zh) 线性稳压电路
JP2007072079A (ja) 信号レベル変換回路及び平面表示装置
US20060181336A1 (en) Bandgap reference voltage generator without start-up failure
JP2005311790A (ja) 信号レベル変換回路および該回路を用いた液晶表示装置
KR100863529B1 (ko) 연산 증폭기 회로
KR20080024411A (ko) 반도체 메모리 장치의 데이터 출력 드라이버
JP2010074379A (ja) ドライバ回路、及び電子回路装置
JP2013083471A (ja) 過電流検出回路
JP5203809B2 (ja) 電流ミラー回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100106

Termination date: 20130205