JP2003217281A

JP2003217281A - 電圧検出回路

Info

Publication number: JP2003217281A
Application number: JP2002015247A
Authority: JP
Inventors: Yoichi Hida; 洋一飛田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-01-24
Filing date: 2002-01-24
Publication date: 2003-07-31

Abstract

(57)【要約】【課題】チャージポンプ回路の出力電圧を検出し、必
要な電圧が得られている場合にはチャージポンプ回路の
動作を停止させ、消費電力の低減をはかる。【解決手段】第１の電界効果トランジスタによって、
基準電圧よりもしきい値電圧分だけ低い電圧を出力す
る。第２の電界効果トランジスタによって、チャージポ
ンプの出力電圧よりもしきい値電圧分だけ低い電圧を出
力する。第３の電界効果トランジスタのゲートおよびソ
ースに、第１および第２の電界効果トランジスタの出力
を、それぞれ入力する。両入力の差がしきい値電圧を超
えると、第３の電界効果トランジスタが導通し電流が流
れる。この電流によってチャージポンプの動作を制御す
る。第１および第３の電界効果トランジスタのしきい値
電圧が同じであれば、チャージポンプの出力電圧と基準
電圧との差は、第２の電界効果トランジスタのしきい値
電圧になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧を昇圧して出
力する電圧発生回路に関し、とくに、出力電圧を検出し
所定の出力電圧となるよう電圧発生回路を制御するため
の電圧検出回路に関する。

【０００２】

【従来の技術】まず、図９を参照して従来の電圧発生回
路を説明する。図９には、ＤＲＡＭ（多数あるメモリセ
ルのうちの１セルのみが図示されている）とその駆動回
路、および駆動回路に電圧を供給するための電圧発生回
路が示されている。

【０００３】ここで、図９に示したメモリセル５０に
「Ｈ」レベルのデータを書き込む場合を考える。まず、
列選択回路６２によってビット線５６が選択され、列駆
動回路６４によってこのビット線５６の電位が「Ｈ」レ
ベルに設定される。このとき、通常、列駆動回路６４に
はＤＲＡＭの主電源Ｖ_DDが供給されており、その電圧値
Ｖ_DDが、そのまま「Ｈ」レベルの電圧として使用され
る。

【０００４】ビット線５６を「Ｈ」レベルに設定するの
にあわせ、行選択回路５８によってワード線５４が選択
され、行駆動回路６０によってこのワード線５４に書き
込み信号が印加される。書き込み信号の印加によって書
き込みトランジスタＱ_Wがオンとなり、ビット線５６の
電位「Ｈ」レベルが、メモリセル５０のデータ保持ノー
ド５２に書き込まれる。

【０００５】このとき、書き込み信号としては、書き込
みトランジスタＱ_Wのゲートしきい値電圧Ｖ_TNを考慮
し、ビット線５６の電位「Ｈ」レベルに対し充分高い電
圧、すなわちＶ_DD＋Ｖ_TN以上の電圧が必要である。した
がって、行駆動回路６０にはＶ _DD＋Ｖ_TN以上である電圧
Ｖ_PPを供給する必要がある。

【０００６】ＤＲＡＭの主電源Ｖ_DDからこのような電圧
を生成するために、電圧発生回路が設けられている。図
９（ａ）に示すように、電圧発生回路は、チャージポン
プ回路３０、電圧クランプトランジスタＱ_C、および電
圧安定化容量Ｃからなる。チャージポンプ回路３０の一
例を図９（ｂ）に示す。

【０００７】図９（ｂ）に示すチャージポンプ回路３０
は、２つの電界効果トランジスタＱ _Nおよび容量Ｃｃか
らなり、ＤＲＡＭの主電源Ｖ_DDおよび繰り返し信号φが
入力され、電圧Ｖ_PPを出力する。ここで出力電圧Ｖ
_PPは、主電源Ｖ_DDと繰り返し信号φとの和から２つの電
界効果トランジスタＱ_Nのしきい値電圧Ｖ_TNを差し引い
たＶ_DD＋φ−２Ｖ_TNになる。通常、繰り返し信号φはＤ
ＲＡＭの主電源Ｖ_DDから生成され、振幅がＶ_DDであるか
ら、結果として、出力電圧Ｖ_PP＝２Ｖ_DD−２Ｖ_TNにな
る。

【０００８】このチャージポンプ回路３０の出力電圧Ｖ
_PPを所定の電圧へと制限するため、チャージポンプ回路
３０の出力Ｖ_PPとＤＲＡＭの主電源Ｖ_DDとのあいだに、
電圧クランプトランジスタＱ_Cが接続されている。電圧
クランプトランジスタＱ_Cは、ドレイン電極とゲート電
極とを短絡したダイオード接続であり、チャージポンプ
回路３０の出力電圧Ｖ_PPの上昇とともにオンとなり、ク
ランプ電流（図９の矢印Ｆ）を流す。この結果、チャー
ジポンプ回路３０の出力電圧Ｖ_PPは、ＤＲＡＭの主電源
の電圧Ｖ_DDに電圧クランプトランジスタＱ_Cのしきい値
電圧Ｖ_TNを加算した電圧Ｖ_PP＝Ｖ_DD＋Ｖ_TNへとクランプ
される。

【０００９】さらに、ワード線に書き込み信号を印加し
た際、すなわちワード線に電流を流した際の出力電圧Ｖ
_PPの電圧変動を低減するため、チャージポンプ回路３０
の出力には電圧安定化容量Ｃが接続されている。

【００１０】

【発明が解決しようとする課題】以上説明したように、
従来の電圧発生回路では、チャージポンプ回路によって
過剰な電圧を発生させ、この電圧を電圧クランプトラン
ジスタＱ_Cを用いてクランプすることにより所定の電圧
としていた。したがって、電圧クランプトランジスタＱ
_Cには、常時クランプ電流Ｆが流れ続けることになり、
消費電力の増大という問題を引き起こしていた。

【００１１】本発明は上記の問題を解決するためになさ
れたものであり、チャージポンプ回路の出力電圧を検出
し、必要な電圧が得られている場合にはチャージポンプ
回路の動作を停止（中断）させ消費電力の低減をはかる
ことのできる電圧検出回路を提供するものである。

【００１２】

【課題を解決するための手段】そこで、本発明の電圧検
出回路は、ＤＲＡＭや各種の平面型表示装置など、複数
のデータ信号線と、複数の制御信号線と、データ信号線
とデータ保持ノードとのあいだに設けられ制御信号線の
制御信号によって動作する第１のスイッチング素子と、
データ保持ノードと共通電位源とのあいだに設けられた
容量性素子と、制御信号線を選択する第１の選択回路
と、該選択された制御信号線に制御信号を印加する第１
の駆動回路と、データ信号線を選択する第２の選択回路
と、該選択されたデータ信号線にデータ信号を印加する
第２の駆動回路と、前記第１の駆動回路に制御信号用の
電圧を供給する電圧発生回路とからなり、第１のスイッ
チング素子の動作によってデータ保持ノードにデータ信
号を書き込む回路において、電圧発生回路の出力電圧を
検出し、あらかじめ設定された電圧レベルにしたがっ
て、この電圧発生回路の出力電圧を制御することを特徴
とする。

【００１３】また、本発明の電圧検出回路は、ある種の
平面型表示装置など、複数のデータ信号線と、複数の制
御信号線と、データ信号線とデータ保持ノードとのあい
だに設けられ制御信号線の制御信号によって動作する第
１のスイッチング素子と、データ保持ノードと共通電位
源とのあいだに設けられた容量性素子と、データ保持ノ
ードの電位に応答して動作する第２のスイッチング素子
と、第２のスイッチング素子の一端に電気的に結合した
表示素子と、制御信号線を選択する第１の選択回路と、
該選択された制御信号線に制御信号を印加する第１の駆
動回路と、データ信号線を選択する第２の選択回路と、
該選択されたデータ信号線にデータ信号を印加する第２
の駆動回路と、前記第１の駆動回路に制御信号用の電圧
を供給する電圧発生回路とからなり、第１のスイッチン
グ素子の動作によってデータ保持ノードにデータ信号を
書き込み、該データ保持ノードに書き込まれたデータ信
号によって前記表示素子を制御する回路において、電圧
発生回路の出力電圧を検出し、あらかじめ設定された電
圧レベルにしたがって、この電圧発生回路の出力電圧を
制御することを特徴とする。

【００１４】さらに、本発明の電圧検出回路は、前記第
１および第２のスイッチング素子が電界効果トランジス
タであることを特徴とする。

【００１５】また、前記表示素子として液晶が用いられ
ていることを特徴とする。

【００１６】あるいは、前記表示素子として有機ＥＬ素
子が用いられていることを特徴とする。

【００１７】また、本発明の電圧検出回路は、第１の電
圧源Ｖ_DDと第２の電圧源Ｖ_PPとのあいだの電位差Ｖ_PP−
Ｖ_DDを検出するための電圧検出回路であって、第１の電
圧源Ｖ_DDに接続され、しきい値電圧Ｖ_TH1分だけ低い電
圧Ｖ_DD−Ｖ_TH1を出力する第１の電界効果トランジスタ
と、第２の電圧源Ｖ_PPに接続され、しきい値電圧Ｖ_TH2
分だけ低い電圧Ｖ_PP−Ｖ_TH2を出力する少なくとも１つ
の第２の電界効果トランジスタと、前記第１の電界効果
トランジスタの出力電圧Ｖ_DD−Ｖ_TH1がゲート電極に、
前記第２の電界効果トランジスタの出力電圧Ｖ_PP−Ｖ
_TH2がソース電極にそれぞれ入力され、両電圧の差がし
きい値電圧Ｖ_TH3以上のときに導通する第３の電界効果
トランジスタとからなり、第１の電圧源Ｖ_DDと第２の電
圧源Ｖ_PPとのあいだの電位差Ｖ_PP−Ｖ_DDが、第２および
第３のトランジスタのしきい値電圧の和から第１のトラ
ンジスタのしきい値電圧を差し引いた電圧Ｖ_TH2＋Ｖ_TH3
−Ｖ_TH ₁よりも大であるか否かを、前記第３の電界効果
トランジスタの導通、非導通によって検出することを特
徴とする。

【００１８】さらに、前記第１の電界効果トランジスタ
のしきい値電圧Ｖ_TH1と、前記第３の電界効果トランジ
スタのしきい値電圧Ｖ_TH3とが同一であり、第１の電圧
源Ｖ_D _Dと第２の電圧源Ｖ_PPとのあいだの電位差Ｖ_PP−Ｖ
_DDが、第２のトランジスタのしきい値電圧Ｖ_TH2よりも
大であるか否かを、前記第３の電界効果トランジスタの
導通、非導通によって検出することを特徴とする。

【００１９】また、本発明の電圧検出回路は、昇圧回路
の出力電圧Ｖ_PPを検知し、検知した電圧に応じて該昇圧
回路の動作をオンオフするための電圧検出回路であっ
て、昇圧回路の出力電圧Ｖ_PPが入力される第１の端子
と、第１の基準電圧が供給される第２の端子と、第２の
基準電圧が供給される第３の端子と、接地された第４の
端子とを有し、第１の端子と第３の端子とのあいだに、
第１の電界効果トランジスタと第１の抵抗性素子とが直
列接続され、第２の端子と第４の端子とのあいだに、第
２の電界効果トランジスタと第３の電界効果トランジス
タと第２の抵抗性素子とが直列接続され、前記第１およ
び第２の電界効果トランジスタは、ゲート電極とドレイ
ン電極とが短絡されたダイオード接続であり、前記第３
の電界効果トランジスタのゲート電極は、前記第１の電
界効果トランジスタと第１の抵抗性素子との接続点に接
続され、前記第３の電界効果トランジスタと前記第２の
抵抗性素子との接続点から、昇圧回路の動作をオンオフ
させるための電圧信号が取り出されることを特徴とす
る。

【００２０】また、前記第１の抵抗性素子が複数の抵抗
性素子を直列接続してなり、前記第３の電界効果トラン
ジスタのゲート電極が、該複数直列接続した抵抗性素子
のいずれかの接続点に接続されていることを特徴とす
る。

【００２１】また、前記第１の基準電圧が、昇圧回路の
主電源の電圧であることを特徴とする。

【００２２】さらに、前記第１および第２の抵抗性素子
が、抵抗素子または電界効果トランジスタであることを
特徴とする。

【００２３】また、前記第１および第３の電界効果トラ
ンジスタがＰ型の電界効果トランジスタであることを特
徴とする。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。

【００２５】実施の形態１図１に、本発明の一実施の形態を示す。

【００２６】主電源Ｖ_DDおよび繰り返し信号φが供給さ
れて出力Ｖ_PPを出力するチャージポンプ回路３０に、本
実施の形態の電圧検出回路２０が接続されている。電圧
検出回路２０の出力はインバータ回路８０へと入力さ
れ、インバータ回路８０の出力がＡＮＤ回路４０へと入
力されている。さらに、ＡＮＤ回路４０には、前述の繰
り返し信号φが入力されており、繰り返し信号φとイン
バータ回路８０の出力とのＡＮＤ信号が、ＡＮＤ回路４
０の出力としてチャージポンプ回路３０に供給されるよ
うになっている。

【００２７】ここで、図１に示すとおり、本実施の形態
の電圧検出回路２０は、Ｐ型電界効果トランジスタ
Ｑ_P1，Ｑ_P2、Ｎ型電界効果トランジスタＱ_N1および抵抗
性素子Ｒ ₁，Ｒ₂からなる。

【００２８】Ｐ型電界効果トランジスタＱ_P1と抵抗性素
子Ｒ₁とが、主電源Ｖ_DDと接地とのあいだに直列に接続
されている。トランジスタＱ_P1と抵抗性素子Ｒ₁との接
続点をノード１と呼ぶことにする。なお、トランジスタ
Ｑ_P1はドレイン電極とゲート電極とを短絡したダイオー
ド接続である。

【００２９】一方、Ｎ型電界効果トランジスタＱ_N1、Ｐ
型電界効果トランジスタＱ_P2および抵抗性素子Ｒ₂は、
チャージポンプ回路３０の出力Ｖ_PPと接地とのあいだに
直列に接続されている。トランジスタＱ_N1とトランジス
タＱ_P2との接続点をノード３と呼び、トランジスタＱ_P2
と抵抗性素子Ｒ₂との接続点をノード２と呼ぶことにす
る。なお、トランジスタＱ_N1はドレイン電極とゲート電
極とを短絡したダイオード接続である。また、トランジ
スタＱ_P2のゲート電極は、前記ノード１に接続されてい
る。

【００３０】抵抗性素子Ｒ₁の抵抗値は大きく、トラン
ジスタＱ_P1の等価導通抵抗値にくらべ充分大きな値とさ
れている。したがって、ノード１にはほぼＶ_DD−│Ｖ_TP
│の電圧が発生する。ここで、Ｖ_TPはＰ型電界効果トラ
ンジスタＱ_P1のしきい値電圧である。同様に、抵抗性素
子Ｒ₂の抵抗値も大きく、トランジスタＱ_N1、Ｑ_P2の等
価導通抵抗値にくらべ充分大きな値とされている。

【００３１】図１の電圧発生回路１０の動作を、以下に
説明する。

【００３２】まず、チャージポンプ回路３０の出力電圧
Ｖ_PPがＶ_DD＋Ｖ_TN（Ｖ_TNはＮ型電界効果トランジスタＱ
_N1のしきい値電圧）より低い場合には、トランジスタＱ
_N1，Ｑ_P2は非導通であり、抵抗Ｒ₂には電流が流れな
い。このため、ノード２の電位は接地レベルとなり、イ
ンバータ回路８０の出力であるノード４は電圧Ｖ_DD、す
なわち「Ｈ」レベルとなる。したがって、繰り返し信号
φがＡＮＤ回路４０を経由してチャージポンプ回路３０
へと供給され、チャージポンプ回路３０の動作により出
力Ｖ_PPは上昇する。

【００３３】チャージポンプ回路３０の出力Ｖ_PPが上昇
してＶ_DD＋Ｖ_TNを超えると、トランジスタＱ_N1,Ｑ_P2が
導通する。ここで、トランジスタＱ_P2のゲート電圧はノ
ード１の電位、すなわちＶ_DD−│Ｖ_TP│に設定されてい
るから、トランジスタＱ_P2，Ｑ_N1のしきい値電圧をそれ
ぞれＶ_TP，Ｖ_TNとし、トランジスタＱ_N1,Ｑ_P2が導通す
るための条件は、Ｖ_PP≧Ｖ_DD−│Ｖ_TP│＋│Ｖ_TP│＋Ｖ_TN（＝Ｖ_DD＋
Ｖ_TN）である。

【００３４】したがって、チャージポンプ回路３０の出
力Ｖ_PPが上昇し、Ｖ_DD＋Ｖ_TNのレベルを超えると、トラ
ンジスタＱ_N1,Ｑ_P2が導通してノード２の電位が上昇す
る。ノード２の電位がインバータ回路８０のしきい値レ
ベルをこえると、インバータ回路８０が反転し、出力で
あるノード４は接地電位、すなわち「Ｌ」レベルとな
る。この結果、ＡＮＤ回路４０が禁止状態になり、チャ
ージポンプ回路３０への繰り返し信号φの供給が中断さ
れ、チャージポンプ動作が停止する。

【００３５】そののち、行選択回路が動作してＶ_PPから
ワード線へと電流が流れると、電力が消費されＶ_PPのレ
ベルが低下する。Ｖ_PPのレベルがＶ_DD＋Ｖ_TNより低下す
ると、トランジスタＱ_N1，Ｑ_P2が非導通となり、ノード
２が接地電位となって、インバータ回路８０のノード４
が「Ｈ」レベルとなる。この結果、ＡＮＤ回路４０にお
ける禁止状態が解除され、チャージポンプ回路３０に繰
り返し信号φが供給されるようになり、出力Ｖ_PPがふた
たび上昇する。

【００３６】このように、本実施の形態の電圧検出回路
は、電圧Ｖ_PPがＶ_DD＋Ｖ_TNのレベルよりも大きいか否か
を検出し、Ｖ_PPがＶ_DD＋Ｖ_TNのレベルを超えるとチャー
ジポンプ回路３０の動作を停止させ、Ｖ_DD＋Ｖ_TNのレベ
ルを下回るとチャージポンプ回路３０を動作させる。し
たがって、従来の電圧発生回路のように常時クランプ電
流が流れることがなく、消費電力の低減を実現すること
ができる。

【００３７】また、トランジスタＱ_P1とＱ_P2とを同一の
寸法、形状かつ同一のプロセスで製作することにより、
両者のしきい値電圧Ｖ_TPを一致させ、ノード３に精度よ
くＶ _DDをつくり出すことが可能である。したがって、主
電源Ｖ_DDにばらつきや変動が生じる場合でも、この主電
源Ｖ_DDのばらつきや変動に追従して、トランジスタＱ _N1
のしきい値Ｖ_TN分だけ高い電圧をＶ_PPとして精度よく出
力することができる。

【００３８】このため、ソース電極にＶ_DDが供給される
書き込みトランジスタＱ_W（図９参照）のゲート電極
に、確実にしきい値Ｖ_TN分だけ高い電圧（＝Ｖ_DD＋
Ｖ_TN）を供給することができ、書き込みの信頼性を高め
ることができる。

【００３９】また、書き込みトランジスタＱ_Wとトラン
ジスタＱ_N1とを同一の寸法、形状かつ同一のプロセスで
製作し、両者のしきい値電圧Ｖ_TNを一致させることによ
り、Ｖ_PPのレベルが高くなりすぎることがなく、書き込
みトランジスタＱ_Wの絶縁信頼性の向上および消費電力
の低減をはかることができる。

【００４０】さらに、周囲温度などによるトランジスタ
のしきい値電圧の変化を考えると、行駆動回路（すなわ
ち書き込みトランジスタＱ_W）の要求電圧Ｖ_DD＋Ｖ_TNの
変化に対して、電圧発生回路の供給電圧Ｖ_PP（トランジ
スタＱ_N1のしきい値電圧Ｖ_TNによって規定され、Ｖ_PP＝
Ｖ_DD＋Ｖ_TN）が連動して変化するため、温度変化による
供給電圧の過不足も生じない。すなわち、本実施の形態
によれば、要求電圧と供給電圧とのあいだで温度補償が
されていることになる。

【００４１】なお、ノード１の電圧は主電源の電圧Ｖ_DD
およびトランジスタＱ_P1のしきい値電圧Ｖ_TPによって決
まっており、接地電位にはほとんど依存しない。したが
って、トランジスタＱ_P1と抵抗性素子Ｒ₁の直列回路に
おいて、抵抗性素子Ｒ₁は必ずしも接地されている必要
はなく、ほかの基準電位に接続されていてもよい。

【００４２】実施の形態２図２に本発明のほかの実施の形態を示す。

【００４３】本実施の形態の電圧検出回路２０は、図１
に示した実施の形態１の電圧検出回路に、Ｎ型電界効果
トランジスタＱ_N3を追加したものである。Ｎ型電界効果
トランジスタＱ_N3の有無以外については前記実施の形態
１と同一であるため、説明を省略する。

【００４４】Ｎ型電界効果トランジスタＱ_N3は、Ｖ_PPと
トランジスタＱ_N1とのあいだに接続されている。すなわ
ち、本実施の形態では、Ｎ型電界効果トランジスタ
Ｑ_N3，Ｑ _N1、Ｐ型電界効果トランジスタＱ_P2および抵抗
性素子Ｒ₂が、チャージポンプ回路３０の出力Ｖ_PPと接
地とのあいだに直列に接続されている。なお、トランジ
スタＱ_N3はドレイン電極とゲート電極とを短絡しダイオ
ード接続されている。

【００４５】したがって、本実施の形態においては、チ
ャージポンプ回路３０の出力Ｖ_PPがＶ_DD＋２Ｖ_TNのレベ
ルになると、トランジスタＱ_N3，Ｑ_N1，Ｑ_P2が導通して
抵抗性素子Ｒ２に電流が流れ、ノード２の電位が上昇す
る。そして、インバータ回路８０が反転し、繰り返し信
号φの供給が停止してチャージポンプ動作が停止する。

【００４６】本実施の形態によれば、Ｖ_PPのレベルを図
１に示した実施の形態よりも高いレベル、すなわちＶ_DD
＋２Ｖ_TNとすることが可能であり、より高いゲート電圧
を印加することによって書き込みトランジスタＱ_W（図
９参照）の導通を容易かつ確実にし、書き込みの動作マ
ージンを向上させることができる。

【００４７】また、ダイオード接続したトランジスタを
さらに増やしてＶ_PPとノード３とのあいだに直列接続す
ることにより、Ｖ_PPをさらに高いレベルとして動作マー
ジンを向上させることができる。つまり、本実施の形態
によれば、Ｖ_PPとノード３とのあいだに接続するトラン
ジスタの数によって、Ｖ_PPを任意のレベルに設定するこ
とが可能である。ただし、トランジスタにおいては、ゲ
ート電圧が高くなるにつれゲート絶縁膜の信頼性が低下
する。したがって、Ｖ_PPはトランジスタの劣化の度合い
を考慮して適度なレベルに設定するのがよい。

【００４８】なお、│Ｖ_TP│≧Ｖ_TNであれば、Ｑ_N1をＰ
型トランジスタで置きかえてもよい。この場合、Ｐ型ト
ランジスタのゲートはノード３側に接続される。

【００４９】実施の形態３図３に本発明の別の実施の形態を示す。

【００５０】本実施の形態の電圧検出回路２０は、図２
に示した実施の形態２の電圧検出回路において、Ｎ型電
界効果トランジスタＱ_N3をＰ型電界効果トランジスタＱ
_P4に置きかえたものである。

【００５１】したがって、本実施の形態においては、チ
ャージポンプ回路３０の出力Ｖ_PPがＶ_DD＋Ｖ_TN＋│Ｖ_TP
│のレベルになると、トランジスタＱ_P4，Ｑ_N1，Ｑ_P2が
導通して抵抗性素子Ｒ２に電流が流れ、ノード２の電位
が上昇する。そして、インバータ回路８０が反転し、繰
り返し信号φの供給が停止してチャージポンプ動作が停
止する。

【００５２】このように、本実施の形態によれば、Ｎ型
トランジスタのしきい値電圧Ｖ_TNとＰ型トランジスタの
しきい値電圧│Ｖ_TP│とのあいだに差がある場合、Ｎ型
トランジスタＱ_N3をＰ型トランジスタＱ_P4に置きかえる
ことによって、異なるＶ_PPとすることができる。つま
り、Ｎ型トランジスタとＰ型トランジスタのしきい値電
圧の違いを利用して、よりきめ細かくＶ_PPを選択するこ
とができる。

【００５３】実施の形態４図４に本発明のまた別の実施の形態を示す。

【００５４】本実施の形態の電圧検出回路２０は、図１
に示した実施の形態１の電圧検出回路において、抵抗性
素子Ｒ₁，Ｒ₂としてＮ型電界効果トランジスタＱ_N4，Ｑ
_N5を用いたことを特徴とする。

【００５５】電界効果トランジスタは、抵抗素子よりも
単位長さ当たりの等価抵抗値が大きい。したがって、抵
抗性素子として電界効果トランジスタを用いることによ
り、回路の占有面積を小さくすることができる。もちろ
ん、Ｎ型電界効果トランジスタＱ_N4，Ｑ_N5のかわりにＰ
型電界効果トランジスタを用いてもよい。

【００５６】なお、電界効果トランジスタは、電圧検出
回路２０やインバータ回路８０、チャージポンプ回路３
０などにすでに用いられている。したがって、本実施の
形態によれば、あらたなあるいは異なる製造プロセスを
必要とすることなく、回路の占有面積の縮小が可能であ
る。

【００５７】実施の形態５図５に本発明のさらに別の実施の形態を示す。

【００５８】本実施の形態の電圧検出回路２０は、図２
に示した実施の形態２の電圧検出回路において、抵抗性
素子Ｒ₁を抵抗性素子Ｒ₁₁，Ｒ₁₂の直列接続によって構
成し、両者の接続点（図５のノード１ａ）からＰ型電界
効果トランジスタＱ_P2のゲート電圧を供給することを特
徴とする。

【００５９】すでに述べたように、ダイオード接続され
たＰ型電界効果トランジスタＱ_P1のドレイン側、すなわ
ちノード１には、Ｖ_DD−│Ｖ_TP│の電圧が発生する。し
たがって、抵抗性素子Ｒ₁₁，Ｒ₁₂の接続点であるノード
１ａの電圧Ｖ_1aは、Ｖ_1a＝Ｖ_DD−│Ｖ_TP│−Ｒ₁₁／（Ｒ₁₁＋Ｒ₁₂）×（Ｖ_DD
−│Ｖ_TP│）となり、この電圧Ｖ_1aがＰ型電界効果トランジスタＱ_P2
のゲートに印加される。

【００６０】したがって、Ｎ型電界効果トランジスタＱ
_N3，Ｑ_N1のしきい値電圧をそれぞれＶ_TN、Ｐ型電界効果
トランジスタＱ_P2のしきい値電圧をＶ_TPとし、チャージ
ポンプ回路３０の出力Ｖ_PPが、Ｖ_PP＝Ｖ_1a＋２・Ｖ_TN＋│Ｖ_TP│ ＝Ｖ_DD＋２・Ｖ_TN−Ｒ₁₁／（Ｒ₁₁＋Ｒ₁₂）×（Ｖ_DD−│
Ｖ_TP│）を超えると、Ｎ型電界効果トランジスタＱ_N3，Ｑ_N1およ
びＰ型電界効果トランジスタＱ_P2が導通し、チャージポ
ンプ回路３０の動作が停止する。

【００６１】以上述べたように、本実施の形態によれ
ば、抵抗性素子Ｒ₁₁，Ｒ₁₂の抵抗値を適宜選択すること
により、出力電圧Ｖ_PPをトランジスタのしきい値電圧Ｖ
_TN，Ｖ _TPに制約されることなく定めることができる。

【００６２】したがって、たとえば書き込みトランジス
タＱ_W（図９参照）のゲート電極に必要な電圧Ｖ_DD＋Ｖ
_TNに対し、適度なマージンＶ_TN−Ｒ₁₁／（Ｒ₁₁＋Ｒ₁₂）×（Ｖ_DD−│Ｖ_TP│）を設定した電圧を供給することができるため、ゲート絶
縁膜の破壊や劣化を招くことなく、書き込みの信頼性を
高めることができる。

【００６３】なお、本実施の形態をほかの実施の形態と
組み合わせて用いても、もちろんよい。たとえば、Ｎ型
電界効果トランジスタＱ_N3，Ｑ_N1をＰ型電界効果トラン
ジスタに置きかえてもよく、抵抗性素子Ｒ₁₁，Ｒ₁₂，Ｒ
₂とくにＲ₂をＮ型あるいはＰ型の電界効果トランジスタ
にしてもよい。

【００６４】実施の形態６前記実施の形態５においては、電圧発生回路の出力Ｖ_PP
をよりきめ細かく制御するため、抵抗性素子Ｒ₁を複数
の抵抗性素子の直列接続によって構成し、これら複数の
抵抗性素子の接続点（のいずれか）からＰ型電界効果ト
ランジスタＱ_P2にゲート電圧を供給した。すなわち、図
５におけるノード１の電圧Ｖ_DD−│Ｖ_TP│を複数の抵抗
性素子によって分圧することにより、Ｐ型電界効果トラ
ンジスタＱ_P2に供給する電圧をＶ_DD−│Ｖ_TP│よりも小
さめにした。

【００６５】しかし、抵抗性素子を複数設けることはせ
ず、かわりに抵抗性素子Ｒ₁の抵抗値を小さくすること
によっても、Ｐ型電界効果トランジスタＱ_P2に供給する
電圧をＶ_DD−│Ｖ_TP│よりも小さめにすることが可能で
ある。

【００６６】以上の説明においては、トランジスタのし
きい値電圧Ｖ_TN，Ｖ_TPを固定した電圧として扱って動作
説明を行なってきたが、実際には、動作状態のトランジ
スタのゲート・ソース間電圧（ダイオード接続において
は順方向電圧降下）はトランジスタの動作電流値によっ
て変化する（電流値が大きければ電圧降下も大きい）。
したがって、抵抗性素子Ｒ１，Ｒ２の抵抗値を変えるこ
とによっても、電圧発生回路の出力Ｖ_PPを調整すること
が可能である。

【００６７】たとえば、抵抗性素子Ｒ₁の抵抗値を小さ
くすることにより、Ｐ型電界効果トランジスタＱ_P1を流
れる電流は大きくなる。通常、ドレイン電流が大きくな
るほどしきい値電圧も大きくなるため、ノード１の電圧
Ｖ_DD−│Ｖ_TP│は、抵抗性素子Ｒ₁の抵抗値が大きくト
ランジスタＱ_P1を流れる電流が小さい場合にくらべ、小
さくなる。

【００６８】この小さめの電圧が、Ｐ型電界効果トラン
ジスタＱ_P2のゲート電極に供給されるため、前記実施の
形態５と同様、トランジスタＱ_N3，Ｑ_N1のしきい値電圧
Ｖ_TN、およびトランジスタＱ_P2のしきい値電圧Ｖ_TPに制
約されることなく出力電圧Ｖ _PPを定めることができる。
したがって、たとえば書き込みトランジスタＱ_W（図９
参照）に対し、適度なマージンを有する電圧を供給する
ことができるようになり、ゲート絶縁膜の破壊や劣化を
招くことなく、書き込みの信頼性を高めることができ
る。

【００６９】また逆に、抵抗性素子Ｒ₁の抵抗値を大き
くする、あるいは抵抗性素子Ｒ₂の抵抗値を小さくする
ことにより、Ｖ_PPをトランジスタＱ_P1，Ｑ_P2，Ｑ_N1，Ｑ
_N3のしきい値電圧Ｖ_TP，Ｖ_TNによって定まる電圧より高
めとすることも可能である。したがって、図１にて説明
した実施の形態１のように、１個のトランジスタＱ_N1の
しきい値Ｖ_TNによってＶ_PPを定めている場合でも、書き
込みトランジスタＱ_Wの要求する電圧Ｖ_DD＋Ｖ_TNに対
し、マージンを有する電圧をＶ_PPとして供給することが
可能である。

【００７０】前記実施の形態５においては、ノード１の
電圧全体、すなわちＶ_DD−│Ｖ_TP│を分圧しているのに
対し、本実施の形態では、トランジスタＱ_P1のしきい値
電圧Ｖ_TPだけを変化させている（抵抗性素子Ｒ₁の抵抗
値を変化させる場合）。あるいは、トランジスタＱ_P2，
Ｑ_N1，Ｑ_N3のしきい値電圧Ｖ_TP，Ｖ_TNだけを変化させて
いる（抵抗性素子Ｒ₂の抵抗値を変化させる場合）。こ
のため、本実施の形態によれば、抵抗性素子Ｒ
₁（Ｒ₁₁，Ｒ₁₂），Ｒ₂の抵抗値に誤差が生じた場合の影
響が小さく、常に所望の出力電圧Ｖ_PPを得ることができ
る。

【００７１】実施の形態７本発明の電圧検出回路を備える電圧発生回路の適用例
を、図６〜８を参照しつつ説明する。

【００７２】図６は本発明の電圧検出回路を備える電圧
発生回路１０を、液晶表示装置に用いた例である。通
常、液晶表示装置は、多数の画素を縦横のマトリクス状
に配置して構成されているが、図６には、そのうちの１
画素が示されている。

【００７３】液晶表示装置においては、書き込みトラン
ジスタＱ_Wとして、ＴＦＴ（ＴＨＩＮＦＩＬＭＴＲ
ＡＮＳＩＳＴＯＲ）型の電界効果トランジスタが広く用
いられている。これにあわせ、電圧発生回路や行選択回
路、列選択回路のトランジスタにも、ＴＦＴ型の電界効
果トランジスタが用いられる。

【００７４】図６からも明らかなように、液晶表示装置
の構成および動作は、図９にて説明したＤＲＡＭの構成
および書き込み動作に類似している。

【００７５】まず、列選択回路６２ａによってデータ線
５６ａが選択され、列駆動回路６４ａによってこのデー
タ線５６ａに、表示すべき画像（すなわち明暗の階調）
に対応した電圧が印加される。通常、列駆動回路６４ａ
は、供給された主電源Ｖ_DDからデータ線５６ａに印加す
る電圧を生成するため、データ線５６ａの最大電位はこ
の電圧Ｖ_DDである。

【００７６】データ線５６ａに電圧を印加するのにあわ
せ、行選択回路５８ａによってゲート線５４ａが選択さ
れ、行駆動回路６０ａによってこのゲート線５４ａに書
き込み信号が印加される。書き込み信号の印加によって
書き込みトランジスタＱ_Wがオンとなり、データ線５６
ａの電圧が、画素５０ａのデータ保持ノード５２に書き
込まれる。データ保持ノード５２ａの電圧が表示電極６
６へと印加され、画素５０ａの液晶が駆動されて表示が
得られる。なお、データ保持ノード５２ａの電圧は、つ
ぎの書き込みまでのあいだ、データ保持容量Ｃ_Sによっ
て保持される。

【００７７】このような液晶表示装置においても、やは
り書き込みトランジスタＱ_Wのゲートしきい値電圧Ｖ_TN
を考慮し、データ線５６ａの最大電位Ｖ_DDに対し充分高
い電圧をゲート線５４ａに印加する必要がある。したが
って、行駆動回路６０には、Ｖ_DD＋Ｖ_TN以上である電圧
Ｖ_PPを供給する必要がある。

【００７８】すでに述べたように本発明によれば、Ｖ_DD
に追随しかつしきい値電圧Ｖ_TNの分だけ高い電圧Ｖ
_PPを、クランプ電流を流すことなく供給することが可能
である。また、必要に応じ、この電圧Ｖ_DD＋Ｖ_TNに対
し、適度なマージンを見込んだ電圧をＶ_PPとして供給す
ることが可能である。したがって、低消費電力かつ書き
込みの信頼性の高い液晶表示装置を得ることが可能であ
る。また、書き込みトランジスタＱ_Wや行駆動回路に不
必要に高い電圧が印加されることがないため、信頼性が
高く寿命の長い液晶表示装置を得ることができる。

【００７９】なお、図７に示すように、書き込みトラン
ジスタＱ_Wによってさらに別のトランジスタ（駆動トラ
ンジスタ）Ｑ_Dを制御し、トランジスタＱ_Dを介してコモ
ン配線６８ｂの電位を表示電極６６ｂに印加する形式の
表示装置であっても、もちろん本発明の電圧検出回路が
適用可能である。

【００８０】また、図８に示すように、書き込みトラン
ジスタＱ_Wによって別のトランジスタ（駆動トランジス
タ）Ｑ_Dを制御し、トランジスタＱ_Dに接続された有機Ｅ
Ｌ素子７０ｃに電流を流して発光させる有機ＥＬ方式の
表示装置であっても、やはり本発明の電圧検出回路が適
用可能である。

【００８１】さらに、本発明の電圧検出回路の適用例
は、以上説明した例には限られず、基準電圧となる電圧
に対しより高いもう１つの電圧が必要であり、かつ両電
圧の差を所定の値に制御したいさまざまな回路に適用が
可能である。

【００８２】

【発明の効果】本発明によれば、基準の電圧よりも所定
の電圧だけ高い出力電圧を、クランプ電流を流すことな
く得ることができるため、消費電力の低減が可能であ
る。

【００８３】また、電界効果トランジスタのしきい値電
圧を利用することにより、基準電圧に対ししきい値電圧
分だけ高い電圧を、精度よく得ることが可能である。し
たがって、基準電圧にばらつきや変動が生じる場合で
も、この基準電圧のばらつきや変動に追従して、しきい
値電圧分だけ高い電圧を精度よく得ることが可能であ
る。

【００８４】このため、ＤＲＡＭや各種の表示装置に用
いた場合など、ソースに基準電圧が印加される書き込み
トランジスタに対し、ゲートに確実にしきい値電圧分だ
け高い電圧を供給することができるため、書き込みの信
頼性を高めることができる。また、ゲートに印加される
電圧が高すぎることがなく、書き込みトランジスタの信
頼性の向上および消費電力の低減をはかることができ
る。

【００８５】さらに、基準電圧と出力電圧とのあいだの
差を設定するための電界効果トランジスタを複数直列接
続することにより、両者の電位差を任意の値に設定する
ことが可能である。したがって、書き込みトランジスタ
のゲートに、マージンを加味したより高いゲート電圧を
印加することができ、動作の確実性を高めることができ
る。また、Ｎ型とＰ型の電界効果トランジスタでしきい
値電圧が異なる場合には、これらを適宜組み合わせて直
列接続することにより、出力電圧をきめ細かく設定する
ことができる。

【００８６】さらに、基準電圧と接地電位とのあいだに
接続される抵抗性素子を複数の抵抗性素子によって構成
し、分圧した電圧を比較の基準として用いることによ
り、出力電圧をトランジスタのしきい値電圧に制約され
ることなく定めることができる。したがって、書き込み
トランジスタのゲート電極に適度なマージンを有する電
圧を供給することができる。なお、基準電圧と接地電位
とのあいだに接続される抵抗性素子の抵抗値を小さく
し、ドレイン電流を増大させることによって基準電位に
接続した電界効果トランジスタのしきい値を変化させて
も、同様に出力電圧をトランジスタのしきい値電圧に制
約されることなく定めることができる。

【００８７】また、電圧検出回路の構成要素をすべて電
界効果トランジスタとすることが可能であり、回路の占
有面積の縮小が可能である。

【図面の簡単な説明】

【図１】本発明の一実施の形態による電圧検出回路
を、これを備えた電圧発生回路として示した図である。

【図２】本発明のほかの実施の形態による電圧検出回
路を、これを備えた電圧発生回路として示した図であ
る。

【図３】本発明の別の実施の形態による電圧検出回路
を、これを備えた電圧発生回路として示した図である。

【図４】本発明のまた別の実施の形態による電圧検出
回路を、これを備えた電圧発生回路として示した図であ
る。

【図５】本発明のさらに別の実施の形態による電圧検
出回路を、これを備えた電圧発生回路として示した図で
ある。

【図６】本発明の電圧検出回路を備える電圧発生回路
を、液晶表示装置に用いた例である。

【図７】本発明の電圧検出回路を備える電圧発生回路
を、別の液晶表示装置に用いた例である。

【図８】本発明の電圧検出回路を備える電圧発生回路
を、有機ＥＬ方式の表示装置に用いた例である。

【図９】従来の電圧発生回路をＤＲＡＭに用いた例で
ある。

【符号の説明】

１０電圧発生回路、２０電圧検出回路、３０チャ
ージポンプ回路、４０ＡＮＤ回路、５０メモリセル、
５２データ保持ノード、５４ワード線、５６ビッ
ト線５８行選択回路、６０行駆動回路、６２列
選択回路、６４列駆動回路、８０インバータ回路。

Claims

【特許請求の範囲】

【請求項１】複数のデータ信号線と、複数の制御信号
線と、データ信号線とデータ保持ノードとのあいだに設
けられ制御信号線の制御信号によって動作する第１のス
イッチング素子と、データ保持ノードと共通電位源との
あいだに設けられた容量性素子と、制御信号線を選択す
る第１の選択回路と、該選択された制御信号線に制御信
号を印加する第１の駆動回路と、データ信号線を選択す
る第２の選択回路と、該選択されたデータ信号線にデー
タ信号を印加する第２の駆動回路と、前記第１の駆動回
路に制御信号用の電圧を供給する電圧発生回路とからな
り、第１のスイッチング素子の動作によってデータ保持
ノードにデータ信号を書き込む回路において、前記電圧
発生回路の出力電圧を検出し、あらかじめ設定された電
圧レベルに応じて該電圧発生回路の出力電圧を制御する
電圧検出回路。
【請求項２】データ保持ノードに表示素子が接続さ
れ、データ保持ノードに書き込まれたデータ信号によっ
て該表示素子が制御される請求項１記載の電圧検出回
路。
【請求項３】複数のデータ信号線と、複数の制御信号
線と、データ信号線とデータ保持ノードとのあいだに設
けられ制御信号線の制御信号によって動作する第１のス
イッチング素子と、データ保持ノードと共通電位源との
あいだに設けられた容量性素子と、データ保持ノードの
電位に応答して動作する第２のスイッチング素子と、第
２のスイッチング素子の一端に電気的に結合した表示素
子と、制御信号線を選択する第１の選択回路と、該選択
された制御信号線に制御信号を印加する第１の駆動回路
と、データ信号線を選択する第２の選択回路と、該選択
されたデータ信号線にデータ信号を印加する第２の駆動
回路と、前記第１の駆動回路に制御信号用の電圧を供給
する電圧発生回路とからなり、第１のスイッチング素子
の動作によってデータ保持ノードにデータ信号を書き込
み、該データ保持ノードに書き込まれたデータ信号によ
って前記表示素子を制御する回路において、前記電圧発
生回路の出力電圧を検出し、あらかじめ設定された電圧
レベルに応じて該電圧発生回路の出力電圧を制御する電
圧検出回路。
【請求項４】前記第１および第２のスイッチング素子
が電界効果トランジスタであることを特徴とする請求項
１、２または３記載の電圧検出回路。
【請求項５】前記表示素子が液晶であることを特徴と
する請求項２または３記載の電圧検出回路。
【請求項６】前記表示素子が有機ＥＬ素子であること
を特徴とする請求項３記載の電圧検出回路。
【請求項７】第１の電圧源Ｖ_DDと第２の電圧源Ｖ_PPと
のあいだの電位差Ｖ _PP−Ｖ_DDを検出するための電圧検出
回路であって、第１の電圧源Ｖ_DDに接続され、しきい値
電圧Ｖ_TH1分だけ低い電圧Ｖ_DD−Ｖ_TH1を出力する第１の
電界効果トランジスタと、第２の電圧源Ｖ_PPに接続さ
れ、しきい値電圧Ｖ_TH2分だけ低い電圧Ｖ_PP−Ｖ_TH2を出
力する少なくとも１つの第２の電界効果トランジスタ
と、前記第１の電界効果トランジスタの出力電圧Ｖ_DD−
Ｖ_TH1がゲート電極に、前記第２の電界効果トランジス
タの出力電圧Ｖ_PP−Ｖ_TH2がソース電極にそれぞれ入力
され、両電圧の差がしきい値電圧Ｖ_TH3以上のときに導
通する第３の電界効果トランジスタとからなり、第１の
電圧源Ｖ_DDと第２の電圧源Ｖ_PPとのあいだの電位差Ｖ_PP
−Ｖ_DDが、第２および第３のトランジスタのしきい値電
圧の和から第１のトランジスタのしきい値電圧を差し引
いた電圧Ｖ_TH2＋Ｖ_TH3−Ｖ_TH1よりも大であるか否か
を、前記第３の電界効果トランジスタの導通、非導通に
よって検出する電圧検出回路。
【請求項８】前記第１の電界効果トランジスタのしき
い値電圧Ｖ_TH1と、前記第３の電界効果トランジスタの
しきい値電圧Ｖ_TH3とが同一であり、第１の電圧源Ｖ_DD
と第２の電圧源Ｖ_PPとのあいだの電位差Ｖ_PP−Ｖ_DDが、
第２のトランジスタのしきい値電圧Ｖ_TH2よりも大であ
るか否かを、前記第３の電界効果トランジスタの導通、
非導通によって検出する請求項７記載の電圧検出回路。
【請求項９】昇圧回路の出力電圧Ｖ_PPを検知し、検知
した電圧に応じて該昇圧回路の動作をオンオフするため
の電圧検出回路であって、昇圧回路の出力電圧Ｖ_PPが入
力される第１の端子と、第１の基準電圧が供給される第
２の端子と、第２の基準電圧が供給される第３の端子
と、接地された第４の端子とを有し、第１の端子と第３
の端子とのあいだに、第１の電界効果トランジスタと第
１の抵抗性素子とが直列接続され、第２の端子と第４の
端子とのあいだに、第２の電界効果トランジスタと第３
の電界効果トランジスタと第２の抵抗性素子とが直列接
続され、前記第１および第２の電界効果トランジスタ
は、ゲート電極とドレイン電極とが短絡されたダイオー
ド接続であり、前記第３の電界効果トランジスタのゲー
ト電極は、前記第１の電界効果トランジスタと第１の抵
抗性素子との接続点に接続され、前記第３の電界効果ト
ランジスタと前記第２の抵抗性素子との接続点から、昇
圧回路の動作をオンオフさせるための電圧信号が取り出
される電圧検出回路。
【請求項１０】前記第１の抵抗性素子が複数の抵抗性
素子を直列接続してなり、前記第３の電界効果トランジ
スタのゲート電極が、該複数直列接続した抵抗性素子の
いずれかの接続点に接続されてなる請求項９記載の電圧
検出回路。
【請求項１１】前記第１の基準電圧が、昇圧回路の主
電源の電圧であることを特徴とする請求項９または１０
記載の電圧検出回路。
【請求項１２】前記第１および第２の抵抗性素子が、
抵抗素子または電界効果トランジスタである請求項９、
１０または１１記載の電圧検出回路。
【請求項１３】前記第１および第３の電界効果トラン
ジスタがＰ型の電界効果トランジスタである請求項７、
８、９、１０、１１または１２記載の電圧検出回路。