JP2008304566A - プリチャージ回路、これを含む液晶表示装置および電子機器 - Google Patents

プリチャージ回路、これを含む液晶表示装置および電子機器 Download PDF

Info

Publication number
JP2008304566A
JP2008304566A JP2007149653A JP2007149653A JP2008304566A JP 2008304566 A JP2008304566 A JP 2008304566A JP 2007149653 A JP2007149653 A JP 2007149653A JP 2007149653 A JP2007149653 A JP 2007149653A JP 2008304566 A JP2008304566 A JP 2008304566A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
voltage
terminal
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007149653A
Other languages
English (en)
Inventor
Keitaro Yamashita
下 佳大朗 山
Shiro Matsuki
木 史 朗 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Displays Corp
Original Assignee
TPO Displays Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TPO Displays Corp filed Critical TPO Displays Corp
Priority to JP2007149653A priority Critical patent/JP2008304566A/ja
Priority to TW97120573A priority patent/TW200849185A/zh
Priority to CNA2008101115331A priority patent/CN101320551A/zh
Publication of JP2008304566A publication Critical patent/JP2008304566A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】専用のプリチャージ電源が不要で無駄な電力消費を押さえ、かつ、起動時にも安定した画像を得ることができる液晶表示装置のプリチャージ回路を提供する。
【解決手段】ドレイン端子が電源Vddに接続された第1導電型の第1の薄膜トランジスタ11と、ドレイン端子がGNDに接続され、ソース端子が前記第1の薄膜トランジスタのソース端子と共通の出力端子18に接続された第2導電型の第2の薄膜トランジスタ12と、前記出力端子とGND間に接続された容量素子19と、前記第1の薄膜トランジスタのゲート端子に第1バイアス電圧を、前記第2の薄膜トランジスタのゲート端子に第2バイアス電圧をそれぞれ印加し、前記第1の薄膜トランジスタと前記第2の薄膜トランジスタが同時にONせず、かつ前記出力端子における出力電圧値が前記電源電圧と前記GND電圧の中間値となるように設定するバイアス電圧印制御手段15,16,17とを備える。
【選択図】図2

Description

本発明はプリチャージ回路に関するもので、特に各種電子機器に用いられる液晶表示装置に好適なものである。
液晶表示装置においては、駆動用のソース電圧が供給される必要があるが、この場合、例えば初期状態から高電圧まで一挙に電圧を上げるには性能の良い電源が必要であるとともに、電圧を上げるのに時間がかかるため、表示期間の前に通常の2つの駆動電圧のほぼ中間の電圧を与える、プリチャージと称される手法が行われる(特許文献1参照)。プリチャージを行うと、本来の駆動電圧まで引き上げることが容易かつ短時間でできるようになり、描画速度が向上の他、ある画素で急激に電圧が変化することにより隣接画素での動作が影響されることを防止する効果を有する。
プリチャージ電圧の印加のためには、通常液晶表示装置内に設けられたDC/DCコンバータなどの専用電源による供給されることが多い。
一方、液晶表示装置で使用される液晶材料は同じ電圧を加え続けると特性が変わり、いわゆる焼き付き現象が発生することがあるため、その防止のため、表示期間毎に液晶層に印加される駆動電圧の極性を逆にした交番電界を用いる反転駆動を行うのが通常である。
例えば、行間反転駆動の場合、対向電極の電位は行反転毎に交番し、対向電極電位と列駆動用回路(ソースドライバ)から出力されるアナログ電圧との差により、画素液晶には交番電界が印加される。この場合、ソースドライバからは、行交番周期(ラインタイム)ごとに任意の電圧が出力される。
一方、プリチャージ線は、ソースドライバの出力電圧反転時に等価的に容量負荷である全てのソース線に一定時間接続され、この時間内にすべてのソース線は一旦は同一電位となる。プリチャージ線には全ソース線容量より相当大きな容量である外部容量が接続されているため、この容量へ充放電を行うことにより毎行のプリチャージ実行時のソース線電位は平均化される。
プリチャージ回路を有する液晶表示装置では、静止画表示時には、この容量の電位はソース線からの充放電の結果、自動的にソースドライバが出力可能な電圧範囲の中間付近の電位となる。これにより、ソースドライバのソース線容量負荷を駆動する能力は、プリチャージ後の中間電圧から目標電圧までの差分電圧をラインタイム内に十分書き込めるだけでよく、設計自由度は高い。
しかしながら、動画表示時には、プリチャージ線容量へのソース線容量からの充放電の電荷量のアンバランスにより、容量の電位は電圧範囲の中間付近の電圧から大きくずれた値となることがあり、不安定な落ち着かない画面となることがある。
描画速度を向上させ、隣接画素からの影響をなくすという目的からは、このような容量の電位がソースドライバが出力可能な電圧範囲の中間付近の電位からかけ離れたような状況においても、プリチャージ電圧はその中間付近の電位である必要がある。
特開平10−11032号公報
このように、従来は、適切な電圧値を維持するため、プリチャージ線には外部電源から一定電圧が供給されるが、前述したとおり静止画表示時には、ソース線からのプリチャージ時の電荷の充放電により自動的に中間値となるため、外部電源による電位の維持は不要である。
ところが、従来のプリチャージ回路では、電荷外部からの充放電の要不要を問わず、DCDCコンバータなどによるプリチャージ電圧発生回路は動作し続けるため、無駄な電力が消費されているという問題がある。
また、起動時にはプリチャージ線容量は完全放電されているため、相当な充電時間を要し、この期間の画面表示内容はフリッカが発生するなど異常な画面となることがあるという問題もある。
本発明は、このような問題を解決するもので、専用のプリチャージ電源が不要で、静止画等プリチャージ線への電位の維持が不要な場合でも無駄な電力消費を押さえ、かつ、起動時にも安定した画像を得ることができる、液晶表示装置のプリチャージ回路を提供することを目的とする。
本発明によれば、ドレイン端子が電源に接続された第1導電型の第1の薄膜トランジスタと、
ドレイン端子がGNDに接続され、ソース端子が前記第1の薄膜トランジスタのソース端子と共通の出力端子に接続された第2導電型の第2の薄膜トランジスタと、前記出力端子と前記GND間に接続された第1容量素子と、前記第1の薄膜トランジスタのゲート端子に第1バイアス電圧を、前記第2の薄膜トランジスタのゲート端子に第2バイアス電圧をそれぞれ印加し、前記第1の薄膜トランジスタと前記第2の薄膜トランジスタが同時にONせず、かつ前記出力における出力電圧値が前記電源電圧と前記GND電圧の中間値となるように設定するバイアス電圧印制御手段とを備え、前記出力電圧が低下した場合は、前記第1の薄膜トランジスタのドレイン・ソース間を通じて電荷が出力に供給され、前記出力電圧が上昇した場合は、前記第2の薄膜トランジスタのドレイン・ソース間を通じて電荷が引き抜かれることを特徴とするプリチャージ回路が提供される。
各行に設けられたゲート線にゲートが接続されたトランジスタに液晶素子が接続された表示セルをマトリクス状に配設した液晶表示部を備え、前記ソース線に上述したプリチャージ回路の出力が接続された液晶表示装置がさらに提供される。
本発明にかかるプリチャージ回路によれば、既存の電源電圧を利用して安定してプリチャージ電圧を作成できるため、特別の電源や大容量素子を設ける必要がなく、スペース効率の向上やコストの低減を図ることができる。
以下、図面を参照して本発明の実施例を詳細に説明する。
図1は本発明にかかるプリチャージ回路が適用されるのに好適な液晶表示装置の概略構成を例示するブロック図である。
液晶表示装置は通常液晶表示パネル200となっており、この液晶表示パネル200は液晶表示部100とその周辺回路で形成されている。
液晶表示部100は表示セルDCが複数行複数列のマトリクス状をなしており、1つの表示セルDCはソース線SLにソースが接続され、ゲート線GLにゲートが接続された薄膜トランジスタTFTのドレインと接地間に容量Cと液晶セルLCが並列に接続されている。
ゲート線GLは行ごとに設けられており、ゲートドライバ20により行単位で順次活性化される。
一方ソース線SLは列ごとに設けられており、ソースドライバにより順次選択されて動作電圧が供給されるが、途中に設けられたプリチャージ回路により、ソース線のプリチャージが行われる。
これらのプリチャージ回路10、ソースドライバ20、ゲートドライバ30は制御回路40により制御される。ソースドライバ20、ゲートドライバ30は良く知られているので、詳細な説明を省略する。
図2は本発明にかかるプリチャージ回路の実施例を示す回路図である。
ソースドライバ20に接続された電源線21と接地(GND)線22の間にnチャネル型TFT11と、Pチャネル型TFT12が直列接続され、両トランジスタのソース側は共通のプリチャージ出力線(以下、単に出力線という)18に接続されている。この出力線18にはプリチャージ用容量19が接地間に接続され、この出力線18を通じてプリチャージ時のソース容量(図示せず)の充放電が行われる。また、出力線18は図1のソース線SLとなっている。
電源線21と接地線22の間にはそれぞれ抵抗値がRa、Rb、Rcの抵抗15、16及び17が直列に接続されており、これらの抵抗分割器による電圧が分割され、抵抗15と16の接続点に発生する電圧Vaがn型TFTIlのゲート端子23に印加され、抵抗16と17の接続点に発生する電圧VbがPチャネル型TFT12のゲート端子24にそれぞれバイアス電圧として印加されている。
次にこの回路の動作を説明する。電源線21の電位をVdd、GND22の電位を0Vとすると、バイアス電圧Vaは
Vdd・(Rb+Rc)/(Ra+Rb+Rc)
として、またバイアス電圧Vbは
Vdd・Rc/(Ra+Rb+Rc)
である。
また、n型TFT11及びP型TFT12はそれぞれターンオンするしきい電圧Vthを持ち、n型TFT11は出力18の電位がVa-Vth以下になるとnチャネル型TFT11がターンオンし、出力18の電位を持ち上げるように動作する。
また同様に出力端子18の電位がVb+Vth以上になるとpチャネル型TFT12がターンオンし、出力12の電位を押し下げるように動作する。
この結果、この回路は動画表示プリチャージ時のソース線容量負荷による出力18の電圧変動がVa-VthからVb+Vthの範囲内に収まるように、電源線21からの充電、及びGND22への放電を自動的に行うことになる。
したがって、特別のプリチャージ用の電源や高容量の素子が不要となる。
なお、静止画表示のプリチャージ時には出力端子18の電位はソース線容量の充放電のみで、上記電圧範囲以内となるため、この回路は充放電を行わず停止する。この停止時における回路の電力消費に寄与するのは、抵抗15、16及び17で決定されるバイアス電流のみであり、ゲート電位を保持できるだけの電流量で十分であるため、非常に小さな値となり、消費電流の減少の面でも効果がある。
図3は表示期間とブリチャージ動作の関係を示すタイミング図である。
今、(n−1)期間では液晶セルアレイのソース線に供給されるソース電位がV1であったとすると、この期間終了後にプリチャージ期間が設けられ、ソース電位はpチャネル型TFT12がターンオンすることにより、電圧V1の約半分のプリチャージ電圧Vpcとなる。
次の表示期間では、通常接地電位であるV0がソース電位として与えられるが、これらの電圧変化はプリチャージ電圧が電圧V1の約半分となっているため、電圧変動の範囲が少なく、迅速かつ確実にソース電位を変更できる。
次の表示区間nは再びプリチャージ期間であるが、nチャネル型TFT11がターンオンし、出力18の電位をプリチャージ電圧Vpcまで持ち上げるように動作する。続く表示期間(n+1)ではソース電位は再びV1まで引き上げられる。
以上の実施例においては、プリチャージ電圧を調整するためのトランジスタのゲートに印加される電圧を抵抗分割により得ていたが、適当な電圧を得られる構成であれば、他のものでも良い。
図4は以上のようなプリチャージ回路を含む液晶表示装置が使用される機器の一例を示している。この電子機器1000は例えば携帯型の電話機であって、液晶表示パネル200が該装置表面の主要な部分を占めている。
本発明が適用される電子機器としては、このような携帯型電話機以外に、携帯型音楽プレーやー、携帯型テレビ、電子辞書、ナビゲーション機器、パーソナルコンピュータ、カメラ、ビデオカメラ、ビデオプレーヤなどあらゆる電子機器に及ぶことは当業者には明らかである。
本発明にかかるプリチャージ回路が適用されるのに好適な液晶表示装置の概略構成を示すブロック図である。 本発明にかかるプリチャージ回路の構成を示す回路図である。 本発明のプリチャージ回路を使用した場合の動作を示すタイミング図である。 本発明のプリチャージ回路を含む液晶表示装置を含む電子機器の例を示す斜視図である。
符号の説明
10 プリチャージ回路
11 第1のNチャネル型TFT
12 第2のPチャネル型TFT
15 第1の抵抗素子
16 第2の抵抗素子
17 第3の抵抗素子
18 出力端子
19 容量素子
20 ソースドライバ
21 電源
22 GND
23 ゲート端子
24 ゲート端子
30 ゲートドライバ
40 制御回路
100 液晶表示部
200 液晶表示パネル

Claims (5)

  1. ドレイン端子が電源に接続された第1導電型の第1の薄膜トランジスタと、
    ドレイン端子がGNDに接続され、ソース端子が前記第1の薄膜トランジスタのソース端子と共通の出力端子に接続された、前記第1導電型とは逆の第2導電型の第2の薄膜トランジスタと、
    前記出力端子と前記GND間に接続された第1容量素子と、
    前記第1の薄膜トランジスタのゲート端子に第1バイアス電圧を、前記第2の薄膜トランジスタのゲート端子に第2バイアス電圧をそれぞれ印加し、前記第1の薄膜トランジスタと前記第2の薄膜トランジスタが同時にONせず、かつ前記出力における出力電圧値が前記電源電圧と前記GND電圧の中間値となるように設定するバイアス電圧印制御手段とを備え、
    前記出力電圧が低下した場合は、前記第1の薄膜トランジスタのドレイン・ソース間を通じて電荷が出力に供給され、前記出力電圧が上昇した場合は、前記第2の薄膜トランジスタのドレイン・ソース間を通じて電荷が引き抜かれることを特徴とするプリチャージ回路。
  2. 前記バイアス電圧制御手段は、前記第1の薄膜トランジスタのゲート端子と前記電源との間に接続された第1の抵抗素子と、前記第1の薄膜トランジスタのゲート端子と前記第2の薄膜トランジスタのゲート端子との間に接続された第2の抵抗素子と、前記第2の薄膜トランジスタのゲート端子と前記GNDとの間に接続された第3の抵抗素子とで構成されることを特徴とする、請求項1に記載のプリチャージ回路。
  3. 各列に設けられたソース線にソースが接続され、各行に設けられたゲート線にゲートが接続されたトランジスタに液晶素子が接続された表示セルをマトリクス状に配設した液晶表示部を備え、
    前記ソース線に請求項1または2に記載のプリチャージ回路の出力が接続されたことを特徴とする液晶表示装置。
  4. 請求項3に記載の液晶表示装置を表示パネルとして含む電子機器。
  5. 前記電子機器が携帯型電話機であり、前記表示パネルが前記携帯型電話機の表示パネルである請求項4に記載の電子機器。
JP2007149653A 2007-06-05 2007-06-05 プリチャージ回路、これを含む液晶表示装置および電子機器 Pending JP2008304566A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007149653A JP2008304566A (ja) 2007-06-05 2007-06-05 プリチャージ回路、これを含む液晶表示装置および電子機器
TW97120573A TW200849185A (en) 2007-06-05 2008-06-03 Precharge circuit, and liquid crystal display device and electronic device having the same
CNA2008101115331A CN101320551A (zh) 2007-06-05 2008-06-05 预充电电路及包含其的液晶显示装置和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007149653A JP2008304566A (ja) 2007-06-05 2007-06-05 プリチャージ回路、これを含む液晶表示装置および電子機器

Publications (1)

Publication Number Publication Date
JP2008304566A true JP2008304566A (ja) 2008-12-18

Family

ID=40180569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007149653A Pending JP2008304566A (ja) 2007-06-05 2007-06-05 プリチャージ回路、これを含む液晶表示装置および電子機器

Country Status (3)

Country Link
JP (1) JP2008304566A (ja)
CN (1) CN101320551A (ja)
TW (1) TW200849185A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100277462A1 (en) * 2009-04-29 2010-11-04 Au Optronics Corporation Display and method for eliminating residual image thereof
US10056046B2 (en) 2014-10-23 2018-08-21 Seiko Epson Corporation Electrophoretic display apparatus and electronic device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106410931B (zh) 2016-08-25 2019-04-05 京东方科技集团股份有限公司 一种电容模块的控制方法、控制装置及显示装置
CN111785205B (zh) * 2020-08-03 2023-08-25 四川遂宁市利普芯微电子有限公司 一种共阴led显示屏驱动芯片的预充电电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100277462A1 (en) * 2009-04-29 2010-11-04 Au Optronics Corporation Display and method for eliminating residual image thereof
US8305372B2 (en) * 2009-04-29 2012-11-06 Au Optronics Corporation Display and method for eliminating residual image thereof
US10056046B2 (en) 2014-10-23 2018-08-21 Seiko Epson Corporation Electrophoretic display apparatus and electronic device

Also Published As

Publication number Publication date
CN101320551A (zh) 2008-12-10
TW200849185A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
US9190169B2 (en) Shift register and flat panel display device having the same
US7586473B2 (en) Active matrix array device, electronic device and operating method for an active matrix array device
US6232948B1 (en) Liquid crystal display driving circuit with low power consumption and precise voltage output
US10210944B2 (en) Inverter and method for driving the inverter, gate on array unit and gate on array circuit
JP2008310317A (ja) 液晶表示装置の駆動装置とこれを含む液晶表示装置
JP5788587B2 (ja) 活性蓄積画素反転に適した画素回路、表示回路および表示装置、ならびに、画素回路の駆動方法
JP5778334B2 (ja) 蓄積画素の反転に適したアクティブ型のディスプレイデバイス、およびその駆動方法
TWI592923B (zh) 分享式電容器電壓穩定器電路及在電壓穩定器中時間分享電容器之方法
US20060158421A1 (en) Driver circuit of display device and method of driving the same
TWI474308B (zh) 畫素元件及其顯示面板與控制方法
KR20030066371A (ko) 평면표시장치
US8144098B2 (en) Dot-matrix display refresh charging/discharging control method and system
US20190213968A1 (en) Array substrate, method for driving the same, and display apparatus
KR20070054862A (ko) 과도 전류 귀환을 이용한 amoled 구동회로 및 이를적용한 액티브 매트릭스 구동 방법
US7102612B2 (en) Power-saving circuits and methods for driving active matrix display elements
JP2008304566A (ja) プリチャージ回路、これを含む液晶表示装置および電子機器
JP4676507B2 (ja) 負荷容量の駆動回路
US9257087B2 (en) Display devices and pixel driving methods therefor
KR101508089B1 (ko) 액정표시장치 및 그 구동방법
JP2006527390A (ja) アクティブマトリクスディスプレイ装置
US20170031219A1 (en) Liquid-crystal pixel unit
US8451263B2 (en) Driving circuit and liquid crystal display device using the same
JP2006163222A (ja) 電気光学装置および電子機器
WO2022252092A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US20090167744A1 (en) Electro-optical device and electronic apparatus provided with the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020