KR20030066371A - 평면표시장치 - Google Patents

평면표시장치 Download PDF

Info

Publication number
KR20030066371A
KR20030066371A KR10-2003-0005878A KR20030005878A KR20030066371A KR 20030066371 A KR20030066371 A KR 20030066371A KR 20030005878 A KR20030005878 A KR 20030005878A KR 20030066371 A KR20030066371 A KR 20030066371A
Authority
KR
South Korea
Prior art keywords
display
pixel
thin film
signal
display device
Prior art date
Application number
KR10-2003-0005878A
Other languages
English (en)
Other versions
KR100519468B1 (ko
Inventor
타다노리오
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030066371A publication Critical patent/KR20030066371A/ko
Application granted granted Critical
Publication of KR100519468B1 publication Critical patent/KR100519468B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 평면표시장치는, 복수의 표시화소(PX)와 외부로부터 영상신호를 취해서 복수의 표시화소(PX)에 인가하는 복수의 화소스위치(11), 복수의 화소스위치(11)로부터 복수의 표시화소(PX)에 인가된 영상신호를 유지하는 복수의 스태틱메모리부(13), 복수의 표시화소(PX) 및 복수의 스태틱메모리부(13) 사이의 전기적인 접속을 제어하는 복수의 접속제어부(14)를 구비한다. 특히, 각 접속제어부(14)는 대응 표시화소(PX) 및 대응 스태틱메모리부(13) 사이에 접속되는 더블게이트구조의 박막트랜지스터(Q6)를 포함한다.

Description

평면표시장치{FLAT-PANEL DISPLAY DEVICE}
본 발명은 정지화상 표시를 위해 표시화소 마다에 메모리부를 설치한 평면표시장치에 관한 것으로, 특히 표시화소가 정지화상 이외의 통상표시를 위해 메모리부로부터 전기적으로 분리되는 평면표시장치에 관한 것이다.
예컨대, 액정표시장치는 박형, 소형, 경량이란 특징으로부터 휴대전화나 PDA(Portable Digital Assistance)와 같은 휴대용 단말기기의 화상모니터로서 널리 이용되고 있다. 이와 같은 휴대용 단말기기는, 일반적으로 충전지를 전원으로서 동작하기 때문에, 전지의 소모율이 이용가능시간에 큰 영향을 준다. 이와 같은 이유에 의해 액정표시장치의 저소비전력화가 왕성하게 연구되고 있다.
최근에는 SRAM(Static Random Access Memory)로 대표되는 메모리기술이 액정표시장치를 저소비전력화하기 위해 이용되고 있다. 이 SRAM기술에서는, 복수의 메모리부가 표시화면을 구성하는 복수의 표시화소에 대해서 각각 설치된다. 각 메모리부는 접속제어부를 매개로 대응 표시화소에 전기적으로 접속된다. 외부구동회로가 이 상태에서 영상신호를 공급하면, 이 영상신호가 화소스위치에 의해 취해져서 표시화소로 인가된다. 메모리부는 표시화소에 인가된 영상신호를 유지하고, 이 영상신호에 대응해서 표시화소를 구동한다. 따라서, 영상신호의 빈번한 갱신을 필요로 하지 않는 경우에 외부구동회로의 출력동작을 단속적으로 해서 정지화상 표시를 행하는 것이 가능하다.
그런데, 액정표시장치의 분야에서는, 일반적으로 액정재료의 편재화를 방지하기 위해 복수의 표시화소에 인가되는 영상신호 전압의 극성을, 예컨대 수직주사(프레임)기간 단위로 반전시키는 프레임반전구동이 알려져 있다. 또한, 플리커의 발생을 억제하기 위해, 프레임반전구동에 더해서, 하나 또는 복수 행마다 표시화소로 인가되는 전압의 극성을 반전시키는 H라인반사구동, 하나 또는 복수 열마다 표시화소로 인가되는 전압의 극성을 반전시키는 V라인반사구동이 알려져 있다. 더욱이, 메모리내장형 액정표시에 있어서는, 예컨대 통상표시모드 시는 H라인반전구동, 정지화상 표시모드 시에는 일층의 저소비전력화를 달성하기 위한 프레임반전구동이 채용된다. 접속제어부는 표시화소 및 메모리부 사이의 전기적인 접속을 제어할 뿐만 아니라 이와 같은 극성반전을 제어하기 위해서도 이용된다.
그러나, 상기된 메모리내장형 액정표시장치에서는 표시화면의 점결함이 통상표시모드 시에서 높은 발생률로 되는 것이 신고되고 있다.
본 발명의 목적은 통상표시모드 시에 발생하는 점결함을 저감시켜서 고품질과 신뢰성을 확보할 수 있는 평면표시장치를 제공하는 것이다.
도 1은 본 발명의 1실시예에 따른 평면표시장치의 개략적인 회로구성을 나타낸 도면,
도 2는 도 1에 나타낸 평면표시장치의 개략적인 단면구조를 나타낸 도면,
도 3은 도 1에 나타낸 표시화소 주변의 등가회로를 나타낸 도면,
도 4는 도 3에 나타낸 더블케이드구조의 박막트랜지스터의 평면구조를 나타낸 도면,
도 5는 도 1에 나타낸 평면표시장치의 동작파형을 나타낸 도면,
도 6은 도 3에 나타낸 회로구성의 변형예를 나타낸 도면이다.
<참조부호의 설명>
1:액정표시패널, 2:액정콘트롤러,
3:주사선구동회로, 4:신호선구동회로,
11:화소스위치,12:보조용량,
13:스태틱메모리부,14:접속제어부,
LQ:액정층,AR:어레이기판,
CT:대향 기판,CE:대향 전극,
DS:표시영역,PX:표시화소,
PE:화소전극,SF:폴리실리콘 반도체박막,
VP:화소전위,Y:주사선,
X:신호선,H:수평주사기간,
F:프레임기간, Q:박막트랜지스터,
G:게이트전극, YCT:수직주사제어신호,
XCT:수평주사제어신호,POL:극성제어신호,
ENAB:출력이너블신호,INB:인버터회로,
Vcom:공통전위,Vpix:영상신호,
Vcs:전위,Vdd:전원단자,
Vss:전원단자.
본 발명에 의하면, 복수의 표시화소와 외부로부터 영상신호를 취해서 복수의 표시회로에 인가하는 복수의 스위치소자, 복수의 스위치소자로부터 복수의 표시화소에 인가된 영상신호를 유지하는 복수의 메모리부, 복수의 표시화소 및 복수의 메모리부 사이의 전기적인 접속을 제어하는 복수의 접속제어부를 구비하고, 각 접속제어부는 대응 표시화소 및 대응 메모리부 사이에 접속되는 종렬스위치소자를 포함하는 평면표시장치가 제공된다.
본 발명자는, 점결함이 통상표시모드 시에 높은 발생률로 되는 것에 착안해서 실험을 반복한 결과, 그 점결함의 원인이 접속제어부인 것을 밝혀냈다. 즉, 접속제어부는, 일반적으로 싱글게이트구조의 박막트랜지스터를 이용해서 구성되지만, 통상표시모드에서 표시화소를 메모리부로부터 전기적으로 분리하는 것에 의해 높은 박막트랜지스터의 소스-드래인간 전압에 의해서 리크전류가 흐르고, 이를 영상신호에 대응해서 표시화소를 정상으로 구동할 수 있게 하는 것을 확인했다.
상기된 평면표시장치에서는 각 접속제어부가 대응 표시화소 및 대응 메모리부 사이에 접속되는 종렬스위치소자를 포함한다. 이 종렬스위치소자는, 예컨대 더블게이트구조의 박막트랜지스터 등이고, 상기된 바와 같은 리크전류를 방지해서 점결함을 저감시켜 고품질과 신뢰성을 확보하는 것을 가능하게 한다.
(실시예)
이하, 본 발명의 1실시예에 따른 평면표시장치에 대해서 도면을 참조해서 설명한다. 이 평면표시장치는 동화상 및 정지화상을 표시가능한 통상표시모드 이외에, 예컨대 저소비전력화를 위해 정지화상을 표시하는 정지화상 표시모드를 갖는 휴대단말기기의 화상모니터로서 이용되는 액정표시장치이다.
도 1은 이 평면표시장치의 개략적인 회로구성을 나타내고, 도 2는 이 평면표시장치의 개략적인 단면구조를 나타내며, 도 3은 도 1에 나타낸 표시화소 주변의 등가회로를 나타낸다.
이 평면표시장치는, 액정표시패널(1) 및 그 액정표시패널(1)을 제어하는 액정콘트롤러(2)를 구비한다. 액정표시패널(1)은, 예컨대 액정층(LQ)이 어레이기판(AR) 및 대향 기판(CT) 사이에 유지되는 구조를 갖고, 액정콘트롤러(2)는 액정패널(1)로부터 독립된 구동회로기판 상에 배치된다.
어레이기판(AR)은 유리기판 상의 표시영역(DS)에서 매트릭스형상으로 배치되는 복수의 화소전극(PE), 복수의 화소전극(PE)의 행을 따라서 형성되는 복수의 주사선(Y1~Ym), 복수의 화소전극(PE)의 열을 따라서 형성되는 복수의 신호선(X1~Xn), 신호선(X1~Xn) 및 주사선(Y1~Ym)의 교차위치에 각각 인접하게 배치되어 각각 대응주사선(Y)으로부터의 주사신호에 응답해서 대응 신호(X)로부터의 영상신호(Vpix)를 취하여 대응 화소전극(PE)에 인가하는 화소스위치(11), 주사선(Y1~Ym)을 구동하는주사선구동회로(3) 및, 신호선(X1~Xn)을 구동하는 신호선구동회로(4)를 구비한다. 각 화소스위치(11)는, 예컨대 N채널폴리실리콘 박막트랜지스터에 의해 구성된다. 주사선구동회로(3) 및 신호선구동회로(4)는 화소스위치(11)의 박막트랜지스터와 동일하게 어레이기판(AR) 상에 형성되는 복수의 폴리실리콘 박막트랜지스터에 의해 일체적으로 구성된다. 대향 기판(CT)은 복수의 화소전극(PE)에 대향해서 배치되어 공통전위(Vcom)로 설정되는 단일의 대향 전극(CE) 및 도시되지 않은 칼라필터 등을 포함한다.
액정콘트롤러(2)는, 예컨대 외부로부터 공급되는 영상신호 및 동기신호를 수취하고, 통상표시모드에서 화소영상신호(Vpix), 수직주사제어신호(YCT) 및 수평주사제어신호(XCT)를 발생한다. 수직주사제어신호(YCT)는, 예컨대 수직스타트펄스, 수직클럭신호, 출력인어블신호(ENAB) 등을 포함하고, 주사선구동회로(3)에 공급된다. 수평주사제어신호(XCT)는 수평스타트펄스, 수평클럭신호, 극성반전신호 등을 포함하고, 영산신호(Vpix)와 함께 신호선구동회로(4)로 공급된다.
주사선구동회로(3)는 시프트레지스터를 포함하고, 화소스위치(11)를 도통시키는 주사신호를 1수직주사(프레임)기간 마다 주사선(Y1~Ym)으로 순차 공급하도록 수직주사제어신호(YCT)에 의해서 제어된다. 시프트레지스터는 1수직주사기간마다 공급되는 수직스타트펄스를 수직클록신호로 동기해서 시프트시키는 것에 의해 복수의 주사선(Y1~Ym) 중의 1본을 선택하고, 출력이너블신호(ENAB)를 참조해서 선택주사선으로 주사신호를 출력한다. 출력이너블신호(ENAB)는 수직주사(프레임)기간 중의 유효주사기간에서 주사신호의 출력을 허가하기 위해 고레벨로 유지되고, 이 수직주사기간으로부터 유효주사기간을 제외한 수직블랭킹기간에서 주사신호의 출력을 금지하기 위해 저레벨로 유지된다.
신호선구동회로(4)는 시프트레지스터 및 샘플링출력회로를 갖고, 각 주사선(Y)이 주사신호에 의해 구동되는 1수평주사기간(1H)에서 입력되는 영상신호를 직병렬 변환해서 샘플링한 아날로그 영상신호(Vpix)를 신호선(X1~Xn)으로 각각 공급하도록 수평주사제어신호(XCT)에 의해서 제어된다.
더욱이, 대향 전극(CE)은, 도 3에 나타낸 바와 같이 공통전위(Vcom)로 설정된다. 공통전위(Vcom)는 통상 표시모드에서 1수평주사기간(H)마다 0V 및 5V의 한쪽으로부터 다른쪽으로 레벨 반전되고, 정지화상 표시모드에서 1플레임기간(F) 마다 0V 및 5V의 한쪽으로부터 다른쪽으로 레벨 반전된다. 또한, 통상표시모드에서, 본 실시예와 같이 1수평주사기간(H) 마다 공통전위(Vcom)를 레벨 반전시키는 대신에, 예컨대 2H마다 혹은 1프레임기간(F) 마다 공통전위(Vcom)를 레벨 반전시키는 것도 관계없다.
극성반전신호는 이 공통전위(Vcom)의 레벨 반전으로 동기해서 신호선구동회로(4)에 공급된다. 그리고, 신호선구동회로(4)는 통상표시모드에서는 0V로부터 5V의 진폭을 갖는 영상신호(Vpix)를 공통전위(Vcom)에 대해서 역극성으로 되도록 극성반전신호에 응답해서 레벨 반전해서 출력하고, 정지화상 표시모드에서는 정지화상용으로 계조제한한 영상신호를 출력한 후에 그 동작을 정지한다.
이 액정표시패널(1)의 액정층(LQ)은, 예컨대 대향 전극(CE)에 설정되는 0V의 공통전위(Vcom)에 대해서 5V의 영상신호(Vpix)를 화소전극(PE)으로 인가하는 것에의해 흑표시를 행하는 노멀리 화이트(normally white)이고, 상기된 바와 같이 통상표시모드에서는 영상신호(Vpix) 및 공통전위(Vcom)의 전위관계가 1수평주사기간(H) 마다 서로 반전하는 H공통반전구동이 채용되며, 정지화상 표시모드에서는 1프레임 마다 서로 반전되는 프레임 반전구동이 채용된다.
표시화면은 복수의 표시화소(PX)에 의해 구성된다. 각 표시화소(PX)는 화소전극(PE) 및 대향 전극(CE) 및, 이들 사이에 끼워 지지된 액정층(LQ)의 액정재료를 포함한다. 더욱이, 복수의 스태틱메모리부(13) 및 복수의 접속제어부(14)가 복수의 표시화소(PX)에 대해서 각각 설치된다. 도 3에 나타낸 바와 같이, 화소전극(PE)은 이 신호선(X) 상의 영상신호(Vpix)를 선택적으로 취하는 화소스위치(11)에 접속되고, 더욱이, 예컨대 대향 전극(CE)의 공통전위(Vcom)와 등가의 전위(Vcs)로 설정되는 보조용량선에 용량 결합한다. 화소전극(PE) 및 대향 전극(CE)은 액정재료를 매개로 액정용량을 구성하고, 화소전극(PE) 및 보조용량선은 액정재료를 매개로 하지 않는 액정용량에 병렬적인 보조용량(12)을 구성한다.
화소스위치(11)는 주사선(Y)으로부터의 주사신호에 의해서 구동될 때에 신호선(X) 상의 영상신호(Vpix)를 표시화소(PX)로 인가한다. 보조용량(12)은 액정용량에 비해서 충분히 큰 용량값을 갖고, 표시화소(PX)로 인가된 화상신호(Vpix)에 의해 충방전된다. 보조용량(12)이 이 충방전에 의해 영상신호(Vpix)를 유지하면, 이 영상신호(Vpix)는 화소스위치(11)가 비도통으로 될 때에 액정용량에 유지된 전위의 변동을 보상하고, 이에 의해 화소전극(PE) 및 대향 전극(CE) 사이의 전위차가 유지된다.
더욱이, 각 스태틱메모리부(13)는 P채널폴리실리콘 박막트랜지스터(Q1,Q3,Q5) 및 N채널폴리실리콘 박막트랜지스터(Q2,Q4)를 갖고, 화소스위치소자로부터 표시화소(PX)에 인가된 영상신호(Vpix)를 유지한다. 각 접속제어부(14)는 N채널폴리실리콘 박막트랜지스터(Q6 및 Q7)를 갖고, 표시화소(PX) 및 스태틱메모리부(13) 사이의 전기적인 접속을 제어할 뿐 아니라 스태틱메모리부(13)에 유지된 영상신호의 출력극성을 제어하는 극성제어회로를 겸한다. 박막트랜지스터(Q1,Q2)는 전원단자(Vdd=5V) 및 전원단자(Vss=0V) 사이의 전원전압에서 동작하는 제1인버터회로(INV1)를 구성하고, 박막트랜지스터(Q3,Q4)는 전원단자(Vdd,Vss) 사이의 전원전압에서 동작하는 제2인버터(INV2)를 구성한다. 인버터회로(INV1)의 출력단은 주사선(Y)을 매개로 제어되는 박막트랜지스터(Q5)를 매개로 인버터회로(INV2)의 입력단에 접속되고, 인버터회로(INV2)의 출력단은 인버터회로(INV1)의 입력단에 접속된다. 박막트랜지스터(Q5)는 화소스위치(11)가 주사선(Y)으로부터의 주사신호의 기동에 의해 도통하는 프레임기간에서 도통시키지 않고, 이 프레임의 다음의 프레임기간에서 도통한다. 이에 의해, 적어도 화소스위치(11)가 영상신호(Vpix)를 취할 때까지, 박막트랜지스터(Q5)는 비도통상태로 유지된다.
박막트랜지스터(Q6)는 도 4에 나타낸 바와 같이, 2개의 게이트전극(G1 및 G2)이 폴리실리콘 반도체박막(SF) 상에 절연되어 형성되는 더블게이트구조를 갖고, 박막트랜지스터(Q7)도 박막트랜지스터(Q6)와 동일한 더블게이트구조를 갖는다. 보다 상세하게는 박막트랜지스터(Q6,Q7)는 LDD(Lightly Doped Drain) 구조로 구성되고, 예컨대 각각의 W/L이 3㎛/3㎛이고, 또한 LDD 길이는 1㎛로 설정된다.
이들 박막트랜지스터(Q6 및 Q7)는 정지화상 표시모드에서, 예컨대 1프레임마다 서로 고레벨로 설정되는 극성 제어신호(POL1 및 POL2)에 의해 각각 제어된다. 박막트랙지스터(Q6)는 화소전극(PE)과 인버터회로(INV2)의 입력단 및 박막트랜지스터(Q5)를매개로 인버터회로(INV1)의 출력단과의 사이에 접속되고, 박막트랜지스터(Q7)는 화소전극(PE)과 인버터회로(INV1)의 입력단 및 인버터회로(INV2)의 출력단의 사이에 접속된다.
여기서, 상기의 평면표시장치의 동작을 설명한다. 도 5에 나타낸 바와 같이 통상표시모드에서는 액정콘트롤러(2)가 극성제어신호(POL1 및 POL2)를 저레벨로 유지하는 한편으로, 주사선구동회로(3)가 주사신호를 1프레임기간 마다 순차 복수의 주사선(Y:Y1~Ym)으로 공급한다. 각 주사선(Y)은 주사신호에 의해 1수평주사기간(1H)만큼 고레벨로 유지된다. 신호선구동회로(4)는 각 수평주사기간 마다 레벨 반전되는 1행분의 영상신호(Vpix)를 각각 복수의 신호선(X:X1~Xn)에 공급한다. 각 표시화소(PX)의 화소스위치는 대응 주사선(Y)으로부터의 주사신호에 의해 도통되고, 대응 신호선(X)으로 공급된 영상신호(Vpix)를 취하여 화소전극(PE)으로 인가한다. 화소스위치(11)가 1수평주사기간 후에 비도통으로 되어서, 화소전극(PE)을 전기적인 플로우팅상태로 하면, 이 영상신호(Vpix)는 다시 화소스위치(11)가 도통할 때까지 액정용량 및 보조용량(12)에 의해서 유지된다. 이 사이, 표시화소(PX)는 대향 전극(CE)과 화소전극(PE) 사이의 전위차에 대응하는 광투과율로 설정된다.
정지화상 표시모드로 이행하는 경우에는, 극성제어신호(POL1)가 최초의 1프레임기간인 정지화상 기입기간에서 고레벨로, POL2가 저레벨로 유지되고, 정지화상용의 영상신호(Vpix)가 이 프레임기간에서 1수평주사기간 마다 신호선(X)으로 공급된다. 이어서, 정지화상 유지기간에서는 극성제어신호(POL1 및 POL2)가 스태틱메모리부(13)의 출력극성을 반전시키기 위해 1프레임기간 마다 서로 고레벨로 설정된다.
극성제어신호(POL1)가 상기된 바와 같이 정지화상 표시모드의 정지화상 기입기간에 상당하는 제1프레임기간에서 고레벨로 유지되면, 2값의 정지화상 정보에 대응하는 영상신호(Vpix)가 화소스위치(11)를 매개로 화소전극(PE)으로 인가되는 동시에, 박막트랜지스터(Q6)를 매개로 스태틱메모리부(13)로 공급된다. 정지화상 유지기간에서, 예컨대 극성제어신호(POL1)가 저레벨, POL2가 고레벨로 되면, 이 영상신호(Vpix)는 인버터회로(INV2)에 의해 레벨 반전되어 출력영상신호로서 박막트랜지스터(Q7)를 매개로 화소전극(PE)으로 인가된다. 여기서, 정지화상 표시모드의 정지화상 기입기간의 동작에 대해서 보충한다. 통상표시모드의 최후의 프레임기간에서, 제1행으로부터 제4행까지의 표시화소(PX)의 화소전위(VP1,VP2,VP3,VP4)가 라인반전구동으로 동일한 밝기로 되도록 각각 5V, 0V, 5V, 0V로 설정되므로, 더욱 정지화상용의 영상신호(Vpix)가, 예컨대 제4주사선(Y4)이 구동되는 수평주사기간만큼 5V로 설정되고, 그 이외에서는 0V로 설정되는 것으로 가정한다. 이 경우, 화소전위(VP1)는 정지화상 기입기간에서 5V로부터 0V로 천이하고, 화소전위(VP2)는 정지화상 기입기간에서 0V로 천이되지 않는다. 다른 한편, 화소전위(VP3)는 5V로부터0V로 천이하고, 화소전위(VP4)는 0V로부터 5V로 천이한다.
본 실시예의 평면표시장치에서는, 각 접속제어부(14)가 대응 표시화소(PX) 및 대응 스태틱메모리부(13) 사이에 접속되는 박막트랜지스터(Q6,Q7)를 포함한다. 이들 박막트랜지스터(Q6,Q7) 각각은 LDD구조의 더블게이트구조를 갖고, 통상표시모드에서 오프될 때에 표시화소(PX) 및 스태틱메모리부(13) 사이에 흐르는 리크전류를 방지해서 점결함을 저감한다. 이에 따라, 평면표시장치의 고품질과 신뢰성을 확보하는 것이 가능하게 된다. 특히, LDD구조와 더블게이트구조(복수의 게이트를 갖는 구성)를 조합시키는 것에 의해 간단하게 싱글게이트구조로 채널길이를 증대시키는 경우에 비해서 LDD길이를 증대시킬 수 있고, 이에 의해 효과적으로 오프리크(off leak)를 저감시킬 수 있다. 게다가, 박막트랜지스터(Q6,Q7)의 실질적인 LDD길이의 증대는 더블게이트구조이기 때문에, 다른 박막트랜지스터의 LDD길이에 영향을 주지 않는다. 이에 의해, 선택적으로 박막트랜지스터(Q6,Q7)의 실질적인 LDD길이만을 증대시킬 수 있기 때문에, 다른 박막트랜지스터의 동작특성에 영향을 주지도 않는다.
그 밖의 장점 및 변형은 당업자에 있어서는 용이한 것이다. 따라서, 본 발명의 실시예는 본 발명을 특정 범위로 한정하는 것은 아니며, 다양한 변경 및 변형이 본 발명의 청구범위에 의해 정의되는 일반적인 범위의 개념을 벗어남이 없이 수행될 수 있음은 물론이다.
도 6은 도 3에 나타내는 회로구성의 변형예를 나타낸다. 상기 실시예에서는 N채널폴리실리콘 박막트랜지스터(Q6,Q7) 각각이 LDD구조의 더블게이트구조를 갖지만, 도 6에 나타낸 바와 같이 종렬접속된 한쌍의 LDD구조의 N채널폴리실리콘 박막트랜지스터(Q8 및 Q9)로 박막트랜지스터(Q6)를 치환하고, 종렬접속된 한쌍의 LDD구조의 N채널폴리실리콘 박막트랜지스터(Q10 및 Q11)로 박막트랜지스터(Q7)를 치환하여도 된다. 이 경우에도, 통상표시모드로 표시화소(PX) 및 스태틱메모리부(13) 사이에 흐르는 리크전류를 방지하는 것이 가능하다. 또한, 스태틱메모리부(13)의 박막트랜지스터(Q5)가 N채널형인 경우에는, 예컨대 액정콘트롤러(2)의 신호발생부로부터 발생되는 제어신호(REV)에 의해 박막트랜지스터(Q5)를 독립적으로 제어해도 된다.
더욱이, 상기 실시예에서는 평면표시장치가 액정표시장치인 경우에 대해 설명했지만, 본 발명은 그밖에도 유기EL표시장치 등에도 적용 가능하다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 통상표시모드 시에 발생하는 점결함을 저감시켜서 고품질과 신뢰성을 확보할 수 있는 평면표시장치를 제공하게 되는 효과가 있다.

Claims (4)

  1. 복수의 표시화소와, 외부로부터 영상신호를 취해서 상기 복수의 표시화소에 인가하는 복수의 스위치소자, 상기 복수의 스위치소자로부터 상기 복수의 표시소자에 인가된 영상신호를 유지하는 복수의 메모리부, 상기 복수의 표시화소 및 상기 복수의 메모리부 사이의 전기적인 접속을 제어하는 복수의 접속제어부를 구비하고, 각 접속제어부는 대응 표시화소 및 대응 메모리부 사이에 접속되는 종렬스위치소자를 포함하는 것을 특징으로 하는 평면표시장치.
  2. 제1항에 있어서, 상기 종렬스위치소자는 더블게이트구조의 박막트랜지스터를 포함하는 것을 특징으로 하는 평면표시장치.
  3. 제1항에 있어서, 상기 메모리부는 제1 및 제2인버터회로에 의해 구성되는 스태틱메모리를 포함하는 것을 특징으로 하는 평면표시장치.
  4. 제3항에 있어서, 상기 접속제어부는 상기 제1인버터회로의 출력 및 제2인버터회로의 출력을 소정 주기로 서로 상기 표시화소에 인가하는 제1 및 제2종렬스위치소자에 의해 구성되는 극성제어회로를 포함하는 것을 특징으로 하는 평면표시장치.
KR10-2003-0005878A 2002-01-31 2003-01-29 평면표시장치 KR100519468B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002024732A JP2003228336A (ja) 2002-01-31 2002-01-31 平面表示装置
JPJP-P-2002-00024732 2002-01-31

Publications (2)

Publication Number Publication Date
KR20030066371A true KR20030066371A (ko) 2003-08-09
KR100519468B1 KR100519468B1 (ko) 2005-10-07

Family

ID=27606456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0005878A KR100519468B1 (ko) 2002-01-31 2003-01-29 평면표시장치

Country Status (5)

Country Link
US (1) US7148870B2 (ko)
JP (1) JP2003228336A (ko)
KR (1) KR100519468B1 (ko)
CN (1) CN100362563C (ko)
TW (1) TWI227800B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074207B2 (ja) * 2003-03-10 2008-04-09 株式会社 日立ディスプレイズ 液晶表示装置
KR100611164B1 (ko) 2004-02-09 2006-08-09 삼성에스디아이 주식회사 듀얼형 평판 표시 디스플레이 소자 및 듀얼형 평판 표시 디스플레이 장치
US20070075956A1 (en) * 2004-11-04 2007-04-05 Matsushita Electric Industrial Co., Ltd. Mobile terminal apparatus
JP2006285118A (ja) * 2005-04-05 2006-10-19 Hitachi Displays Ltd 表示装置
CN100443964C (zh) * 2005-12-16 2008-12-17 群康科技(深圳)有限公司 液晶显示面板及其显示方法
CN1987979A (zh) * 2005-12-21 2007-06-27 群康科技(深圳)有限公司 液晶显示面板驱动电路和采用该驱动电路的液晶显示面板
KR101240648B1 (ko) * 2006-01-10 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI391890B (zh) * 2006-10-11 2013-04-01 Japan Display West Inc 顯示裝置
TW200828243A (en) * 2006-12-29 2008-07-01 Ind Tech Res Inst Voltage driving circuit
JP5046226B2 (ja) 2007-04-02 2012-10-10 株式会社ジャパンディスプレイウェスト 画像表示装置
JP2010085817A (ja) * 2008-10-01 2010-04-15 Seiko Epson Corp 電気泳動表示装置および電子機器、電気泳動表示装置の駆動方法
KR20100060611A (ko) * 2008-11-28 2010-06-07 삼성전자주식회사 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로
KR101082286B1 (ko) * 2010-02-11 2011-11-09 삼성모바일디스플레이주식회사 액정표시장치 및 그의 구동방법
JP5775357B2 (ja) * 2010-05-21 2015-09-09 株式会社半導体エネルギー研究所 液晶表示装置
TWI413103B (zh) * 2010-08-19 2013-10-21 Au Optronics Corp 記憶體電路、畫素電路、及相關資料存取方法
CN101964170B (zh) * 2010-09-02 2012-10-03 友达光电股份有限公司 存储器电路、像素电路、及相关数据存取方法
KR102198250B1 (ko) * 2014-01-20 2021-01-05 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
JP6846272B2 (ja) * 2017-04-19 2021-03-24 株式会社ジャパンディスプレイ 表示装置
CN109389954B (zh) 2017-08-14 2024-07-09 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法和显示装置
JP6944334B2 (ja) * 2017-10-16 2021-10-06 株式会社ジャパンディスプレイ 表示装置
JP6614228B2 (ja) * 2017-11-29 2019-12-04 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6555332B2 (ja) * 2017-12-19 2019-08-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6951237B2 (ja) * 2017-12-25 2021-10-20 株式会社ジャパンディスプレイ 表示装置
JP6604374B2 (ja) * 2017-12-26 2019-11-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2020052217A (ja) * 2018-09-26 2020-04-02 株式会社ジャパンディスプレイ 表示装置及び電子看板
CN111429843B (zh) * 2020-04-30 2021-09-24 京东方科技集团股份有限公司 显示基板、显示装置
JP2023103680A (ja) * 2022-01-14 2023-07-27 ラピステクノロジー株式会社 表示装置及びデータドライバ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996523A (en) * 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
JPH08194205A (ja) * 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
US6157356A (en) * 1996-04-12 2000-12-05 International Business Machines Company Digitally driven gray scale operation of active matrix OLED displays
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6111555A (en) * 1998-02-12 2000-08-29 Photonics Systems, Inc. System and method for driving a flat panel display and associated driver circuit
US6806862B1 (en) * 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
JP3398632B2 (ja) * 1999-11-05 2003-04-21 富士通株式会社 平面表示装置
TW525122B (en) * 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
TW494382B (en) * 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
KR100467990B1 (ko) * 2000-09-05 2005-01-24 가부시끼가이샤 도시바 표시 장치
JP3618687B2 (ja) * 2001-01-10 2005-02-09 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
KR100519468B1 (ko) 2005-10-07
CN100362563C (zh) 2008-01-16
US7148870B2 (en) 2006-12-12
TWI227800B (en) 2005-02-11
CN1437183A (zh) 2003-08-20
US20030142054A1 (en) 2003-07-31
JP2003228336A (ja) 2003-08-15
TW200305038A (en) 2003-10-16

Similar Documents

Publication Publication Date Title
KR100519468B1 (ko) 평면표시장치
KR101037554B1 (ko) 액티브 매트릭스 디스플레이 장치 및 그의 구동 방법
US8378945B2 (en) Liquid crystal display device
US20060232538A1 (en) Method of driving liquid crystal display device, liquid crystal display device,and electronic apparatus
KR100634068B1 (ko) 액정 표시 장치의 구동법, 액정 표시 장치 및 휴대형전자기기
US7675498B2 (en) Dot-inversion display devices and driving method thereof with low power consumption
JP2009036945A (ja) 走査線駆動回路、電気光学装置及び電子機器
KR100550595B1 (ko) 액정표시장치
KR20020052137A (ko) 액정표시장치
US20060125813A1 (en) Active matrix liquid crystal display with black-inserting circuit
US8144098B2 (en) Dot-matrix display refresh charging/discharging control method and system
TWI313445B (en) Electro-optical device and electronic apparatus
JP4957169B2 (ja) 電気光学装置、走査線駆動回路および電子機器
JP2009086170A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器
JP2005128101A (ja) 液晶表示装置
KR20140099198A (ko) 액정표시장치 및 그 구동방법
US7898516B2 (en) Liquid crystal display device and mobile terminal
JP2003084718A (ja) 液晶表示素子
JP3968925B2 (ja) 表示駆動装置
JP2003228080A (ja) 表示画素回路および平面表示装置
JP2009086171A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器
JP2003108081A (ja) 表示装置
JP2003140109A (ja) 液晶表示装置
US20090167744A1 (en) Electro-optical device and electronic apparatus provided with the same
JP2003108099A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160919

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 14