JP2010081110A - 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法 - Google Patents

Abstract

【課題】信号シフト装置、シフトレジスタ及び電子機器において、安定した動作制御を行う。
【解決手段】シフト回路２１_ｋは、電圧適正化回路２２を備える。閾値電圧検出部３２は、トランジスタＴ１４のゲート閾値電圧Ｖthを検出し、閾値電圧保持部３３は、このゲート閾値電圧Ｖthを保持する。電圧加算部３４は、（Ｎ＋１）端子に供給されたＳ(N+1)信号によってコンデンサＣ２１，Ｃ２２の容量に応じた電圧をゲート閾値電圧Ｖthに加算してトランジスタＴ１４がオンするためのゲート電位を生成する。
【選択図】図３

Description

本発明は、信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法に関するものである。

ＴＦＴを利用したゲートドライバ用シフトレジスタによって，ＬＣＤや有機ＥＬ素子をアクティブ駆動し、表示する表示装置が実用化されている（例えば、特許文献１参照）。

特開２００４−１０３２２６号公報（第８頁、図５）

しかし、従来のアモルファスシリコンＴＦＴによって構成されたシフトレジスタでは、長時間駆動させると、この駆動動作による劣化が生じ、特に出力段に設けられた出力トランジスタが劣化する。このため、ゲートドライバとしての駆動能力、特に、ハイ（Ｈｉｇｈ）レベルの信号出力時のオン抵抗、ロー（Ｌｏｗ）レベルの信号出力時のオン抵抗の低下が生じる。

この駆動劣化は，主にＴＦＴの閾値電圧Ｖthの経時的シフトに起因するものであり、特にローレベルの信号の出力を担うトランジスタは、他のトランジスタと比較して動作状態が長く、閾値電圧Ｖthのシフト量も大きくなる。

本発明は、このような従来の問題点に鑑みてなされたもので、安定した動作制御が可能な信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法を提供することを目的とする。

この目的を達成するため、本発明の第１の観点に係る信号シフト装置は、
第１の制御端と第１の電流路とを有し、前段から供給された第１の電位のシフト信号に基づいて生成された第１のオン信号が前記第１の制御端に供給されてオンし、前記第１の電流路の一端に供給されたクロック信号を前記シフト信号として前記第１の電流路の他端から出力する第１のトランジスタと、
第２の制御端と第２の電流路とを有し、前記第２の電流路の一端が前記第１のトランジスタの前記第１の電流路の他端に接続され、前記第２の制御端に第２のオン信号が供給されてオンし、前記第１の電流路の他端の電位を、前記第１の電位と異なる第２の電位に変位する第２のトランジスタと、
前記第２のトランジスタの前記第２の制御端の閾値電圧に相当する電圧を検出し、当該電圧に、所定の電圧を加算して前記第２のトランジスタの前記第２の制御端に印加する電圧適正化回路と、を備えた、
ことを特徴とする。

前記電圧適正化回路は、
前記第２のトランジスタの閾値電圧に相当する電圧を検出する閾値電圧検出部と、
前記閾値電圧検出部が検出した前記第２のトランジスタの閾値電圧に相当する電圧を保持する閾値電圧保持部と、
前記閾値電圧保持部が保持した前記第２のトランジスタの閾値電圧に相当する電圧に所定の電圧を加算する電圧加算部と、を備えてもよい。
また、前記電圧適正化回路は、
第３の制御端と第３の電流路とを有し、前記第３の制御端が前記第２の制御端に接続され、前記第３の電流路の一端が前記第２の電流路の他端に接続された閾値電圧検出トランジスタと、
一端が前記第３の制御端に接続され、他端が前記第３の電流路の他端に接続され、前段からのシフト信号の信号レベルに従ってオン、オフする短絡トランジスタと、
一端が前記閾値電圧検出トランジスタの前記第３の制御端に接続され、他端に前記第２の電位が印加される閾値電圧保持コンデンサと、
一端に１つ後段からのシフト信号が供給され、他端が前記閾値電圧保持コンデンサの前記一端に接続された電圧加算コンデンサと、を備えてもよい。
また、１つ後段からのシフト信号を、前記電圧加算コンデンサの前記一端に供給する加算トランジスタと、
前々段からのシフト信号を、前記短絡トランジスタの前記一端に供給する閾値検出用電圧供給トランジスタと、
前々段からのシフト信号に応じて前記電圧加算コンデンサの前記一端の電圧をリセットするリセットトランジスタと、を備えてもよい。
そして、前記第１のトランジスタの前記第１の制御端の閾値電圧に相当する電圧を検出し、当該電圧に、所定の電圧を加算して前記第１のトランジスタの前記第１の制御端に印加する第１のトランジスタ電圧適正化回路を備えてもよい。

本発明の第２の観点に係るシフトレジスタは、
上述の複数の信号シフト装置を備え、前記複数の信号シフト装置が直列に接続されて、前記シフト信号を、順次、シフトすることを特徴とする。

本発明の第３の観点に係る電子機器は、
表示素子を備えて行列配置された複数の画素回路と、
上述のシフトレジスタを有し、スタート信号がシフト信号として、前記シフトレジスタの第１段目の信号シフト装置に供給され、順次、シフトしたシフト信号を、行を選択する行選択信号として各行毎に供給し、前記複数の画素回路を行毎に選択する行選択ドライバと、
前記スタート信号を前記行選択ドライバに供給して動作を開始させる制御部と、を備えたことを特徴とする。

本発明の第４の観点に係る信号シフト装置の駆動方法は、
信号シフト装置の駆動方法において、
前記信号シフト装置は、
第１の制御端と第１の電流路とを有し、前段から供給された第１の電位のシフト信号に基づいて生成された第１のオン信号が前記第１の制御端に供給されてオンし、前記第１の電流路の一端に供給されたクロック信号を前記シフト信号として前記第１の電流路の他端から出力する第１のトランジスタと、
第２の制御端と第２の電流路とを有し、前記第２の電流路の一端が前記第１のトランジスタの前記第１の電流路の他端に接続され、前記第２の制御端に第２のオン信号が供給されてオンし、前記第１の電流路の他端の電位を、前記第１の電位と異なる第２の電位に変位する第２のトランジスタと、を備え、
前記第２のトランジスタの前記第２の制御端の閾値電圧に相当する電圧を検出し、
当該電圧に、所定の電圧を加算して前記第２のトランジスタの前記第２の制御端に印加する、
ことを特徴とする。

本発明によれば、安定した動作制御を行うことができる。

以下、本発明の実施形態に係る電子機器を図面を参照して説明する。尚、本実施形態では、電子機器を、ＴＦＴ−ＯＬＥＤ（Thin Film Transistor−Organic light-emitting diode)として説明する。
（実施形態１）
実施形態１に係るＴＦＴ−ＯＬＥＤの構成を図１に示す。
実施形態１に係るＴＦＴ−ＯＬＥＤ１は、図１（ａ）に示すように、ｎ行、ｍ列の複数の画素回路１１(i,j)（ｉ＝１〜ｍ、ｊ＝１〜ｎ、ｍ，ｎは、それぞれ、自然数）と、ゲートドライバ１２と、データドライバ１３と、コントローラ１４と、を有する。

画素回路１１(i,j)は、画像の各画素に対応するものであり、行列配置される。この画素回路１１(i,j)は、図１（ｂ）に示すように、トランジスタＴ１、トランジスタＴ２、容量Ｃ１、及びＥＬ素子Ｅを有する。

容量Ｃ１は、トランジスタＴ２のゲート−ソース間に設けられた容量である。

ＥＬ素子Ｅは、画素電極、複数のキャリア輸送層からなる有機ＥＬ層、対向電極が積層された構造であり、対向電極には基準電位Ｖssが印加されている。

トランジスタＴ１は、容量Ｃ１の一端に信号電圧Ｖsigを印加するためのトランジスタであり、ｎチャンネル型のＦＥＴ（Field Effect Transistor；電界効果トランジスタ）によって構成されたポリシリコンまたはアモルファスシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）である。

画素回路１１(i,j)では、トランジスタＴ１のソースは、トランジスタＴ２のゲート及び容量Ｃ１の一端に接続されている。画素回路１１(i,1)，・・・，１１(i,n)のトランジスタＴ１のドレインは、それぞれ、データラインＬdiに接続される。

画素回路１１(1,j)，・・・，１１(m,j)の各トランジスタＴ１のゲートは、それぞれ、ゲートラインＬgjに接続される。そして、それぞれ、ゲートラインＬg1，・・・，ＬgnにＨｉレベルの信号が出力されると、画素回路１１(1,j)，・・・，１１(m,j)の各トランジスタＴ１はオンし、データラインＬd1，・・・，Ｌdmにそれぞれ入力された信号電圧ＶsigをトランジスタＴ２のゲート及び容量Ｃ１の一端に出力する。

各トランジスタＴ２は、ゲートがトランジスタＴ１のソース及び容量Ｃ１の一端に接続され、ドレインに電源電位Ｖddが印加され、ソースが容量Ｃ１の他端及びＥＬ素子Ｅの画素電極に接続されている。

ゲートドライバ１２は、コントローラ１４から供給されたスタート信号ST，PST、クロック信号ｃｋ１，ｃｋ２に従って、行を選択するために生成した出力信号ＯＵＴ（１）〜（ｎ）を順次、画素回路１１(i,j)に出力して、画素回路１１(i,j)を行毎に選択するためのドライバである。

スタート信号ST，PSTは、ゲートドライバ１２の動作を開始させるための信号であり、クロック信号ｃｋ１，ｃｋ２は、互いに位相が１８０°異なる信号である。

このゲートドライバ１２は、図２に示すようなシフトレジスタを有する。なお、ゲートドライバ１２は、シフトレジスタの出力端にバッファが設けられてもよい。このシフトレジスタは、コントローラ１４から供給されたスタート信号ST，PSTによって動作を開始し、出力信号を出力するとともに順次転送させるものである。

シフトレジスタは、ｎ段のシフト回路２１_１〜２１_ｎ（ｎ；偶数）を備え、シフト回路２１_１〜２１_ｎが直列に接続されている。

シフト回路２１_１〜２１_ｎは、それぞれのタイミングに応じて供給されたＳ(N-1)信号、Ｓ(N-2)信号（スタート信号ST，PSTを含む）、Ｓ(N+1)信号、クロック信号ＣＫ１（又はＣＫ２）、ＥＮＤ信号に従ってＳ(Nout)信号をシフトして安定したハイレベル及びローレベルの矩形波を出力するものである。

図３に示すように、シフト回路２１_ｋ（ｋ＝１〜ｎ）は、（Ｎ−２）端子と、（Ｎ−１）端子と、（Ｎ＋１）端子と、Ｎout端子と、クロック端子Ｐckと、を有している。

（Ｎ−２）端子は、２つ前のシフト回路２１_（ｋ−２）のＮout端子に接続され、シフト回路２１_（ｋ−２）から出力されたＳ(Nout)信号がＳ(N-2)信号として供給される端子である。

尚、シフト回路２１_１の（Ｎ−２）端子には、コントローラ１４から、Ｓ(N-2)信号として、電位ＶddをＨｉｇｈレベル、電位Ｖssを電位Ｖddよりも低いＬｏｗレベルとするスタート信号ＰＳＴが供給され、またシフト回路２１_２の（Ｎ−２）端子には、コントローラ１４から、Ｓ(N-2)信号として、電位ＶddをＨｉｇｈレベル、電位Ｖssを電位Ｖddよりも低いＬｏｗレベルとするスタート信号STが供給される。

（Ｎ−１）端子は、１つ前のシフト回路２１_（ｋ−１）のＮout端子に接続され、シフト回路２１_（ｋ−１）から出力されたＳ(Nout)信号がＳ(N-1)信号として供給される端子である。

尚、シフト回路２１_１の（Ｎ−１）端子には、コントローラ１４から、Ｓ(N-1)信号として、電位ＶddをＨｉｇｈレベル、電位ＶssをＬｏｗレベルとするスタート信号ＳＴが供給される。

（Ｎ＋１）端子は、１つ後のシフト回路２１_（ｋ＋１）のＮout端子に接続され、シフト回路２１_（ｋ＋１）から出力されたＳ(Nout)信号がＳ(N+1)信号として供給される端子である。

尚、シフト回路２１_ｎの（Ｎ＋１）端子には、コントローラ１４から、Ｓ(N+1)信号として、ＥＮＤ信号が供給される。また、ゲートドライバ１２を複数のフレーム期間にわたって連続して動作する場合、１段目のシフト回路２１_１のＮout端子を最終段のシフト回路２１_ｎの（Ｎ＋１）端子に接続して、第ｇフレーム期間の１段目のシフト回路２１_１のＮout端子からのＳ(Nout)信号を、その直前の第（ｇ−１）フレーム期間の最終段のシフト回路２１_ｎの（Ｎ＋１）端子にＥＮＤ信号として入力してもよい。この場合、最終フレーム期間のみ、コントローラ１４が最終段のシフト回路２１_ｎの（Ｎ＋１）端子にＥＮＤ信号を出力すればよい。

同様に、ゲートドライバ１２を複数のフレーム期間にわたって連続して動作する場合、シフト回路２１_（ｎ−１）のＮout端子を１段目のシフト回路２１_１の（Ｎ−２）端子に接続して、シフト回路２１_（ｎ−１）のＮout端子からのＳ(Nout)信号をスタート信号PSTとして出力させ、シフト回路２１_ｎのＮout端子を１段目のシフト回路２１_１の（Ｎ−１）端子及び２段目のシフト回路２１_２の（Ｎ−２）端子に接続して、シフト回路２１_ｎのＮout端子からのＳ(Nout)信号をそれぞれスタート信号STとして出力させてもよい。

Ｎout端子は、出力信号ＯＵＴ（ｋ）を出力する端子であり、ゲートラインＬgkに接続されている。

ゲートドライバ１２は、シフト回路２１_１〜２１_ｎのＳ(Nout)信号を、それぞれ、ＯＵＴ（１）〜ＯＵＴ（ｎ）信号として、ゲートラインＬg1〜Ｌgnに出力する。

クロック端子Ｐckは、クロック信号ＣＫ１又はＣＫ２が供給される端子であり、奇数段であるシフト回路２１_ｋのクロック端子Ｐckには、コントローラ１４から、クロック信号ＣＫ１が供給される。また、偶数段であるシフト回路２１_（ｋ＋１）のクロック端子Ｐckには、コントローラ１４から、クロック信号ＣＫ２が供給される。

このシフト回路２１_ｋは、図３に示すように、トランジスタＴ１１〜Ｔ１４と、容量成分Ｃ２と、電圧適正化回路２２と、を有する。

トランジスタＴ１１〜Ｔ１４は、ｎチャンネル型のＦＥＴによって構成されたものである。このトランジスタＴ１１〜Ｔ１４は、画素回路１１(i,j)と一体に構成されるためにポリシリコンＴＦＴ、アモルファスシリコンＴＦＴ、又は結晶グレインサイズがμｍオーダーのマイクロクリスタルシリコンＴＦＴによって構成されることが好ましい。

トランジスタＴ１１は、（Ｎ−１）端子に供給されたＳ(N-1)信号の信号レベルに従って、ノードＡの電位ＶＡをコントロールするためのトランジスタである。このトランジスタＴ１１のドレインとゲートとは、（Ｎ−１）端子に接続され、ソースは、ノードＡに接続される。なお、トランジスタＴ１１のドレインは、（Ｎ−１）端子に接続される代わりに電源電位Ｖddが印加されていてもよい。

トランジスタＴ１２は、（Ｎ＋１）端子に供給されたＳ(N+1)信号の信号レベルに従って、ノードＡの電位ＶＡをコントロールするためのトランジスタである。

このトランジスタＴ１２のゲートは、（Ｎ＋１）端子に接続され、ドレインは、トランジスタＴ１１のソースとノードＡとに接続され、ソースには、電位Ｖssが印加される。

トランジスタＴ１３は、ゲートに印加されたノードＡの電位ＶＡに従ってオン、オフし、オン時にクロック信号ＣＫ１（又はＣＫ２）をＳ(Nout)信号として出力する出力トランジスタである。トランジスタＴ１３のゲートは、ノードＡに接続され、前段からのシフト信号としてＳ(N-1)信号に基づいた信号が供給される。このＳ(N-1)信号のＨｉｇｈレベルは、電位Ｖddとなる。

トランジスタＴ１３のドレインは、クロック端子Ｐckに接続され、ソースはＮout端子に接続される。

容量成分Ｃ２は、トランジスタＴ１３のゲートとソースとの間に存在する寄生容量成分である。この寄生容量成分はトランジスタＴ１３のゲート−ソース間の構造による寄生容量成分だけでもよいし、トランジスタＴ１３以外に別途設けられた寄生容量成分であってもよいし、トランジスタＴ１３の寄生容量成分及びトランジスタＴ１３以外の寄生容量成分によって混成された構造のものであってもよい。

トランジスタＴ１４は、後述するノードＢ２の電位ＶＢに従ってオン、オフされ、オンして、トランジスタＴ１３のソースの電位をＬｏｗレベルに固定して、ＨｉｇｈレベルのＳ(Nout)信号の出力をＬｏｗレベルに切り替える出力トランジスタである。トランジスタＴ１４のドレインは、トランジスタＴ１３のソースとＮout端子とに接続され、ソースには、電位Ｖssが印加される。

このトランジスタＴ１４は、ＬｏｗレベルのＳ(Nout)信号の出力がされている間、オンして長時間駆動されることになる。このため、各ゲートラインＬg1，Ｌg2，・・・，Ｌgnのそれぞれのduty比が約１／ｎの場合、１フレーム期間の間の約（ｎ−１）／ｎが、トランジスタＴ１４のゲートに、高電圧である電位Ｖddが印加される。

このため、トランジスタＴ１４のゲート閾値電圧Ｖth（トランジスタＴ１４のドレイン−ソース間に電流が流れはじめる（或いは流れなくなる）ときのトランジスタＴ１４のゲート−ソース間電圧）は、徐々により高電位側にシフトし、劣化することになる。ここで、トランジスタＴ１４のゲートに印加される電位が定電位であると、徐々に電流が流れにくくなり、Ｌｏｗレベルが十分に低くならない恐れがある。

電圧適正化回路２２は、このトランジスタＴ１４の劣化が生じてもトランジスタＴ１４のゲートの閾値電圧のシフト量に応じて自動的に適正な電位を発生させ、この電位の信号を、トランジスタＴ１４をオンさせるオン信号として、トランジスタＴ１４のゲート端子に供給することによってトランジスタＴ１４を定常的に動作させるための回路である。

電圧適正化回路２２は、リセット部３１と、閾値電圧検出部３２と、閾値電圧保持部３３と、電圧加算部３４と、を有する。

リセット部３１は、後述するノードＢ１の電位を電位Ｖssにリセットするものである。

閾値電圧検出部３２は、リセット部３１のリセット解除後に、トランジスタＴ１４のゲートの閾値電圧Ｖthに相当する電圧を検出するものである。

閾値電圧保持部３３は、閾値電圧検出部３２が検出したトランジスタＴ１４のゲートの閾値電圧Ｖthに相当する電圧を保持するものである。

この電圧適正化回路２２は、例えば、図４に示すように、トランジスタＴ２１〜Ｔ２６と、コンデンサＣ２１，Ｃ２２を有する。

電圧加算部３４は、コンデンサＣ２１，Ｃ２２の各容量に応じて設定された電圧を、閾値電圧保持部３３が保持しているトランジスタＴ１４のゲートの閾値電圧Ｖthに相当する電圧に加算してトランジスタＴ１４がオンするためゲート電位を生成するものである。

トランジスタＴ２１は、１つ後段のシフト回路２１_（ｋ＋１）から、Ｓ(N+1)信号が供給され、供給されたＳ(N+1)信号をコンデンサＣ２１の一端に供給するトランジスタである。トランジスタＴ２１のソースはコンデンサＣ２１の一端に接続され、ゲートとドレインとが接続され、Ｓ(N+1)信号が供給されて、トランジスタＴ２１はダイオード動作する。

コンデンサＣ２１とコンデンサＣ２２とは、トランジスタＴ２１を介して供給されたＳ(N+1)信号の電位Ｖdd（Ｈｉｇｈレベル）を分圧するためのコンデンサであり、分圧された電圧は、電圧加算部３４が加算して出力する電圧に相当する。

コンデンサＣ２１の一端はトランジスタＴ２１のソースに接続される。コンデンサＣ２２の一端は、コンデンサＣ２１の他端に接続され、コンデンサＣ２２の他端には、電位Ｖssが印加される。このコンデンサＣ２１の一端をノードＢ１、コンデンサＣ２１の他端とコンデンサＣ２２の一端との接続点をノードＢ２とする。

トランジスタＴ２２は、Ｓ(N-2)信号の信号レベルに従って、ノードＢ２の電位をコントロールするためのトランジスタである。トランジスタＴ２２のソースは、ノードＢ２に接続され、ゲートとドレインとが接続されて、Ｓ(N-2)信号が供給され、トランジスタＴ２２はダイオード動作する。

トランジスタＴ２３は、Ｓ(N-2)信号の信号レベルに従って、ノードＢ１の電位をコントロールするためのトランジスタである。トランジスタＴ２３のドレインは、ノードＢ１に接続され、ソースには電位Ｖssが印加される。そして、ゲートにはＳ(N-2)信号が供給される。

トランジスタＴ２４は、ハイ（Ｈｉｇｈ）レベルのＳ(N-1)信号が供給されてオンし、ノードＢ２の電位がトランジスタＴ２５のゲート閾値電圧Ｖthに収束するまでトランジスタＴ２５に電流を供給することによってトランジスタＴ２５のゲート閾値電圧Ｖthを検出する閾値電圧検出部３２として機能する。トランジスタＴ２４のドレインは、ノードＢ２に接続され、ソースがトランジスタＴ２５のドレインに接続され、ゲートにＳ(N+1)信号が供給される。

トランジスタＴ２５のドレインは、トランジスタＴ２４のソースに接続され、ゲートは、ノードＢ２に接続され、ソースには電位Ｖssが印加される。トランジスタＴ２６のドレインは、トランジスタＴ１３のゲートに接続され、ゲートは、ノードＢ２に接続され、ソースには電位Ｖssが印加される。

トランジスタＴ２５、Ｔ２６は、そのゲート、ソースが、それぞれ、トランジスタＴ１４のゲート、ソースと共通化されて、トランジスタＴ１４とほぼ同じバイアス関係を有するものである。従って、トランジスタＴ２５、Ｔ２６のゲート閾値電圧Ｖth及びそれらの経時的変化は、トランジスタＴ１４のゲート閾値電圧Ｖth及びその経時的変化とほぼ同じになる。

トランジスタＴ２３は、図３に示すリセット部３１を構成し、オンしてノードＢ１の電位を電位Ｖssにリセットする。

トランジスタＴ２２は、ノードＢ２に、トランジスタＴ１４、Ｔ２５、Ｔ２６のゲート閾値電圧Ｖthを十分越える電圧である電源電位ＶddをトランジスタＴ２５のゲートに出力し、トランジスタＴ２４は、トランジスタＴ２２によって出力された電源電位ＶddをトランジスタＴ２５のドレインに供給する。

トランジスタＴ２５は、電源電位Ｖddによってドレイン−ソース間に電流を流すことになり、この電流は、トランジスタＴ２５のゲート電圧（ゲート−ソース間電位差）をトランジスタＴ２５のゲート閾値電圧Ｖth25に低下することによって停止する。

トランジスタＴ２２、トランジスタＴ２４及びトランジスタＴ２５は、トランジスタＴ２５のゲート閾値電圧Ｖth25、つまり、トランジスタＴ１４のゲート閾値電圧Ｖth14に相当する電圧を検出する閾値電圧検出部３２を構成する。

トランジスタＴ２６は、後述する図６の時刻ｔ２１〜ｔ２３を除く期間に、ノードＡの電位を電位Ｖssに保持することによってノードＡをフローティングにせずにでき、この間、トランジスタＴ１３の挙動を不安定にする要因を除いている。

コンデンサＣ２２は、閾値電圧保持部３３を構成し、検出されたトランジスタＴ１４のゲート閾値電圧Ｖthに相当する電圧を保持する。

トランジスタＴ２１とコンデンサＣ２１とは、電圧加算部３４を構成する。Ｓ(N+1)信号がコンデンサＣ２１の一端に供給されて、トランジスタＴ１４のゲート閾値電圧Ｖthに相当する電圧に保持されているノードＢ２の電位は、Ｓ(N+1)信号となる電位Ｖddと電位Ｖssとの電位差をコンデンサＣ２１，Ｃ２２で分圧した電位差だけ上昇（加算）する。

図１に戻り、データドライバ１３は、画像データが供給され、供給された画像データに基づく表示信号の信号電圧Ｖsigを、それぞれ、データラインＬd1〜Ｌdmを介して、さらに、ゲートドライバ１２が選択した行の画素回路１１(i,j)の各トランジスタＴ１を介して、画素電極に印加（供給）するドライバである。

データドライバ１３は、コントローラ１４から、スタート信号start2及び表示データ信号Data、所定の周波数のクロック信号等が供給されて、表示データ信号Dataから各画素に対応して抽出され、階調を設定する信号電圧Ｖsigを、ゲートラインＬgiの選択期間に、データラインＬdjを介して画素回路１１(i,j)に印加する。

コントローラ１４は、ゲートドライバ１２、データドライバ１３を制御するものであり、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory），ＲＡＭ（Random Access Memory）、等を備える（いずれも図示せず）。

コントローラ１４は、動作を開始させるスタート信号ＰＳＴ，ＳＴと、クロック信号ＣＫ１，ＣＫ２と、をゲートドライバ１２の初段のシフト回路２１_１に供給することにより、ゲートドライバ１２に動作を開始させる。

次に実施形態１に係るＴＦＴ−ＯＬＥＤ１の動作を説明する。
図５に示すように、時刻ｔ１０において、コントローラ１４は、クロック信号ＣＫ１の電位を立ち上げ、クロック信号ＣＫ２の電位を立ち下げ、Ｈｉｇｈレベルのスタート信号ＰＳＴをゲートドライバ１２に供給する。

このＨｉｇｈレベルのスタート信号PSTは、Ｓ(N-2)信号として１段目のシフト回路２１_１の（Ｎ−２）端子に供給される。

図５に示すように、時刻ｔ１１になると、コントローラ１４は、ゲートドライバ１２に供給するスタート信号PSTをＬｏｗレベルに立ち下げ、スタート信号STの電位を立ち上げるとともに、クロック信号ＣＫ１の電位を立ち下げ、クロック信号ＣＫ２の電位を立ち上げるように位相が１８０°異なるクロック信号ＣＫ１，ＣＫ２を供給する。

このＨｉｇｈレベルのスタート信号STは、それぞれ、Ｓ(N-1)信号としてシフト回路２１_１の（Ｎ−１）端子に、２段目のＳ(N-2)信号としてシフト回路２１_２の（Ｎ−２）端子に供給される。

シフト回路２１_１では、（Ｎ−１）端子に供給されたＳ(N-1)信号がＨｉｇｈレベルになると、図３に示すトランジスタＴ１１はオンし、ノードＡの電圧がＨｉｇｈレベルになって、トランジスタＴ１３がオンする。

トランジスタＴ１３がオンしているため、時刻ｔ１２になって、クロック信号ＣＫ１が立ち上がると、シフト回路２１_１は、Ｎout端子からＨｉｇｈレベルのＳ(Nout)信号を出力する。

このシフト回路２１_１のＳ(Nout)信号は、それぞれ、シフト回路２１_２のＳ(N-1)信号としてシフト回路２１_２の（Ｎ−１）端子に、シフト回路２１_３のＳ(N-2)信号としてシフト回路２１_３の（Ｎ−２）端子に供給される。

図５に示すように、時刻ｔ１３になり、クロック信号ＣＫ１が立ち下がり、クロック信号ＣＫ２の立ち上がると、シフト回路２１_２は、Ｎout端子からＨｉｇｈレベルのＳ(Nout)信号を出力する。

このシフト回路２１_２のＳ(Nout)信号は、それぞれ、Ｓ(N+1)信号としてシフト回路２１_１の（Ｎ＋１）端子に、３段目のＳ(N-1)信号としてシフト回路２１_３の（Ｎ−１）端子に、４段目のＳ(N-2)信号としてシフト回路２１_４の（Ｎ−２）端子に供給される。

時刻ｔ１４において、クロック信号ＣＫ１が立ち上がり、クロック信号ＣＫ２の立ち下がると、シフト回路２１_３は、ＨｉｇｈレベルのＳ(Nout)信号をＮout端子から出力する。

シフト回路２１_３のＳ(Nout)信号は、それぞれ、Ｓ(N+1)信号としてシフト回路２１_２の（Ｎ＋１）端子に、Ｓ(N-1)信号としてシフト回路２１_４の（Ｎ−１）端子に、Ｓ(N-2)信号として５段目のシフト回路２１_５の（Ｎ−２）端子に供給される。

このようにして、各シフト回路２１_１〜２１_ｎは、順次、スタート信号ＳＴをシフトする。

そして、時刻ｔ１２から、クロック信号ＣＫ１のｎ／２周期目である時刻ｔ１６において、シフト回路２１_ｎのＳ(Nout)信号の立ち下がりのタイミングで、コントローラ１４は、ゲートドライバ１２にＥＮＤ信号を供給する。

このＥＮＤ信号は、Ｓ(N+1)信号としてシフト回路２１_ｎの（Ｎ＋１）端子に供給される。

最終段目のシフト回路２１_ｎの（Ｎ＋１）端子にＳ(N+1)信号が供給されると、シフト回路２１_ｎのノードＡの電圧は、電位Ｖssとなり、トランジスタＴ１３はオフする。そして、ノードＢ１の電位上昇の影響を受けてノードＢ２の電位が上昇してトランジスタＴ１４がオンし、ゲートラインＬgnからのＯＵＴ（ｎ）信号が、ＨｉｇｈレベルからＬｏｗレベルに変位すると、繰り返し１段目のシフト回路２１_１からシフトが行われる。

ゲートドライバ１２は、時刻ｔ１０〜ｔ１１，ｔ１１〜１２，・・・において、シフト回路２１_１，２１_２，・・・，２１_ｎのＨｉｇｈレベルのＳ(Nout)信号を、それぞれ、ＯＵＴ（１）信号，ＯＵＴ（２）信号，・・・，ＯＵＴ（ｎ）信号として、順次、ゲートラインＬg1，Ｌg2，・・・，Ｌgnに出力する。

ゲートラインＬg1，Ｌg2，・・・，Ｌgnに、順次、ＨｉｇｈレベルのＯＵＴ（１）信号が出力されると、画素回路１１(1,1)〜１１(m,1)，１１(1,2)〜１１(m,2)，・・・，１１(1,n)〜１１(m,n)が選択される。

データドライバ１３は、供給された画像データに基づく電圧Ｖsigを、それぞれ、データラインＬd1〜Ｌdmに印加する。

次に、電圧適正化回路２２の動作について説明する。
図６に示すように、時刻ｔ２０〜ｔ２１において、シフト回路２１_（ｋ−２）からシフト回路２１_ｋの（Ｎ−２）端子に、ＨｉｇｈレベルのＳ(N-2)信号が供給されると、図７（ａ）に示すように、トランジスタＴ２３，Ｔ２２がオンする。

尚、シフト回路２１_１の場合、（Ｎ−２）端子には、ＨｉｇｈレベルのＳ(N-2)信号として、コントローラ１４から電位Ｖddのスタート信号PSTが供給される。また、シフト回路２１_２の場合、（Ｎ−２）端子には、ＨｉｇｈレベルのＳ(N-2)信号として、コントローラ１４から電位Ｖddのスタート信号STが供給される。

トランジスタＴ２３がオンすると、コンデンサＣ２１の一端が電位Ｖssのラインに接続される。トランジスタＴ２２がオンすると、電流Ｉｓは、シフト回路２１_ｋの（Ｎ−２）端子から、トランジスタＴ２２のドレイン−ソース間を流れ、ノードＢ２の電位が電位Ｖddまで上昇する。

電流Ｉｓがこのように流れると、コンデンサＣ２１，Ｃ２２は電位差（Ｖdd−Ｖss）で充電され、図６に示すように、ノードＢ１の電圧Ｖ（Ｂ１）、ノードＢ２の電位Ｖ（Ｂ２）は、それぞれ、Ｌｏｗレベル、Ｈｉｇｈレベルに設定される。

時刻ｔ２１において、シフト回路２１_（ｋ−２）からシフト回路２１_ｋの（Ｎ−２）端子に、ＬｏｗレベルのＳ(N-2)信号が供給されると、図７（ｂ）に示すように、トランジスタＴ２３，Ｔ２２がオフする。

また、時刻ｔ２１〜ｔ２２において、シフト回路２１_（ｋ−１）からシフト回路２１_ｋの（Ｎ−１）端子にＨｉｇｈレベルのＳ(N-1)信号が供給されると、図７（ｂ）に示すように、トランジスタＴ２４がオンする。

トランジスタＴ２３，Ｔ２２がオフし、トランジスタＴ２４がオンすると、コンデンサＣ２１，２２が放電し、電流Ｉｓが、ノードＢ２から、トランジスタＴ２５のドレイン−ソースを経由して電位Ｖssのラインへと流れる。

電流Ｉｓがこのように流れると、図６に示すように、ノードＢ２の電圧Ｖ（Ｂ２）は、低下する。電圧Ｖ（Ｂ２）がトランジスタＴ２５のゲート閾値電圧Ｖth25まで低下すると、電流Ｉｓが流れなくなり、このゲート閾値電圧Ｖth25が検出される。検出されたゲート閾値電圧Ｖth25は、時刻ｔ２３の直前までコンデンサＣ２２の両端に保持される。

前述の通り、トランジスタＴ２５のゲート、ソースが、それぞれ、トランジスタＴ１４のゲート、ソースと共通化されているため、トランジスタＴ１４及びトランジスタＴ２５のゲート閾値電圧の経時的変化は同等になり、トランジスタＴ１４のゲート閾値電圧をＶth14として、ゲート閾値電圧Ｖth25とゲート閾値電圧Ｖth14とはほぼ等しくなる。このため、コンデンサＣ２２に保持されたゲート閾値電圧Ｖth25は、ゲート閾値電圧Ｖth14に相当する。

図６に示すように、時刻ｔ２２になると、シフト回路２１_ｋの（Ｎ−１）端子に供給されるＳ(N-1)信号はＬｏｗレベルになり、トランジスタＴ２４がオフする。また、シフト回路２１_ｋはＮout端子からＨｉｇｈレベルのＳ(Nout)信号を出力する。

時刻ｔ２３になると、シフト回路２１_ｋはＮout端子からＬｏｗレベルのＳ(Nout)信号を出力し、シフト回路２１_（ｋ＋１）からシフト回路２１_ｋの（Ｎ＋１）端子にＨｉｇｈレベルのＳ(N+1)信号が供給される。

尚、シフト回路２１_ｎの場合、（Ｎ＋１）端子には、ＨｉｇｈレベルのＳ(N+1)信号として、コントローラ１４からＥＮＤ信号が供給される。

（Ｎ＋１）端子にＨｉｇｈレベルのＳ(N+1)信号が供給されると、図７（ｃ）に示すように、トランジスタＴ２１がオンする。

このため、電流Ｉｓは、トランジスタＴ２１のドレイン−ソースを流れ、さらに、コンデンサＣ２１の一端に接続されたノードＢ１の電位を上昇させる。

コンデンサＣ２１の一端に接続されたノードＢ１の電位上昇に引きずられて、コンデンサＣ２１の一端に接続されたノードＢ２の電位が、コンデンサＣ２１，Ｃ２２の容量に応じて上昇する。コンデンサＣ２１，Ｃ２２の容量を、それぞれ、ｃ２１，ｃ２２とすると、ノードＢ２の電位上昇分ΔＶは、次の式（１）で表される。
ΔＶ＝（Ｖdd−Ｖss）×ｃ１／（ｃ１＋ｃ２） ・・・（１）

このためノードＢ２、つまりトランジスタＴ１４、Ｔ２５、Ｔ２６のゲートの電位Ｖ（Ｂ２）は、次の式（２）で表される。
Ｖ（Ｂ２）＝（Ｖdd−Ｖss）×ｃ１／（ｃ１＋ｃ２）＋Ｖth25
・・・（２）

トランジスタＴ２５のゲート閾値電圧Ｖth25は、トランジスタＴ１４のゲート閾値電圧Ｖth14に等しいので、電位Ｖ（Ｂ２）は、次の式（３）で表される。
Ｖ（Ｂ２）＝（Ｖdd−Ｖss）×ｃ１／（ｃ１＋ｃ２）＋Ｖth14
・・・（３）

したがって、トランジスタＴ１４のゲート閾値電圧Ｖth14が経時的に高電位にシフトしても、時刻ｔ２１〜２２の間に、ノードＢ２の電位が自動的にトランジスタＴ１４のゲート閾値電圧Ｖth14或いはそれにほぼ近似した値に設定される。

このため、その後閉じこめられた電荷によるノードＢ２の電位は、時刻ｔ２３以降、コンデンサＣ２１の一端の電位の上昇に伴ってトランジスタＴ１４のゲート閾値電圧Ｖth14を十分超えた値となる。

そして、トランジスタＴ１４が出力信号ＯＵＴ（ｋ）をＬｏｗレベル（電位Ｖss）にするとともに、トランジスタＴ２６が、ノードＡの電位をＬｏｗレベル（電位Ｖss）にして、トランジスタＴ１３をオフ状態にする。

以上説明したように、本実施形態１によれば、シフト回路２１_ｋは、電圧適正化回路２２を備え、電圧適正化回路２２は、トランジスタＴ１４の閾値電圧Ｖth14を検出し、保持する。

さらに、電圧適正化回路２２は、トランジスタＴ１４のゲート電位を、（Ｎ＋１）端子に供給されたＳ(N+1)信号によって、コンデンサＣ２１，Ｃ２２の容量によって予め設定された電圧分だけ上昇させるようにした。

また、トランジスタＴ１４のゲート閾値電圧Ｖth14が経時変化しても、その時々に応じたトランジスタＴ１４のゲート閾値電圧Ｖth14（ゲート−ソース間のバイアス）を適正に保持することができるので、確実にトランジスタＴ１４を動作制御できる。

また，従来、トランジスタＴ１４を長時間駆動しても、閾値電圧Ｖthがシフトしても、特性を維持するためにトランジスタＴ１４のサイズを他のトランジスタと比べて大きくしていたのが、その必要はなくなり、従来と比較して、サイズを縮小することもできる。

なお、電圧適正化回路２２において、トランジスタＴ２６を省略しても、トランジスタＴ１３のゲート電位が、フローティングの際に他の信号によって若干変位するが、ノードＡとの間の寄生容量を減らせば正常に動作することができる。

（実施形態２）
実施形態２は、シフト回路のシフト信号を出力する側にも電圧適正化回路を備えるようにしたものである。

図３に示すシフト回路２１_ｋのシフト信号を出力する側としてノードＡ側のトランジスタＴ１３も、駆動によって閾値電圧Ｖｔｈがシフトする。トランジスタＴ１３をトランジスタＴ１４と同様にバイアス電圧を適正に保持することにより、トランジスタＴ１３は正常に動作できる。

実施形態２に係るシフト回路２１_ｋの構成を図８に示す。
かかるシフト回路２１_ｋは、端子として、実施形態１の端子の他に、さらに、（Ｎ−３）端子を有している。この（Ｎ−３）端子には、シフト回路２１_（ｋ−３）のＮout端子から出力信号Ｓ(Nout)がＳ(N-1)信号として供給される。

また、シフト回路２１_ｋは、電圧適正化回路２２Ａと電圧適正化回路２２Ｂとを備える。

電圧適正化回路２２Ａは、シフト信号を出力する側の回路であり、実施形態１の電圧適正化回路２２のトランジスタＴ２１〜Ｔ２５と同様のトランジスタＴ２１ａ〜Ｔ２５ａを備える。

トランジスタＴ２１ａのドレインには、トランジスタＴ１１を介して、（Ｎ−１）端子からＳ(N-1)信号が供給される。トランジスタＴ２３ａのゲートには、（Ｎ＋１）端子からＳ(N+1)信号が供給される。

電圧適正化回路２２Ｂは、実施形態１の電圧適正化回路２２のトランジスタＴ２１〜Ｔ２５と同様のトランジスタＴ２１ｂ〜Ｔ２５ｂを備える。

トランジスタＴ２１ｂのドレインには、（Ｎ＋１）端子からＳ(N+1)信号が供給される。トランジスタＴ２３ｂのゲートには、（Ｎ−２）端子からＳ(N-2)信号が供給される。

尚、電圧適正化回路２２ＡのコンデンサＣ２１ａの一端をノードＡ１、コンデンサＣ２１ａの他端とコンデンサＣ２２の一端との接続点をノードＡ２とし、ノードＡ１，Ａ２は、それぞれ、電圧適正化回路２２ＢのノードＢ１，Ｂ２に対応する。

このように、電圧適正化回路２２Ａを備えることにより、トランジスタＴ１３を連続駆動しても駆動能力は低下せず、バイアスを安定化させることができ、シフト回路２１_ｋの駆動能力を一定に保持することができる。

また、実施形態１と同様に、シフト回路２１_ｋの性能を確保することができるため、回路構成を増大する必要もなくなる。

尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施形態に限られるものではない。
例えば、上記実施形態では、電子機器を発光素子としての有機ＥＬ素子を備えたＴＦＴ−ＯＬＥＤとして説明した。しかし、電子機器は、ＴＦＴ−ＬＣＤ（Thin Film Transistor−Liquid Crystal Display）であってもよい。

本発明の実施形態１に係るＴＦＴ−ＯＬＥＤの構成を示すブロック図であり、（ａ）は、ＴＦＴ−ＯＬＥＤの全体構成を示し、（ｂ）は、各画素の構成を示す。 図１に示すゲートドライバの構成を示す図である。 図２に示すシフト回路の構成を示す図である。 図３に示す電圧適正化回路の構成例を示す回路図である。 図１に示すＴＦＴ−ＯＬＥＤの動作を示すタイミングチャートである。 図４に示す電圧適正化回路の動作を示すタイミングチャートである。 図４に示す電圧適正化回路の動作状態を示す図であり、（ａ）は、シフト回路の（Ｎ−２）端子にＨｉｇｈレベルのＳ(N-2)信号が供給されたときの動作状態を示し、（ｂ）は、（Ｎ−１）端子にＨｉｇｈレベルのＳ(N-1)信号が供給されたときの動作状態を示し、（ｃ）は、（Ｎ＋１）端子にＨｉｇｈレベルのＳ(N+1)信号が供給されたときの動作状態を示す。 本発明の実施形態２に係るＴＦＴ−ＯＬＥＤとして、電圧適正化回路を２つ備えたシフト回路の構成を示す回路図である。

符号の説明

１・・・ＴＦＴ−ＯＬＥＤ、１２・・・ゲートドライバ、１３・・・データドライバ、１４・・・コントローラ、２２，２２Ａ，２２Ｂ・・・電圧適正化回路、３１・・・リセット部、３２・・・閾値電圧検出部、３３・・・閾値電圧保持部、３４・・・電圧加算部、Ｔ１１〜Ｔ１４，Ｔ２１〜Ｔ２６，Ｔ２１ａ〜Ｔ２５ａ，Ｔ２１ｂ〜Ｔ２５ｂ・・・トランジスタ

Claims (8)

1. 第１の制御端と第１の電流路とを有し、前段から供給された第１の電位のシフト信号に基づいて生成された第１のオン信号が前記第１の制御端に供給されてオンし、前記第１の電流路の一端に供給されたクロック信号を前記シフト信号として前記第１の電流路の他端から出力する第１のトランジスタと、
   第２の制御端と第２の電流路とを有し、前記第２の電流路の一端が前記第１のトランジスタの前記第１の電流路の他端に接続され、前記第２の制御端に第２のオン信号が供給されてオンし、前記第１の電流路の他端の電位を、前記第１の電位と異なる第２の電位に変位する第２のトランジスタと、
   前記第２のトランジスタの前記第２の制御端の閾値電圧に相当する電圧を検出し、当該電圧に、所定の電圧を加算して前記第２のトランジスタの前記第２の制御端に印加する電圧適正化回路と、を備えた、
   ことを特徴とする信号シフト装置。
2. 前記電圧適正化回路は、
   前記第２のトランジスタの閾値電圧に相当する電圧を検出する閾値電圧検出部と、
   前記閾値電圧検出部が検出した前記第２のトランジスタの閾値電圧に相当する電圧を保持する閾値電圧保持部と、
   前記閾値電圧保持部が保持した前記第２のトランジスタの閾値電圧に相当する電圧に所定の電圧を加算する電圧加算部と、を備える、
   ことを特徴とする請求項１に記載の信号シフト装置。
3. 前記電圧適正化回路は、
   第３の制御端と第３の電流路とを有し、前記第３の制御端が前記第２の制御端に接続され、前記第３の電流路の一端が前記第２の電流路の他端に接続された閾値電圧検出トランジスタと、
   一端が前記第３の制御端に接続され、他端が前記第３の電流路の他端に接続され、前段からのシフト信号の信号レベルに従ってオン、オフする短絡トランジスタと、
   一端が前記閾値電圧検出トランジスタの前記第３の制御端に接続され、他端に前記第２の電位が印加される閾値電圧保持コンデンサと、
   一端に１つ後段からのシフト信号が供給され、他端が前記閾値電圧保持コンデンサの前記一端に接続された電圧加算コンデンサと、を備える、
   ことを特徴とする請求項１に記載の信号シフト装置。
4. １つ後段からのシフト信号を、前記電圧加算コンデンサの前記一端に供給する加算トランジスタと、
   前々段からのシフト信号を、前記短絡トランジスタの前記一端に供給する閾値検出用電圧供給トランジスタと、
   前々段からのシフト信号に応じて前記電圧加算コンデンサの前記一端の電圧をリセットするリセットトランジスタと、を備える、
   ことを特徴とする請求項３に記載の信号シフト装置。
5. 前記第１のトランジスタの前記第１の制御端の閾値電圧に相当する電圧を検出し、当該電圧に、所定の電圧を加算して前記第１のトランジスタの前記第１の制御端に印加する第１のトランジスタ電圧適正化回路を備える、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の信号シフト装置。
6. 請求項１乃至５のいずれか１項に記載の複数の信号シフト装置を備え、前記複数の信号シフト装置が直列に接続されて、前記シフト信号を、順次、シフトする、
   ことを特徴とするシフトレジスタ。
7. 表示素子を備えて行列配置された複数の画素回路と、
   請求項６に記載のシフトレジスタを有し、スタート信号がシフト信号として、前記シフトレジスタの第１段目の信号シフト装置に供給され、順次、シフトしたシフト信号を、行を選択する行選択信号として各行毎に供給し、前記複数の画素回路を行毎に選択する行選択ドライバと、
   前記スタート信号を前記行選択ドライバに供給して動作を開始させる制御部と、を備えた、
   ことを特徴とする電子機器。
8. 信号シフト装置の駆動方法において、
   前記信号シフト装置は、
   第１の制御端と第１の電流路とを有し、前段から供給された第１の電位のシフト信号に基づいて生成された第１のオン信号が前記第１の制御端に供給されてオンし、前記第１の電流路の一端に供給されたクロック信号を前記シフト信号として前記第１の電流路の他端から出力する第１のトランジスタと、
   第２の制御端と第２の電流路とを有し、前記第２の電流路の一端が前記第１のトランジスタの前記第１の電流路の他端に接続され、前記第２の制御端に第２のオン信号が供給されてオンし、前記第１の電流路の他端の電位を、前記第１の電位と異なる第２の電位に変位する第２のトランジスタと、を備え、
   前記第２のトランジスタの前記第２の制御端の閾値電圧に相当する電圧を検出し、
   当該電圧に、所定の電圧を加算して前記第２のトランジスタの前記第２の制御端に印加する、
   ことを特徴とする信号シフト装置の駆動方法。

Images