JP5245678B2 - 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法 - Google Patents
信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法 Download PDFInfo
- Publication number
- JP5245678B2 JP5245678B2 JP2008244935A JP2008244935A JP5245678B2 JP 5245678 B2 JP5245678 B2 JP 5245678B2 JP 2008244935 A JP2008244935 A JP 2008244935A JP 2008244935 A JP2008244935 A JP 2008244935A JP 5245678 B2 JP5245678 B2 JP 5245678B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- voltage
- shift
- current path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
第1の制御端と第1の電流路とを有し、前段から供給された第1の電位のシフト信号に基づいて生成された第1のオン信号が前記第1の制御端に供給されてオンし、前記第1の電流路の一端に供給されたクロック信号を前記シフト信号として前記第1の電流路の他端から出力する第1のトランジスタと、
第2の制御端と第2の電流路とを有し、前記第2の電流路の一端が前記第1のトランジスタの前記第1の電流路の他端に接続され、前記第2の制御端に第2のオン信号が供給されてオンし、前記第1の電流路の他端の電位を、前記第1の電位と異なる第2の電位に変位する第2のトランジスタと、
前記第2のトランジスタの前記第2の制御端の閾値電圧に相当する電圧を検出し、当該電圧に、所定の電圧を加算して前記第2のトランジスタの前記第2の制御端に印加する電圧適正化回路と、を備え、
前記電圧適正化回路は、
第3の制御端と第3の電流路とを有し、前記第3の制御端が前記第2の制御端に接続され、前記第3の電流路の一端が前記第2の電流路の他端に接続された閾値電圧検出トランジスタと、
一端が前記第3の制御端に接続され、他端が前記第3の電流路の他端に接続され、前段からのシフト信号の信号レベルに従ってオン、オフする短絡トランジスタと、
一端が前記閾値電圧検出トランジスタの前記第3の制御端に接続され、他端に前記第2の電位が印加される閾値電圧保持コンデンサと、
一端に1つ後段からのシフト信号が供給され、他端が前記閾値電圧保持コンデンサの前記一端に接続された電圧加算コンデンサと、
1つ後段からのシフト信号を、前記電圧加算コンデンサの前記一端に供給する加算トランジスタと、
前々段からのシフト信号を、前記短絡トランジスタの前記一端に供給する閾値検出用電圧供給トランジスタと、
前々段からのシフト信号に応じて前記電圧加算コンデンサの前記一端の電圧をリセットするリセットトランジスタと、を備える、
ことを特徴とする。
上述の複数の信号シフト装置を備え、前記複数の信号シフト装置が直列に接続されて、前記シフト信号を、順次、シフトすることを特徴とする。
表示素子を備えて行列配置された複数の画素回路と、
上述のシフトレジスタを有し、スタート信号がシフト信号として、前記シフトレジスタの第1段目の信号シフト装置に供給され、順次、シフトしたシフト信号を、行を選択する行選択信号として各行毎に供給し、前記複数の画素回路を行毎に選択する行選択ドライバと、
前記スタート信号を前記行選択ドライバに供給して動作を開始させる制御部と、を備えたことを特徴とする。
信号シフト装置の駆動方法において、
前記信号シフト装置は、
第1の制御端と第1の電流路とを有し、前段から供給された第1の電位のシフト信号に基づいて生成された第1のオン信号が前記第1の制御端に供給されてオンし、前記第1の電流路の一端に供給されたクロック信号を前記シフト信号として前記第1の電流路の他端から出力する第1のトランジスタと、
第2の制御端と第2の電流路とを有し、前記第2の電流路の一端が前記第1のトランジスタの前記第1の電流路の他端に接続され、前記第2の制御端に第2のオン信号が供給されてオンし、前記第1の電流路の他端の電位を、前記第1の電位と異なる第2の電位に変位する第2のトランジスタと、
前記第2のトランジスタの前記第2の制御端の閾値電圧に相当する電圧を検出し、当該電圧に、所定の電圧を加算して前記第2のトランジスタの前記第2の制御端に印加する電圧適正化回路と、を備え、
前記電圧適正化回路は、
第3の制御端と第3の電流路とを有し、前記第3の制御端が前記第2の制御端に接続され、前記第3の電流路の一端が前記第2の電流路の他端に接続された閾値電圧検出トランジスタと、
一端が前記第3の制御端に接続され、他端が前記第3の電流路の他端に接続され、前段からのシフト信号の信号レベルに従ってオン、オフする短絡トランジスタと、
一端が前記閾値電圧検出トランジスタの前記第3の制御端に接続され、他端に前記第2の電位が印加される閾値電圧保持コンデンサと、
一端に1つ後段からのシフト信号が供給され、他端が前記閾値電圧保持コンデンサの前記一端に接続された電圧加算コンデンサと、
1つ後段からのシフト信号を、前記電圧加算コンデンサの前記一端に供給する加算トランジスタと、
前々段からのシフト信号を、前記短絡トランジスタの前記一端に供給する閾値検出用電圧供給トランジスタと、
前々段からのシフト信号に応じて前記電圧加算コンデンサの前記一端の電圧をリセットするリセットトランジスタと、を備え、
前記第2のトランジスタの前記第2の制御端の閾値電圧に相当する電圧を検出し、
当該電圧に、所定の電圧を加算して前記第2のトランジスタの前記第2の制御端に印加する、
ことを特徴とする。
(実施形態1)
実施形態1に係るTFT−OLEDの構成を図1に示す。
実施形態1に係るTFT−OLED1は、図1(a)に示すように、n行、m列の複数の画素回路11(i,j)(i=1〜m、j=1〜n、m,nは、それぞれ、自然数)と、ゲートドライバ12と、データドライバ13と、コントローラ14と、を有する。
図5に示すように、時刻t10において、コントローラ14は、クロック信号CK1の電位を立ち上げ、クロック信号CK2の電位を立ち下げ、Highレベルのスタート信号PSTをゲートドライバ12に供給する。
図6に示すように、時刻t20〜t21において、シフト回路21_(k−2)からシフト回路21_kの(N−2)端子に、HighレベルのS(N-2)信号が供給されると、図7(a)に示すように、トランジスタT23,T22がオンする。
ΔV=(Vdd−Vss)×c1/(c1+c2) ・・・(1)
V(B2)=(Vdd−Vss)×c1/(c1+c2)+Vth25
・・・(2)
V(B2)=(Vdd−Vss)×c1/(c1+c2)+Vth14
・・・(3)
実施形態2は、シフト回路のシフト信号を出力する側にも電圧適正化回路を備えるようにしたものである。
かかるシフト回路21_kは、端子として、実施形態1の端子の他に、さらに、(N−3)端子を有している。この(N−3)端子には、シフト回路21_(k−3)のNout端子から出力信号S(Nout)がS(N-1)信号として供給される。
例えば、上記実施形態では、電子機器を発光素子としての有機EL素子を備えたTFT−OLEDとして説明した。しかし、電子機器は、TFT−LCD(Thin Film Transistor−Liquid Crystal Display)であってもよい。
Claims (5)
- 第1の制御端と第1の電流路とを有し、前段から供給された第1の電位のシフト信号に基づいて生成された第1のオン信号が前記第1の制御端に供給されてオンし、前記第1の電流路の一端に供給されたクロック信号を前記シフト信号として前記第1の電流路の他端から出力する第1のトランジスタと、
第2の制御端と第2の電流路とを有し、前記第2の電流路の一端が前記第1のトランジスタの前記第1の電流路の他端に接続され、前記第2の制御端に第2のオン信号が供給されてオンし、前記第1の電流路の他端の電位を、前記第1の電位と異なる第2の電位に変位する第2のトランジスタと、
前記第2のトランジスタの前記第2の制御端の閾値電圧に相当する電圧を検出し、当該電圧に、所定の電圧を加算して前記第2のトランジスタの前記第2の制御端に印加する電圧適正化回路と、を備え、
前記電圧適正化回路は、
第3の制御端と第3の電流路とを有し、前記第3の制御端が前記第2の制御端に接続され、前記第3の電流路の一端が前記第2の電流路の他端に接続された閾値電圧検出トランジスタと、
一端が前記第3の制御端に接続され、他端が前記第3の電流路の他端に接続され、前段からのシフト信号の信号レベルに従ってオン、オフする短絡トランジスタと、
一端が前記閾値電圧検出トランジスタの前記第3の制御端に接続され、他端に前記第2の電位が印加される閾値電圧保持コンデンサと、
一端に1つ後段からのシフト信号が供給され、他端が前記閾値電圧保持コンデンサの前記一端に接続された電圧加算コンデンサと、
1つ後段からのシフト信号を、前記電圧加算コンデンサの前記一端に供給する加算トランジスタと、
前々段からのシフト信号を、前記短絡トランジスタの前記一端に供給する閾値検出用電圧供給トランジスタと、
前々段からのシフト信号に応じて前記電圧加算コンデンサの前記一端の電圧をリセットするリセットトランジスタと、を備える、
ことを特徴とする信号シフト装置。 - 前記第1のトランジスタの前記第1の制御端の閾値電圧に相当する電圧を検出し、当該電圧に、所定の電圧を加算して前記第1のトランジスタの前記第1の制御端に印加する第1のトランジスタ電圧適正化回路を備える、
ことを特徴とする請求項1に記載の信号シフト装置。 - 請求項1又は2に記載の複数の信号シフト装置を備え、前記複数の信号シフト装置が直列に接続されて、前記シフト信号を、順次、シフトする、
ことを特徴とするシフトレジスタ。 - 表示素子を備えて行列配置された複数の画素回路と、
請求項3に記載のシフトレジスタを有し、スタート信号がシフト信号として、前記シフトレジスタの第1段目の信号シフト装置に供給され、順次、シフトしたシフト信号を、行を選択する行選択信号として各行毎に供給し、前記複数の画素回路を行毎に選択する行選択ドライバと、
前記スタート信号を前記行選択ドライバに供給して動作を開始させる制御部と、を備えた、
ことを特徴とする電子機器。 - 信号シフト装置の駆動方法において、
前記信号シフト装置は、
第1の制御端と第1の電流路とを有し、前段から供給された第1の電位のシフト信号に基づいて生成された第1のオン信号が前記第1の制御端に供給されてオンし、前記第1の電流路の一端に供給されたクロック信号を前記シフト信号として前記第1の電流路の他端から出力する第1のトランジスタと、
第2の制御端と第2の電流路とを有し、前記第2の電流路の一端が前記第1のトランジスタの前記第1の電流路の他端に接続され、前記第2の制御端に第2のオン信号が供給されてオンし、前記第1の電流路の他端の電位を、前記第1の電位と異なる第2の電位に変位する第2のトランジスタと、
前記第2のトランジスタの前記第2の制御端の閾値電圧に相当する電圧を検出し、当該電圧に、所定の電圧を加算して前記第2のトランジスタの前記第2の制御端に印加する電圧適正化回路と、を備え、
前記電圧適正化回路は、
第3の制御端と第3の電流路とを有し、前記第3の制御端が前記第2の制御端に接続され、前記第3の電流路の一端が前記第2の電流路の他端に接続された閾値電圧検出トランジスタと、
一端が前記第3の制御端に接続され、他端が前記第3の電流路の他端に接続され、前段からのシフト信号の信号レベルに従ってオン、オフする短絡トランジスタと、
一端が前記閾値電圧検出トランジスタの前記第3の制御端に接続され、他端に前記第2の電位が印加される閾値電圧保持コンデンサと、
一端に1つ後段からのシフト信号が供給され、他端が前記閾値電圧保持コンデンサの前記一端に接続された電圧加算コンデンサと、
1つ後段からのシフト信号を、前記電圧加算コンデンサの前記一端に供給する加算トランジスタと、
前々段からのシフト信号を、前記短絡トランジスタの前記一端に供給する閾値検出用電圧供給トランジスタと、
前々段からのシフト信号に応じて前記電圧加算コンデンサの前記一端の電圧をリセットするリセットトランジスタと、を備え、
前記第2のトランジスタの前記第2の制御端の閾値電圧に相当する電圧を検出し、
当該電圧に、所定の電圧を加算して前記第2のトランジスタの前記第2の制御端に印加する、
ことを特徴とする信号シフト装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008244935A JP5245678B2 (ja) | 2008-09-24 | 2008-09-24 | 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008244935A JP5245678B2 (ja) | 2008-09-24 | 2008-09-24 | 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010081110A JP2010081110A (ja) | 2010-04-08 |
JP5245678B2 true JP5245678B2 (ja) | 2013-07-24 |
Family
ID=42211088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008244935A Expired - Fee Related JP5245678B2 (ja) | 2008-09-24 | 2008-09-24 | 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5245678B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8995607B2 (en) * | 2012-05-31 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Pulse signal output circuit and shift register |
KR102122516B1 (ko) * | 2012-11-19 | 2020-06-26 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
CN104078021B (zh) * | 2014-07-17 | 2016-05-04 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
CN104064159B (zh) * | 2014-07-17 | 2016-06-15 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
CN104078019B (zh) * | 2014-07-17 | 2016-03-09 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
CN104064158B (zh) * | 2014-07-17 | 2016-05-04 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
CN106486080A (zh) * | 2016-12-30 | 2017-03-08 | 深圳市华星光电技术有限公司 | 一种实现goa 超窄边框的栅极驱动电路 |
US20240078977A1 (en) * | 2021-07-23 | 2024-03-07 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display apparatus |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434899A (en) * | 1994-08-12 | 1995-07-18 | Thomson Consumer Electronics, S.A. | Phase clocked shift register with cross connecting between stages |
US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
KR100797522B1 (ko) * | 2002-09-05 | 2008-01-24 | 삼성전자주식회사 | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 |
JP2006106320A (ja) * | 2004-10-05 | 2006-04-20 | Alps Electric Co Ltd | 液晶表示装置の駆動回路 |
JP2006133444A (ja) * | 2004-11-05 | 2006-05-25 | Sharp Corp | 電圧ホロワおよびそれを用いた表示装置 |
JP2008151963A (ja) * | 2006-12-15 | 2008-07-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
TWI351006B (en) * | 2007-02-02 | 2011-10-21 | Ind Tech Res Inst | Level shifter for gate driver |
-
2008
- 2008-09-24 JP JP2008244935A patent/JP5245678B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010081110A (ja) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5245678B2 (ja) | 信号シフト装置、シフトレジスタ、電子機器及び信号シフト装置の駆動方法 | |
US9336897B2 (en) | Shift register circuit | |
JP4993544B2 (ja) | シフトレジスタ回路 | |
JP4990034B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
US6970530B1 (en) | High-reliability shift register circuit | |
JP4654923B2 (ja) | シフトレジスタ回路、及び表示駆動装置 | |
US20140064439A1 (en) | Shift Register Unit, Shift Register And Display Apparatus | |
US20220059035A1 (en) | Gate driving circuit and display panel including the same | |
US20100156474A1 (en) | Gate drive circuit and display apparatus having the same | |
US20160351109A1 (en) | Inverter and method for driving the inverter, gate on array unit and gate on array circuit | |
JP5833119B2 (ja) | フリップフロップ、シフトレジスタ、表示パネル、及び表示装置 | |
WO2019015267A1 (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路 | |
JP5434007B2 (ja) | フリップフロップ回路、シフトレジスタ及び電子機器 | |
US20170316732A1 (en) | Scan driver and display device including the same | |
JP5433966B2 (ja) | シフトレジスタおよびそれを用いた表示装置 | |
JP2009094927A (ja) | バッファ、レベルシフト回路及び表示装置 | |
JP2008299941A (ja) | シフトレジスタ回路及び表示装置 | |
JP2010238323A (ja) | シフトレジスタ及び電子機器 | |
KR20140139757A (ko) | 시프트 회로, 시프트 레지스터 및 표시장치 | |
KR102309625B1 (ko) | 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치 | |
US20110292007A1 (en) | Shift register, display device provided with same, and method of driving shift register | |
JP2008112143A (ja) | ソースフォロワー型アナログバッファ、その補償動作方法およびそれを用いたディスプレイ | |
JP2014153532A (ja) | 表示装置及び駆動回路 | |
JP5191522B2 (ja) | シフトレジスタ回路 | |
US10770003B2 (en) | Transfer circuit, shift register, gate driver, display panel, and flexible substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |