JP5685700B2 - 画像表示装置の駆動方法 - Google Patents

Description

本発明は、電流発光素子を用いたアクティブマトリックス型の画像表示装置の駆動方法に関する。

自ら発光する有機エレクトロルミネッセンス（以下、有機ＥＬという）素子を多数配列した有機ＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として開発が進められている。

有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。有機ＥＬ素子を駆動する方式としては、単純マトリックス方式とアクティブマトリックス方式とがある。前者は画素回路が単純であるものの大型かつ高精細のディスプレイの実現が困難である。このため、近年は、画素回路毎に駆動トランジスタを備えたアクティブマトリックス型の有機ＥＬ表示装置が主流となってきている。

駆動トランジスタおよびその周辺回路は、一般にポリシリコンやアモルファスシリコン等を用いた薄膜トランジスタで形成される。薄膜トランジスタは移動度が小さく閾値電圧の経時変化が大きいという弱点があるものの、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。また、薄膜トランジスタの弱点である閾値電圧の経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、駆動トランジスタの閾値電圧を補正する機能を有する有機ＥＬ表示装置とその駆動方法が開示されている。

閾値電圧の補正は、概ね以下のように実行する。駆動トランジスタのゲート・ソース間に閾値電圧を超える電圧を印加して駆動トランジスタに電流を流しながら、駆動トランジスタのゲート・ソース間に接続されたコンデンサを放電させる。するとコンデンサの端子間電圧が駆動トランジスタの閾値電圧に等しくなった時点で駆動トランジスタの電流が停止する。このコンデンサの端子間電圧を画像信号に重畳することにより、駆動トランジスタの閾値電圧に依存することなく画像を表示することができる。

ここで、コンデンサの端子間電圧が閾値電圧に比較して十分に高ければ駆動トランジスタに流れる電流も多く、コンデンサの放電も速やかに進むが、コンデンサの端子間電圧が閾値電圧に近づくにつれて駆動トランジスタに流れる電流が少なくなり、コンデンサの放電の速度が遅くなる。そのためコンデンサの端子間電圧が駆動トランジスタの閾値電圧に等しくなるまでに要する時間は非常に長くなる。実用的には、例えば１０〜１００μｓｅｃを要する。

しかしながら特許文献１、２に記載した画素回路およびその駆動方法では、映像信号を供給するデータ線を使用して閾値電圧の補正動作も行うため、書込み動作に使える時間が短くなり、画素数の多い大画面の画像表示装置や高精細度の画像表示装置を実現することが難しかった。

特開２００９−１６９１４５号公報

本発明は、電流発光素子と、電流発光素子に電流を流す駆動トランジスタと、駆動トランジスタのゲートに一方の端子が接続された第１コンデンサと、第１コンデンサの他方の端子と駆動トランジスタのソースとの間に接続された第２コンデンサと、駆動トランジスタのゲートに基準電圧を印加する第１スイッチと、第１コンデンサと第２コンデンサとの節点に画像信号電圧を供給する第２スイッチと、駆動トランジスタのソースに初期化電圧を供給する第３スイッチと、第１コンデンサを短絡する第４スイッチとを有する画素回路を複数配列した画像表示装置の駆動方法である。１フレーム期間を初期化期間と閾値検出期間と書込み期間と発光期間とに分け、初期化期間において、第２スイッチをオフ状態とし第１スイッチと第３スイッチと第４スイッチとをオン状態として第２コンデンサに基準電圧と初期化電圧との差電圧を印加する。閾値検出期間において、第２スイッチと第３スイッチとをオフ状態とし第１スイッチと第４スイッチとをオン状態として第２コンデンサと駆動トランジスタとを含む電流経路を閉じて第２コンデンサの電圧を減じる。書込み期間において、第３スイッチと第４スイッチとをオフ状態とし第１スイッチと第２スイッチとをオン状態として第１コンデンサに基準電圧と画像信号電圧との差電圧を印加する。発光期間において、第１スイッチと第２スイッチと第３スイッチと第４スイッチとをオフ状態とし、駆動トランジスタおよび電流発光素子に画像信号電圧に応じた電流を流す。

この構成により、高速で書込み動作を行うことができ、かつ駆動トランジスタの閾値電圧の補正が可能な画像表示装置の駆動方法を提供することができる。

本発明の一実施の形態における画像表示装置の構成を示す模式図 同画像表示装置の画素回路の回路図 同画像表示装置の動作を示すタイミングチャート 同画像表示装置の画素回路の動作を示すタイミングチャート 同画素回路の初期化期間における動作を説明するための図 同画素回路の閾値検出期間における動作を説明するための図 同画素回路の書込期間における動作を説明するための図 同画素回路の発光期間における動作を説明するための図

以下、本発明の一実施の形態における画像表示装置について、図面を用いて説明する。ここでは画像表示装置として、駆動トランジスタを用いて電流発光素子の一つである有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明する。ただし、本発明は有機ＥＬ表示装置に限定されるものではない。本発明は、電流量によって輝度を制御する電流発光素子と、電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列したアクティブマトリックス型の画像表示装置全般に適用可能である。

図１は、一実施の形態における画像表示装置１０の構成を示す模式図である。本実施の形態における画像表示装置１０は、ｎ行ｍ列のマトリクス状に複数配列された多数の画素回路１２（ｉ、ｊ）（ただし、１≦ｉ≦ｎ、１≦ｊ≦ｍである）と、ソースドライバ回路１４と、ゲートドライバ回路１６と、電源回路１８とを備えている。

ソースドライバ回路１４は、図１において列方向に配列された画素回路１２（１、ｊ）〜１２（ｎ、ｊ）に共通に接続されたデータ線２０（ｊ）にそれぞれ独立に画像信号電圧Ｖｓｇ（ｊ）を供給する。また、ゲートドライバ回路１６は、図１において行方向に配列された画素回路１２（ｉ、１）〜１２（ｉ、ｍ）に共通に接続された制御信号線２１（ｉ）〜２４（ｉ）にそれぞれ制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）を供給する。本実施の形態においては、１つの画素回路１２（ｉ、ｊ）に４種類の制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）を供給しているが、制御信号の数はこれに限定するものではなく、必要に応じた数の制御信号を供給すればよい。

電源回路１８は、全ての画素回路１２（１、１）〜１２（ｎ、ｍ）に共通に接続された電源線３１に高圧側電圧Ｖｄｄを供給し、電源線３２に低圧側電圧Ｖｓｓを供給する。これら高圧側電圧Ｖｄｄおよび低圧側電圧Ｖｓｓの電源は、後述する有機ＥＬ素子を発光させるための電源である。また全ての画素回路１２（ｉ、ｊ）に共通に接続された電圧線３３に基準電圧Ｖｒｅｆを供給し、電圧線３４に初期化電圧Ｖｉｎｔを供給する。

図２は、一実施の形態における画像表示装置１０の画素回路１２（ｉ、ｊ）の回路図である。本実施の形態における画素回路１２（ｉ、ｊ）は、電流発光素子である有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、スイッチとして動作するトランジスタＱ２１〜Ｑ２４とを備えている。

駆動トランジスタＱ２０は有機ＥＬ素子Ｄ２０に電流を流す。第１コンデンサＣ２１は画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を保持する。第２コンデンサＣ２２は駆動トランジスタＱ２０の閾値電圧Ｖｔｈを保持する。トランジスタＱ２１は第１コンデンサＣ２１の一端に基準電圧Ｖｒｅｆを印加するためのスイッチである。トランジスタＱ２２は画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込むためのスイッチである。トランジスタＱ２３は第２コンデンサＣ２２の一端に初期化電圧Ｖｉｎｔを印加するためのスイッチである。トランジスタＱ２４は第１コンデンサＣ２１を短絡するスイッチである。

なお本実施の形態においては、駆動トランジスタＱ２０およびトランジスタＱ２１〜Ｑ２４は全てＮチャンネル薄膜トランジスタでありエンハンスメント型トランジスタであるものとして説明する。しかし本発明はこれに限定されるものではなく、それぞれのトランジスタはＰチャンネル薄膜トランジスタであってもよく、またデプレッション型トランジスタであってもよい。またスイッチとして動作するトランジスタＱ２１〜Ｑ２４は、オフ状態でのリーク電流が少なく、オン抵抗の低いトランジスタが望ましい。

本実施の形態における画素回路１２（ｉ、ｊ）は、電源線３１と電源線３２との間に駆動トランジスタＱ２０と有機ＥＬ素子Ｄ２０とが接続されている。すなわち、駆動トランジスタＱ２０のドレインは電源線３１に接続され、駆動トランジスタＱ２０のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。

駆動トランジスタＱ２０のゲートとソースとの間には第１コンデンサＣ２１と第２コンデンサＣ２２とが直列に接続されている。すなわち、駆動トランジスタＱ２０のゲートには第１コンデンサＣ２１の一方の端子が接続され、第１コンデンサＣ２１の他方の端子は第２コンデンサＣ２２の一方の端子に接続され、第２コンデンサＣ２２の他方の端子は駆動トランジスタＱ２０のソースに接続されている。以下では駆動トランジスタＱ２０のゲートと第１コンデンサＣ２１とが接続されている節点を「節点Ｔｐ１」、第１コンデンサＣ２１と第２コンデンサＣ２２とが接続されている節点を「節点Ｔｐ２」、第２コンデンサＣ２２と駆動トランジスタＱ２０のソースとが接続されている節点を「節点Ｔｐ３」とそれぞれ呼称する。

第１スイッチであるトランジスタＱ２１のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２１のソース（またはドレイン）は節点Ｔｐ１に接続され、トランジスタＱ２１のゲートは制御信号線２１（ｉ）に接続されている。こうしてトランジスタＱ２１は駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加する。

第２スイッチであるトランジスタＱ２２のドレイン（またはソース）は節点Ｔｐ２に接続され、トランジスタＱ２２のソース（またはドレイン）は画像信号電圧Ｖｓｇを供給するデータ線２０（ｊ）に接続され、トランジスタＱ２２のゲートは制御信号線２２（ｉ）に接続されている。こうしてトランジスタＱ２２は第１コンデンサＣ２１と第２コンデンサＣ２２との節点Ｔｐ２に画像信号電圧Ｖｓｇを供給する。

第３スイッチであるトランジスタＱ２３のドレイン（またはソース）は節点Ｔｐ３に接続され、トランジスタＱ２３のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ２３のゲートは制御信号線２３（ｉ）に接続されている。こうしてトランジスタＱ２３は駆動トランジスタＱ２０のソースに初期化電圧Ｖｉｎｔを供給する。

第４スイッチであるトランジスタＱ２４のドレイン（またはソース）は節点Ｔｐ１に接続され、トランジスタＱ２４のソース（またはドレイン）は節点Ｔｐ２に接続され、トランジスタＱ２４のゲートは制御信号線２４（ｉ）に接続されている。こうしてトランジスタＱ２４は第１コンデンサＣ２１を短絡する。

ここで制御信号線２１（ｉ）〜２４（ｉ）にはそれぞれ制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）が供給されている。

このように本実施の形態における画素回路１２（ｉ、ｊ）は、駆動トランジスタＱ２０のゲートに一方の端子が接続された第１コンデンサＣ２１と、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に接続された第２コンデンサＣ２２と、駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加する第１スイッチであるトランジスタＱ２１と、第１コンデンサＣ２１と第２コンデンサＣ２２との節点Ｔｐ２に画像信号電圧Ｖｓｇを供給する第２スイッチであるトランジスタＱ２２と、駆動トランジスタＱ２０のソースに初期化電圧Ｖｉｎｔを供給する第３スイッチであるトランジスタＱ２３と、第１コンデンサＣ２１を短絡する第４スイッチであるトランジスタＱ２４を備えている。

なお本実施の形態においては、有機ＥＬ素子Ｄ２０に電流が流れ始めるときのアノード・カソード間電圧Ｖｌｅｄ（以下、単に「電圧Ｖｌｅｄ」と略記する）を１（Ｖ）、有機ＥＬ素子Ｄ２０に電流が流れないときのアノード・カソード間容量を１（ｐＦ）程度と仮定する。また駆動トランジスタＱ２０の閾値電圧Ｖｔｈを１．５（Ｖ）程度、第１コンデンサＣ２１および第２コンデンサＣ２２の静電容量を０．５（ｐＦ）と仮定する。駆動電圧については、高圧側電圧Ｖｄｄ＝１０（Ｖ）、低圧側電圧Ｖｓｓ＝０（Ｖ）、基準電圧Ｖｒｅｆ＝１（Ｖ）、初期化電圧Ｖｉｎｔ＝−１（Ｖ）であるとする。しかしこれらの数値は表示装置の仕様や各素子の特性に応じて変動し、駆動電圧は表示装置の仕様や各素子の特性に応じて最適に設定することが望ましい。

次に、本実施の形態における画素回路１２（ｉ、ｊ）の動作について説明する。図３は、一実施の形態における画像表示装置１０の動作を示すタイミングチャートである。このように１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４の各期間に分割してそれぞれの画素回路１２（ｉ、ｊ）の有機ＥＬ素子Ｄ２０を駆動する。初期化期間Ｔ１では第２コンデンサＣ２２を所定の電圧に充電する。閾値検出期間Ｔ２では駆動トランジスタＱ２０の閾値電圧Ｖｔｈを検出して第２コンデンサＣ２２に書込む。書込期間Ｔ３では、画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込む。そして発光期間Ｔ４では、駆動トランジスタＱ２０のゲート・ソース間に第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧の和を印加して、有機ＥＬ素子Ｄ２０に電流を流し有機ＥＬ素子Ｄ２０を発光させる。

これらの４つの期間は、図１において行方向に配列されたｍ個の画素回路１２（ｉ、１）〜１２（ｉ、ｍ）で構成される画素行毎に共通するタイミングで設定し、かつ異なる画素行では互いに書込期間Ｔ３が重ならないように設定している。このように１つの画素行で書込み動作を行う期間に他の画素行で書込み以外の動作を行うことで、駆動時間を有効に活用することができる。

図４は、一実施の形態における画像表示装置１０の画素回路１２（ｉ、ｊ）の動作を示すタイミングチャートである。また図４には、節点Ｔｐ１〜Ｔｐ３の電圧の変化も示している。以下、画素回路１２（ｉ、ｊ）の動作をそれぞれの期間における動作に分けて詳細に説明する。

（初期化期間Ｔ１）
図５は、一実施の形態における画像表示装置１０の画素回路１２（ｉ、ｊ）の初期化期間Ｔ１における動作を説明するための図である。なお図５には、図２のトランジスタＱ２１〜Ｑ２４をそれぞれスイッチの記号で示した。また電流の流れない経路については点線で示した。

時刻ｔ１において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とするとともに、制御信号ＣＮＴ２４（ｉ）、ＣＮＴ２１（ｉ）、ＣＮＴ２３（ｉ）をハイレベルにしてトランジスタＱ２４、Ｑ２１、Ｑ２３をオン状態とする。するとトランジスタＱ２１を介して節点Ｔｐ１に基準電圧Ｖｒｅｆが印加され、さらにトランジスタＱ２４を介して節点Ｔｐ２にも基準電圧Ｖｒｅｆが印加される。また節点Ｔｐ３にはトランジスタＱ２３を介して初期化電圧Ｖｉｎｔが印加される。

ここで基準電圧Ｖｒｅｆは、低圧側電圧Ｖｓｓと電圧Ｖｌｅｄとの和よりも低い電圧に設定されている。すなわち、Ｖｒｅｆ＜Ｖｓｓ＋Ｖｌｅｄである。これにより、駆動トランジスタＱ２０のソース電圧も電圧（Ｖｓｓ＋Ｖｌｅｄ）よりも低くなるので、初期化期間Ｔ１で有機ＥＬ素子Ｄ２０が発光することはない。

また初期化電圧Ｖｉｎｔは、基準電圧Ｖｒｅｆとの差が駆動トランジスタＱ２０の閾値電圧Ｖｔｈよりも大きくなるように設定されている。すなわち、Ｖｒｅｆ−Ｖｉｎｔ＞Ｖｔｈである。これにより第２コンデンサＣ２２の端子間には閾値電圧Ｖｔｈよりも高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）に充電される。また駆動トランジスタＱ２０のゲート・ソース間電圧も閾値電圧Ｖｔｈより高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）が印加されるので、高圧側電圧Ｖｄｄの電源から駆動トランジスタＱ２０およびトランジスタＱ２３を介して初期化電圧Ｖｉｎｔの電源に電流が流れる。

なお本実施の形態において、初期化期間Ｔ１は１μｓｅｃに設定している。

（閾値検出期間Ｔ２）
図６は、一実施の形態における画像表示装置１０の画素回路１２（ｉ、ｊ）の閾値検出期間Ｔ２における動作を説明するための図である。

時刻ｔ２において制御信号ＣＮＴ２３（ｉ）をローレベルにしてトランジスタＱ２３をオフ状態とする。このとき駆動トランジスタＱ２０のゲート・ソース間には第２コンデンサＣ２２の端子間電圧が印加されているために駆動トランジスタＱ２０には継続して電流が流れる。そしてこの電流により第２コンデンサＣ２２の電荷が放電され、第２コンデンサＣ２２の端子間電圧が低下しはじめる。しかし第２コンデンサＣ２２の端子間電圧は依然として閾値電圧Ｖｔｈより高いので駆動トランジスタＱ２０には電流が減少しつつも流れ続ける。そのため第２コンデンサＣ２２の端子間電圧は徐々に低下し続ける。このようにして第２コンデンサＣ２２の端子間電圧は閾値電圧Ｖｔｈに漸近する。そして第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈに等しくなった時点で駆動トランジスタＱ２０に電流が流れなくなり、第２コンデンサＣ２２の端子間電圧の低下も止まる。

ここで駆動トランジスタＱ２０はゲート・ソース間電圧で制御される電流源として動作するので、第２コンデンサＣ２２の端子間電圧が低下するにともない駆動トランジスタＱ２０に流れる電流も減少する。そのため第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈにほぼ等しくなるまでに非常に長い時間を要する。加えて有機ＥＬ素子Ｄ２０の大きな静電容量が第２コンデンサＣ２２の静電容量に加算されることも長い時間を要する要因となっている。実用的にはトランジスタをスイッチング動作させてコンデンサを充放電させる場合と比較して１０〜１００倍の時間を要する。そのため本実施の形態においては閾値検出期間Ｔ２を１０μｓｅｃに設定している。

（書込期間Ｔ３）
図７は、一実施の形態における画像表示装置１０の画素回路１２（ｉ、ｊ）の書込期間Ｔ３における動作を説明するための図である。

時刻ｔ３において、データ線２０（ｊ）には画素回路１２（ｉ、ｊ）が表示すべき画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）が供給される。しかしデータ線２０（ｊ）は比較的大きな等価容量を有し、またデータ線２０（ｊ）自身もある程度のインピーダンスを有するので、図４に示したように、画像信号電圧Ｖｓｇ（ｊ）が確定するまでにある程度の時間を要する。

画像信号電圧Ｖｓｇ（ｊ）が確定した時刻ｔ４において、制御信号ＣＮＴ２４（ｉ）をローレベルにしてトランジスタＱ２４をオフ状態とする。その後、制御信号ＣＮＴ２２（ｉ）をハイレベルにしてトランジスタＱ２２をオン状態とする。すると節点Ｔｐ２が画像信号電圧Ｖｓｇ（ｊ）となり、第１コンデンサＣ２１の端子間は電圧（Ｖｒｅｆ−Ｖｓｇ）に充電される。以下では、この電圧（Ｖｒｅｆ−Ｖｓｇ）を画像信号電圧Ｖｓｇ’と記載する。

このとき駆動トランジスタＱ２０のゲート・ソース間には、第１コンデンサＣ２１の端子間電圧と第２コンデンサＣ２２の端子間電圧との和の電圧（Ｖｓｇ’＋Ｖｔｈ）が印加される。そして、画像信号電圧Ｖｓｇ’＞０であれば駆動トランジスタＱ２０に電流が流れ、第２コンデンサＣ２２の端子間電圧が低下する。

本実施の形態においては、書込期間Ｔ３を２μｓｅｃに設定しているが、画像信号電圧Ｖｓｇ（ｊ）が確定するまでの時間を１μｓｅｃと見込んでいる。そしてトランジスタＱ２２をオン状態として第１コンデンサＣ２１を充電する時間を１μｓｅｃと設定している。このように本実施の形態においてはトランジスタＱ２２をオン状態とする時間が短いため、第２コンデンサＣ２２の端子間電圧はほとんど低下しない。

（発光期間Ｔ４）
図８は、実施の形態における画像表示装置１０の画素回路１２（ｉ、ｊ）の発光期間Ｔ４における動作を説明するための図である。

時刻ｔ５において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とし、制御信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とする。すると節点Ｔｐ１〜Ｔｐ３は一旦フローティング状態となる。しかし、駆動トランジスタＱ２０のゲート・ソース間には電圧（Ｖｓｇ’＋Ｖｔｈ）が印加されているので、ソース電圧が上昇して、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流を有機ＥＬ素子Ｄ２０に流す。

このときの電流Ｉは、Ｉ＝Ｋ・（ＶＧＳ−Ｖｔｈ）＝Ｋ・Ｖｓｇ’（ただしＶＧＳはゲート・ソース間電圧、Ｋは定数である。）となり、閾値電圧Ｖｔｈを含まない。

このように、有機ＥＬ素子Ｄ２０に流れる電流には閾値電圧Ｖｔｈの影響が含まれない。従って有機ＥＬ素子Ｄ２０に流れる電流は、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきの影響を受けることがない。また閾値電圧Ｖｔｈが経時変化等により変動した場合であっても、画像信号に対応した輝度で有機ＥＬ素子Ｄ２０を発光させることができる。

なお発光期間Ｔ４の後に、必要に応じて非発光期間を設けてもよい。非発光期間は、トランジスタＱ２４、Ｑ２１、Ｑ２３の少なくとも１つをオン状態とすることで実現できる。

また閾値検出期間Ｔ２において、トランジスタＱ２４をオン状態とすることが望ましいが、第１コンデンサＣ２１のリーク電流を無視できればトランジスタＱ２４をオフ状態としてもよい。この場合には制御信号ＣＮＴ２４（ｉ）と制御信号ＣＮＴ２３（ｉ）とを共用することができる。

このように本実施の形態においいては、１フレーム期間を初期化期間Ｔ１と閾値検出期間Ｔ２と書込み期間Ｔ３と発光期間Ｔ４とに分ける。そして初期化期間Ｔ１において、第２スイッチであるトランジスタＱ２２をオフ状態とし第１スイッチであるトランジスタＱ２１と第３スイッチであるトランジスタＱ２３と第４スイッチであるトランジスタＱ２４とをオン状態として第２コンデンサＣ２２に基準電圧Ｖｒｅｆと初期化電圧Ｖｉｎｔとの差電圧（Ｖｒｅｆ−Ｖｉｎｔ）を印加する。続く閾値検出期間Ｔ２において、第２スイッチであるトランジスタＱ２２と第３スイッチであるトランジスタＱ２３とをオフ状態とし第１スイッチであるトランジスタＱ２１と第４スイッチであるトランジスタＱ２４とをオン状態として第２コンデンサＣ２２と駆動トランジスタＱ２０とを含む電流経路を閉じて第２コンデンサＣ２２の電圧を減じる。続く書込み期間Ｔ３において、第３スイッチであるトランジスタＱ２３と第４スイッチであるトランジスタＱ２４とをオフ状態とし第１スイッチであるトランジスタＱ２１と第２スイッチであるトランジスタＱ２２とをオン状態として第１コンデンサＣ２１に基準電圧Ｖｒｅｆと画像信号電圧Ｖｓｇとの差電圧（Ｖｒｅｆ−Ｖｓｇ）を印加する。そして発光期間Ｔ４において、第１スイッチであるトランジスタＱ２１と第２スイッチであるトランジスタＱ２２と第３でスイッチあるトランジスタＱ２３と第４スイッチであるトランジスタＱ２４とをオフ状態とし、駆動トランジスタＱ２０および電流発光素子である有機ＥＬ素子Ｄ２０に画像信号電圧Ｖｓｇに応じた電流を流して有機ＥＬ素子Ｄ２０を発光させて画像を表示する。

以上説明したように、本実施の形態における画像表示装置の駆動方法によれば、画像信号電圧Ｖｓｇ（ｊ）に依存することなく駆動トランジスタの閾値電圧を検出することができる。そのため、画像信号電圧Ｖｓｇ（ｊ）が確定するまでの時間と、トランジスタＱ２２をオン状態として第１コンデンサＣ２１を充電するまでの時間との和以上であれば、書き込み期間Ｔ３の長さを任意に短く設定することができる。

このように本実施の形態によれば、高速で書込み動作を行うことができ、画素数の多い大画面画の像表示装置や高精細度の画像表示装置を実現することができる。

なお、実施の形態において示した電圧値等の各数値はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。

本発明は、電流発光素子を用いたアクティブマトリックス型の画像表示装置の駆動方法として有用である。

１０ 画像表示装置
１２ 画素回路
１４ ソースドライバ回路
１６ ゲートドライバ回路
１８ 電源回路
３１，３２ 電源線
３３，３４ 電圧線
Ｄ２０ 有機ＥＬ素子
Ｑ２０ 駆動トランジスタ
Ｃ２１ 第１コンデンサ
Ｃ２２ 第２コンデンサ
Ｑ２１ トランジスタ
Ｑ２２ トランジスタ
Ｑ２３ トランジスタ
Ｑ２４ トランジスタ

Claims (1)

1. 電流発光素子と、前記電流発光素子に電流を流す駆動トランジスタと、前記駆動トランジスタのゲートに一方の端子が接続された第１コンデンサと、一方の端子が前記第１コンデンサの他方の端子と接続され、他方の端子が前記駆動トランジスタのソースと接続された第２コンデンサと、前記駆動トランジスタのゲートに基準電圧を印加する第１スイッチと、前記第１コンデンサと前記第２コンデンサとの節点に画像信号電圧を供給する第２スイッチと、前記駆動トランジスタのソースに初期化電圧を供給する第３スイッチと、前記第１コンデンサを短絡する第４スイッチとを有する画素回路を複数配列した画像表示装置の駆動方法であって、
   １フレーム期間は、初期化期間と閾値検出期間と書込み期間と発光期間とを有し、
   前記初期化期間は、前記第２スイッチをオフ状態とし前記第１スイッチと前記第３スイッチと前記第４スイッチとをオン状態として前記第２コンデンサに前記基準電圧と前記初期化電圧との差電圧を印加し、
   前記閾値検出期間は、前記第２スイッチと前記第３スイッチとをオフ状態とし前記第１スイッチと前記第４スイッチとをオン状態として前記第２コンデンサと前記駆動トランジスタとを含む電流経路を形成して前記第２コンデンサの電圧を減じ、
   前記書込み期間は、前記第３スイッチと前記第４スイッチとをオフ状態とし前記第１スイッチと前記第２スイッチとをオン状態として前記第１コンデンサに前記基準電圧と前記画像信号電圧との差電圧を印加し、
   前記発光期間は、前記第１スイッチと前記第２スイッチと前記第３スイッチと前記第４スイッチとをオフ状態とし、前記駆動トランジスタおよび前記電流発光素子に前記画像信号電圧に応じた電流を流す
   画像表示装置の駆動方法。

Images