JP2010145664A - 自発光型表示装置、半導体装置、電子機器及び電源線駆動方法 - Google Patents
自発光型表示装置、半導体装置、電子機器及び電源線駆動方法 Download PDFInfo
- Publication number
- JP2010145664A JP2010145664A JP2008321653A JP2008321653A JP2010145664A JP 2010145664 A JP2010145664 A JP 2010145664A JP 2008321653 A JP2008321653 A JP 2008321653A JP 2008321653 A JP2008321653 A JP 2008321653A JP 2010145664 A JP2010145664 A JP 2010145664A
- Authority
- JP
- Japan
- Prior art keywords
- drive voltage
- luminance level
- drive
- output
- peak luminance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
- G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
- G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
【課題】表示品質を保ちながら、消費電力を下げる方法が求められる。
【解決手段】設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも1つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する。
【選択図】図15
【解決手段】設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも1つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する。
【選択図】図15
Description
この明細書で説明する発明は、自発光素子をパネル上にマトリクス状に配置した表示パネル及びこの表示パネルに駆動回路を実装したパネルモジュールに関する。この明細書では、この表示パネルとパネルモジュールを共に自発光型表示装置と呼ぶことにする。また、この明細書における発明は、半導体装置、電子機器及び電源線駆動方法としての側面を有する。
ディスプレイに求められる基本性能の一つに明るさ(輝度)がある。このため、近年のディスプレイ(例えば液晶ディスプレイ、プラズマディスプレイ、有機EL(Electro Luminescence)ディスプレイ)では、表示方式の違いによらず、高輝度であることが当然とされている。
その一方で、常に最大輝度で発光するディスプレイは、高性能というよりも明るすぎて眩しいという問題を抱えている。更に、この種のディスプレイは、消費電力も多く消費し、環境性能に劣るという問題もある。
そこで、ディスプレイには、最大輝度(ピーク輝度)と平均輝度(全白輝度)を使い分ける方法が用いられる。これは、陰極線型(いわゆるブラウン管型)のディスプレイが主流であったころから用いられている手法である。
その一方で、常に最大輝度で発光するディスプレイは、高性能というよりも明るすぎて眩しいという問題を抱えている。更に、この種のディスプレイは、消費電力も多く消費し、環境性能に劣るという問題もある。
そこで、ディスプレイには、最大輝度(ピーク輝度)と平均輝度(全白輝度)を使い分ける方法が用いられる。これは、陰極線型(いわゆるブラウン管型)のディスプレイが主流であったころから用いられている手法である。
しかし、その制御方法は、近年のディスプレイとは、発光原理や駆動方法の違いから大きく異なっている。
例えばプラズマディスプレイの場合は、映像信号レベルのダイナミックレンジを大きくとることにより最大輝度と平均輝度とを制御する。一方、液晶ディスプレイの場合は、映像信号とは別にバックライトの明るさを制御することにより(すなわち、映像信号とバックライトの2つのパラメータによって最大輝度と平均輝度を制御することにより)、最大輝度と平均輝度とを制御する。
また、この輝度制御には、バッテリーを電源として動作する携帯機器にディスプレイが実装される場合を考慮する必要がある。ここでの携帯機器には、ディスプレイを主機能とする機器の他、情報処理機能や通信機能と組み合わせた機器も含まれる。
さて、携帯機器では、周囲の明るさに応じて表示輝度を変化させるモードや長時間使用を目的とした省電力モードの搭載が求められる。
さらに、携帯機器には、屋外での使用を前提とした高輝度モードと、暗闇での使用でも自然に見える低輝度モードとの両方への対応が求められている。
特開2003−228331号公報
例えばプラズマディスプレイの場合は、映像信号レベルのダイナミックレンジを大きくとることにより最大輝度と平均輝度とを制御する。一方、液晶ディスプレイの場合は、映像信号とは別にバックライトの明るさを制御することにより(すなわち、映像信号とバックライトの2つのパラメータによって最大輝度と平均輝度を制御することにより)、最大輝度と平均輝度とを制御する。
また、この輝度制御には、バッテリーを電源として動作する携帯機器にディスプレイが実装される場合を考慮する必要がある。ここでの携帯機器には、ディスプレイを主機能とする機器の他、情報処理機能や通信機能と組み合わせた機器も含まれる。
さて、携帯機器では、周囲の明るさに応じて表示輝度を変化させるモードや長時間使用を目的とした省電力モードの搭載が求められる。
さらに、携帯機器には、屋外での使用を前提とした高輝度モードと、暗闇での使用でも自然に見える低輝度モードとの両方への対応が求められている。
前述したように、近年のディスプレイの輝度制御には、基本的な制御技術だけでなく、様々な制御技術が求められている。
これらの制御技術に対応するため、アクティブマトリクス型の有機ELディスプレイにおいても、幾つかの制御技術が提案されている。例えば入力信号のダイナミックレンジを制御する方法が提案されている。
しかし、入力信号のダイナミックレンジを制御する方法は、信号振幅が大きくなることで駆動回路から出力されるアナログ信号の振幅が大きくなり、駆動回路で消費される電力が増大する問題がある。
発光時間長を制御することにより、消費電力を抑制する方法(例えば特許文献1)も提案されているが、発光時間長により表示特性が一様でなくなる問題もある。
これらの制御技術に対応するため、アクティブマトリクス型の有機ELディスプレイにおいても、幾つかの制御技術が提案されている。例えば入力信号のダイナミックレンジを制御する方法が提案されている。
しかし、入力信号のダイナミックレンジを制御する方法は、信号振幅が大きくなることで駆動回路から出力されるアナログ信号の振幅が大きくなり、駆動回路で消費される電力が増大する問題がある。
発光時間長を制御することにより、消費電力を抑制する方法(例えば特許文献1)も提案されているが、発光時間長により表示特性が一様でなくなる問題もある。
そこで、発明者らは、設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも1つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する制御技術を提案する。
なお、ここでの制御技術は、複数の表示モードが選択可能な場合には、表示モードの判定部において、フリッカを低減する表示モードが選択された場合に実行されることが望ましい。因みに、ここでの判定部は、表示フレームレートが判定閾値より低い場合に、フリッカを低減する表示モードを選択することが望ましい。
また、ここでの制御技術は、ピーク輝度レベルが設定値の場合、各出力回の駆動電圧振幅を、いずれも非発光期間時の最大駆動電圧に制御し、ピーク輝度レベルが設定値以下の場合には、各出力回の駆動電圧振幅を、出力回が進むほど駆動電圧振幅が小さくなるように制御することが望ましい。
また、画素アレイ部がEL発光装置である場合、非発光期間時における最大駆動電圧は、移動度特性の補正時に印加される電圧であることが望ましい。
また、ピーク輝度レベルが設定値以下の場合に出力される複数回の駆動電圧の各出力期間長は全て同じであっても良いし、ピーク輝度レベルが設定値以下の場合に出力される複数回の駆動電圧の各出力位置は等間隔に設定されても良い。
また、ピーク輝度レベルが設定値以下の場合に出力される駆動電圧の出力回数は、表示フレームレートに応じて設定されることが望ましい。
なお、ここでの制御技術は、複数の表示モードが選択可能な場合には、表示モードの判定部において、フリッカを低減する表示モードが選択された場合に実行されることが望ましい。因みに、ここでの判定部は、表示フレームレートが判定閾値より低い場合に、フリッカを低減する表示モードを選択することが望ましい。
また、ここでの制御技術は、ピーク輝度レベルが設定値の場合、各出力回の駆動電圧振幅を、いずれも非発光期間時の最大駆動電圧に制御し、ピーク輝度レベルが設定値以下の場合には、各出力回の駆動電圧振幅を、出力回が進むほど駆動電圧振幅が小さくなるように制御することが望ましい。
また、画素アレイ部がEL発光装置である場合、非発光期間時における最大駆動電圧は、移動度特性の補正時に印加される電圧であることが望ましい。
また、ピーク輝度レベルが設定値以下の場合に出力される複数回の駆動電圧の各出力期間長は全て同じであっても良いし、ピーク輝度レベルが設定値以下の場合に出力される複数回の駆動電圧の各出力位置は等間隔に設定されても良い。
また、ピーク輝度レベルが設定値以下の場合に出力される駆動電圧の出力回数は、表示フレームレートに応じて設定されることが望ましい。
発明者らは、設定されたピーク輝度レベルが設定値以下の場合に、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも1つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する駆動方法を提案する。
すなわち、パルス駆動技術と駆動電圧の振幅可変技術とを組み合わせた駆動技術を採用する。
この発明に係る駆動方式の場合、設定されたピーク輝度レベルが設定値以下の場合に、駆動電圧が複数回のパルス波形に分割される。このため、発明に係る駆動方式の場合には、従来方式に比して、同じピーク輝度レベルを実現する際の駆動電圧の出力範囲を広範囲に分散することができる。従って、発光期間内における見掛け上の点滅周波数を高めることができ、フリッカの発生を抑制することができる。
しかも、複数回のパルス波形の出力幅でなく、パルス波形の駆動電圧振幅の制御によってピーク輝度レベルを制御する。この方式により、表示品質を保ったままで、低域でのピーク輝度レベルの可変制御が可能になる。このため、従来方式以上に低輝度でのピーク輝度レベルの調整が可能となる。この機能により、表示パネルの周辺が暗い場合でも、その暗さに応じてピーク輝度レベルを下げることができる。同時に、消費電力も下げることができる。
また、制御可能なピーク輝度レベルを従来方式以上に下げることができるため、可変可能なピーク輝度レベルの範囲を従来方式に比して拡大することができる。すなわち、コントラスト比を拡大することができ、表示品質を高めることができる。
すなわち、パルス駆動技術と駆動電圧の振幅可変技術とを組み合わせた駆動技術を採用する。
この発明に係る駆動方式の場合、設定されたピーク輝度レベルが設定値以下の場合に、駆動電圧が複数回のパルス波形に分割される。このため、発明に係る駆動方式の場合には、従来方式に比して、同じピーク輝度レベルを実現する際の駆動電圧の出力範囲を広範囲に分散することができる。従って、発光期間内における見掛け上の点滅周波数を高めることができ、フリッカの発生を抑制することができる。
しかも、複数回のパルス波形の出力幅でなく、パルス波形の駆動電圧振幅の制御によってピーク輝度レベルを制御する。この方式により、表示品質を保ったままで、低域でのピーク輝度レベルの可変制御が可能になる。このため、従来方式以上に低輝度でのピーク輝度レベルの調整が可能となる。この機能により、表示パネルの周辺が暗い場合でも、その暗さに応じてピーク輝度レベルを下げることができる。同時に、消費電力も下げることができる。
また、制御可能なピーク輝度レベルを従来方式以上に下げることができるため、可変可能なピーク輝度レベルの範囲を従来方式に比して拡大することができる。すなわち、コントラスト比を拡大することができ、表示品質を高めることができる。
以下では、発明の最良の形態例を、以下に示す順番で説明する。
(A)有機ELパネルモジュールの外観構造
(B)形態例1
(B−1)システム構成
(B−2)各デバイスの構成
(B−3)有機ELパネルモジュールの駆動動作例
(B−4)まとめ
(C)形態例2
(C−1)システム構成
(C−2)駆動タイミング発生部の構成
(C−3)まとめ
(D)他の形態例
(A)有機ELパネルモジュールの外観構造
(B)形態例1
(B−1)システム構成
(B−2)各デバイスの構成
(B−3)有機ELパネルモジュールの駆動動作例
(B−4)まとめ
(C)形態例2
(C−1)システム構成
(C−2)駆動タイミング発生部の構成
(C−3)まとめ
(D)他の形態例
なお、後述するアクティブマトリクス駆動型の有機ELパネルは、発明に係る自発光型表示装置の一例であり、言うまでもなく、発明者らの提案する発明はこれらの形態例に限定されるものではない。また、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
(A)有機ELパネルモジュールの外観構造
まず、有機ELパネルモジュールの外観例を説明する。ただし、この明細書においては、画素アレイ部と駆動回路を同じプロセスを用いて形成するパネルモジュールだけでなく、集積回路として構成された駆動回路を画素アレイ部が形成されたパネルに実装したものもパネルモジュールと呼ぶ。ここでの集積回路が、特許請求の範囲における「半導体装置」に対応する。
図1に、有機ELパネルモジュールの外観例を示す。有機ELパネルモジュール1は、支持基板3に対向基板5を貼り合わせた構造を有している。
支持基板3は、ガラス、プラスチックその他の基材で構成される。また、対向基板5も、ガラス、プラスチックその他の透明部材を基材とする。対向基板5は、封止材料を挟んで支持基板3の表面を封止する部材である。
なお、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。
この他、有機ELパネル1には、外部信号や駆動電源を入力するためのFPC(フレキシブルプリントサーキット)7が必要に応じて配置される。
まず、有機ELパネルモジュールの外観例を説明する。ただし、この明細書においては、画素アレイ部と駆動回路を同じプロセスを用いて形成するパネルモジュールだけでなく、集積回路として構成された駆動回路を画素アレイ部が形成されたパネルに実装したものもパネルモジュールと呼ぶ。ここでの集積回路が、特許請求の範囲における「半導体装置」に対応する。
図1に、有機ELパネルモジュールの外観例を示す。有機ELパネルモジュール1は、支持基板3に対向基板5を貼り合わせた構造を有している。
支持基板3は、ガラス、プラスチックその他の基材で構成される。また、対向基板5も、ガラス、プラスチックその他の透明部材を基材とする。対向基板5は、封止材料を挟んで支持基板3の表面を封止する部材である。
なお、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。
この他、有機ELパネル1には、外部信号や駆動電源を入力するためのFPC(フレキシブルプリントサーキット)7が必要に応じて配置される。
(B)形態例1
この形態例では、表示フレームレートが低く、かつ、消費電力の低下が強く要求される機器に有機ELパネルモジュールを実装する場合に好適な駆動方式を説明する。
例えば日本で採用された地上ディジタル放送規格の1セグメント放送の受信時に好適な駆動方式である。勿論、発明自体は、1セグメント放送番組の表示に限定されるものではない。
なお、前述した1セグメント放送の場合、有効画像解像度は、水平320ドット×垂直240ドット又は水平320ドット×垂直180ドットで与えられる。
また、表示フレームレートも、例えば15フレーム/秒で与えられる。このように表示フレームレートが低い場合には、フリッカが視認され易くなる。そこで、この形態例の場合には、フリッカの出現を抑制させながら、消費電力も低下できる駆動方式について説明する。
この形態例では、表示フレームレートが低く、かつ、消費電力の低下が強く要求される機器に有機ELパネルモジュールを実装する場合に好適な駆動方式を説明する。
例えば日本で採用された地上ディジタル放送規格の1セグメント放送の受信時に好適な駆動方式である。勿論、発明自体は、1セグメント放送番組の表示に限定されるものではない。
なお、前述した1セグメント放送の場合、有効画像解像度は、水平320ドット×垂直240ドット又は水平320ドット×垂直180ドットで与えられる。
また、表示フレームレートも、例えば15フレーム/秒で与えられる。このように表示フレームレートが低い場合には、フリッカが視認され易くなる。そこで、この形態例の場合には、フリッカの出現を抑制させながら、消費電力も低下できる駆動方式について説明する。
(B−1)システム構成例
まず、形態例に係る駆動方式を採用する有機ELパネルモジュール11のシステム構成について説明する。
図2に、この形態例に係る有機ELパネルモジュール11のシステム構成例を示す。
図2に示す有機ELパネルモジュール11は、画素アレイ部13と、信号線駆動部15と、書込制御線駆動部17と、電源線駆動部19と、駆動タイミング発生部21と、駆動電圧発生部23とを1つのパネル上に配置した構成を有している。
まず、形態例に係る駆動方式を採用する有機ELパネルモジュール11のシステム構成について説明する。
図2に、この形態例に係る有機ELパネルモジュール11のシステム構成例を示す。
図2に示す有機ELパネルモジュール11は、画素アレイ部13と、信号線駆動部15と、書込制御線駆動部17と、電源線駆動部19と、駆動タイミング発生部21と、駆動電圧発生部23とを1つのパネル上に配置した構成を有している。
(B−2)各デバイスの構成
以下、有機ELパネルモジュール11を構成するデバイス(機能ブロック)の形態例を順番に説明する。
以下、有機ELパネルモジュール11を構成するデバイス(機能ブロック)の形態例を順番に説明する。
(a)画素アレイ部
この画素アレイ部13は、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有している。
この形態例の場合、画素アレイ部13には、表示上の1画素を構成するホワイトユニットがM行×N列に配置されているものとする。
なお、この明細書において、行とは、図中X方向に延びる3×N個のサブ画素25で構成される画素列をいう。また、列とは、図中Y方向に延びるM個のサブ画素25で構成される画素列をいう。勿論、MとNの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。
図3に、ホワイトユニットを構成するサブ画素25の配列例を示す。図3は、3原色に対応するR画素、G画素、B画素に対応するサブ画素25によって、ホワイトユニットが構成される場合の例である。勿論、ホワイトユニットの構成はこれに限らない。また、サブ画素25についても原色発光型だけでなく、フィルタによる色変換型やマルチ発光型等のサブ画素構造が考えられる。
図4に、アクティブマトリクス駆動に対応するサブ画素25の画素回路例を示す。
なお、この種の画素回路には、実に様々な回路構成が提案されている。図4では、各種の回路構成のうち最も単純な回路構成の一つを表している。
図4に示す画素回路の説明に戻る。図4に示す画素回路は、2つの薄膜トランジスタN1、N2と、保持容量Csと、有機EL素子OLEDとで構成される。
この画素アレイ部13は、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有している。
この形態例の場合、画素アレイ部13には、表示上の1画素を構成するホワイトユニットがM行×N列に配置されているものとする。
なお、この明細書において、行とは、図中X方向に延びる3×N個のサブ画素25で構成される画素列をいう。また、列とは、図中Y方向に延びるM個のサブ画素25で構成される画素列をいう。勿論、MとNの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。
図3に、ホワイトユニットを構成するサブ画素25の配列例を示す。図3は、3原色に対応するR画素、G画素、B画素に対応するサブ画素25によって、ホワイトユニットが構成される場合の例である。勿論、ホワイトユニットの構成はこれに限らない。また、サブ画素25についても原色発光型だけでなく、フィルタによる色変換型やマルチ発光型等のサブ画素構造が考えられる。
図4に、アクティブマトリクス駆動に対応するサブ画素25の画素回路例を示す。
なお、この種の画素回路には、実に様々な回路構成が提案されている。図4では、各種の回路構成のうち最も単純な回路構成の一つを表している。
図4に示す画素回路の説明に戻る。図4に示す画素回路は、2つの薄膜トランジスタN1、N2と、保持容量Csと、有機EL素子OLEDとで構成される。
このうち、薄膜トランジスタN1は、信号線DTLに現れる電位をサブ画素内にサンプリングするタイミングを制御する薄膜トランジスタである。以下、この薄膜トランジスタN1を、「サンプリングトランジスタ」という。
一方、薄膜トランジスタN2は、有機EL素子OLEDに供給する駆動電流量を制御する薄膜トランジスタである。以下、この薄膜トランジスタN2を「駆動トランジスタ」という。
図4の場合、サンプリングトランジスタN1の制御電極は書込制御線WSLに接続され、一方の主電極は信号線DTLに接続され、他方の主電極は駆動トランジスタN2の制御電極に接続される。従って、このサンプリングトランジスタN1がオン動作している間、信号線DTLに現れる電位がサブ画素内に書き込まれることになる。
一方、駆動トランジスタN2の一方の主電極は電源線DSLに接続され、他方の主電極は有機EL素子OLEDのアノード電極に接続される。また、駆動トランジスタN2の制御電極は、サンプリングトランジスタN1の一方の主電極と接続されると共に、保持容量Csの一方の電極とも接続される。
一方、薄膜トランジスタN2は、有機EL素子OLEDに供給する駆動電流量を制御する薄膜トランジスタである。以下、この薄膜トランジスタN2を「駆動トランジスタ」という。
図4の場合、サンプリングトランジスタN1の制御電極は書込制御線WSLに接続され、一方の主電極は信号線DTLに接続され、他方の主電極は駆動トランジスタN2の制御電極に接続される。従って、このサンプリングトランジスタN1がオン動作している間、信号線DTLに現れる電位がサブ画素内に書き込まれることになる。
一方、駆動トランジスタN2の一方の主電極は電源線DSLに接続され、他方の主電極は有機EL素子OLEDのアノード電極に接続される。また、駆動トランジスタN2の制御電極は、サンプリングトランジスタN1の一方の主電極と接続されると共に、保持容量Csの一方の電極とも接続される。
なお、保持容量Csの他方の電極は、有機EL素子OLEDのアノード電極側に接続される。従って、保持容量Csは、駆動トランジスタN2の制御電極と有機EL素子OLEDのアノード電極側との間に接続される。
この保持容量Csには、駆動トランジスタN2の特性バラツキを補正する電位と、画素階調に対応する電位とが発光期間の間、保持される。
従って、駆動トランジスタN2は、電源線DSLに駆動電圧(有機EL素子OLEDをオン動作できる電圧)が印加されていることを条件に、保持容量Csが保持する電圧に応じた駆動電流を有機EL素子OLEDに流すように動作する。
なお、駆動電流が大きいほど、有機EL素子OLEDに流れる電流量は大きくなり、発光輝度が高くなる。すなわち、駆動電流の大きさにより画素階調が表現される。この駆動電流の供給が続く限り、有機EL素子OLEDは、所定輝度による発光状態を継続することができる。
画素アレイ部13の全体構成の説明に戻る。この形態例の場合、信号線DTLは列単位で配線される。従って、同じ列に位置する全てのサブ画素25に特性補正用の電位Vofs (以下では、「オフセット電位」という。)と画素階調に応じた信号電位Vsig を供給することができる。
この保持容量Csには、駆動トランジスタN2の特性バラツキを補正する電位と、画素階調に対応する電位とが発光期間の間、保持される。
従って、駆動トランジスタN2は、電源線DSLに駆動電圧(有機EL素子OLEDをオン動作できる電圧)が印加されていることを条件に、保持容量Csが保持する電圧に応じた駆動電流を有機EL素子OLEDに流すように動作する。
なお、駆動電流が大きいほど、有機EL素子OLEDに流れる電流量は大きくなり、発光輝度が高くなる。すなわち、駆動電流の大きさにより画素階調が表現される。この駆動電流の供給が続く限り、有機EL素子OLEDは、所定輝度による発光状態を継続することができる。
画素アレイ部13の全体構成の説明に戻る。この形態例の場合、信号線DTLは列単位で配線される。従って、同じ列に位置する全てのサブ画素25に特性補正用の電位Vofs (以下では、「オフセット電位」という。)と画素階調に応じた信号電位Vsig を供給することができる。
また、この形態例の場合、書込制御線WSLと電源線DSLとは行単位で配線される。従って、同じ行に位置する全てのサブ画素25に書込制御パルスと駆動電圧をそれぞれ供給することができる。
この形態例の場合、電源線DSLには、表示モードに応じた駆動電圧が印加される。詳細については後述するが、この形態例の場合、最大輝度モード、中間輝度モード、低輝度モード、最低輝度モードの4つを想定する。因みに、最大輝度モードでは、1フレーム期間のピーク輝度レベルが600nitに固定される。また、中間輝度モードでは、ピーク輝度レベルが600nitから40nitの間で可変的に設定される。
また、低輝度モードでは、ピーク輝度レベルが40nitに固定される。また、最低輝度モードでは、1フレーム期間のピーク輝度レベルが40nitから最低値(0nitより大きい設定値)の間で可変的に設定される。この最低輝度モードに対応する駆動電圧の制御動作が、特許請求の範囲に記載した「駆動回路」の駆動動作に対応する。
この形態例の場合、電源線DSLには、表示モードに応じた駆動電圧が印加される。詳細については後述するが、この形態例の場合、最大輝度モード、中間輝度モード、低輝度モード、最低輝度モードの4つを想定する。因みに、最大輝度モードでは、1フレーム期間のピーク輝度レベルが600nitに固定される。また、中間輝度モードでは、ピーク輝度レベルが600nitから40nitの間で可変的に設定される。
また、低輝度モードでは、ピーク輝度レベルが40nitに固定される。また、最低輝度モードでは、1フレーム期間のピーク輝度レベルが40nitから最低値(0nitより大きい設定値)の間で可変的に設定される。この最低輝度モードに対応する駆動電圧の制御動作が、特許請求の範囲に記載した「駆動回路」の駆動動作に対応する。
因みに、中間輝度モードでは、駆動電圧VH(固定)、VM(可変)、VSS(固定)が電源線DSLの駆動に使用される。このうち、駆動電圧VHは、電源線DSLに印加可能な最大駆動電圧に相当する。また、駆動電圧VSSは、カソード電圧Vcat よりも低い電圧であり、有機EL素子OLEDを逆バイアス状態に制御する電圧である。この駆動電圧VSSは、非発光期間に電源線DSLに印加される。
また、駆動電圧VMは、駆動電圧VHと駆動電圧VM0(>VSS)の中間範囲で可変的に設定される駆動電圧である。以下では、この駆動電圧VMを、可変駆動電圧ともいう。ここで、可変駆動電圧VMの下限を与える駆動電圧VM0は、有機EL素子OLEDに消灯制御できる駆動電圧である。ただし、駆動電圧VM0は、有機EL素子OLEDに逆バイアスを印加しない範囲で設定される。例えば有機EL素子OLEDのカソード電位Vcat に設定される。
また、駆動電圧VMは、駆動電圧VHと駆動電圧VM0(>VSS)の中間範囲で可変的に設定される駆動電圧である。以下では、この駆動電圧VMを、可変駆動電圧ともいう。ここで、可変駆動電圧VMの下限を与える駆動電圧VM0は、有機EL素子OLEDに消灯制御できる駆動電圧である。ただし、駆動電圧VM0は、有機EL素子OLEDに逆バイアスを印加しない範囲で設定される。例えば有機EL素子OLEDのカソード電位Vcat に設定される。
ここで、発光期間中における有機EL素子OLEDの消灯制御にカソード電位Vcat
(すなわち、駆動電圧VM0)を用いるのは、有機EL素子OLEDに逆バイアス電圧を印加しないためである。一般に、順バイアス電圧と逆バイアス電圧の繰り返しは、有機EL素子OLEDを含むパネルに与える負担が大きい。そこで、この形態例の場合には、可変駆動電圧VMの最小値にカソード電位Vcat (すなわち、VM0)を採用し、パネルに与える負担の最小化を図っている。
また、最低輝度モードでは、駆動電圧VH(固定)とVSS(固定)に加え、最大で4値の駆動電圧VM0〜VM3が使用される。
このうち、駆動電圧VM0は、前述したように、有機EL素子OLEDのカソード電位Vcat に当たる電圧である。
(すなわち、駆動電圧VM0)を用いるのは、有機EL素子OLEDに逆バイアス電圧を印加しないためである。一般に、順バイアス電圧と逆バイアス電圧の繰り返しは、有機EL素子OLEDを含むパネルに与える負担が大きい。そこで、この形態例の場合には、可変駆動電圧VMの最小値にカソード電位Vcat (すなわち、VM0)を採用し、パネルに与える負担の最小化を図っている。
また、最低輝度モードでは、駆動電圧VH(固定)とVSS(固定)に加え、最大で4値の駆動電圧VM0〜VM3が使用される。
このうち、駆動電圧VM0は、前述したように、有機EL素子OLEDのカソード電位Vcat に当たる電圧である。
他の駆動電圧VM1〜VM3は、設定されたピーク輝度レベルに応じ、パルス状に印加される駆動電圧の出力回別に可変的に設定される駆動電圧である。以下では、これらの駆動電圧VM1〜VM3も、可変駆動電圧という。ここで、3つの可変駆動電圧VM1〜VM3を想定するのは、この形態例の場合、パルス状に出力する可変駆動電圧の出力回数を3回とするためである。従って、想定する出力回数によって、用意する駆動電圧の数は増減する。
なお、これら駆動電圧VM1〜VM3には最小値が設けられている。この明細書においては、この最小値を与える駆動電圧を、駆動電圧VM0より大きいVM1(min) に設定される。この最小値により、設定可能なピーク輝度レベルの最小値が規定される。従って、これら可変駆動電圧VM1〜VM3は、駆動電圧VHとVM(min) の中間範囲で可変される。電源線DSLの更に具体的な駆動方法については後述する。
なお、これら駆動電圧VM1〜VM3には最小値が設けられている。この明細書においては、この最小値を与える駆動電圧を、駆動電圧VM0より大きいVM1(min) に設定される。この最小値により、設定可能なピーク輝度レベルの最小値が規定される。従って、これら可変駆動電圧VM1〜VM3は、駆動電圧VHとVM(min) の中間範囲で可変される。電源線DSLの更に具体的な駆動方法については後述する。
(b)信号線駆動部
信号線駆動部15は、サブ画素25の特性補正に必要なオフセット電位Vofs と、画素階調に対応する信号電位Vsig を信号線DTLに印加する回路デバイスである。信号線DTLは列単位で配線されており、同じ列に位置する全てのサブ画素25に電位を印加する。
この形態例の場合、信号線駆動部15は、シフトレジスタと、ラッチ回路段と、ディジタル/アナログ変換回路段と、セレクタ段と、出力バッファ段とで構成される。シフトレジスタは、水平解像度と同じ段数のフリップフロップで構成される。シフトレジスタは、水平走査クロックに基づいて、水平方向(図2のX方向)に出力パルスを線順次に転送する。この出力パルスがラッチタイミング信号として用いられる。
信号線駆動部15は、サブ画素25の特性補正に必要なオフセット電位Vofs と、画素階調に対応する信号電位Vsig を信号線DTLに印加する回路デバイスである。信号線DTLは列単位で配線されており、同じ列に位置する全てのサブ画素25に電位を印加する。
この形態例の場合、信号線駆動部15は、シフトレジスタと、ラッチ回路段と、ディジタル/アナログ変換回路段と、セレクタ段と、出力バッファ段とで構成される。シフトレジスタは、水平解像度と同じ段数のフリップフロップで構成される。シフトレジスタは、水平走査クロックに基づいて、水平方向(図2のX方向)に出力パルスを線順次に転送する。この出力パルスがラッチタイミング信号として用いられる。
ラッチ回路段も水平解像度と同じ段数のラッチ回路で構成される。各ラッチ回路には、シフトレジスタのうち対応する出力段から出力されるラッチタイミング信号が入力される。各ラッチ回路は、ラッチタイミング信号の入力時点における階調データを記憶する。ディジタル/アナログ変換回路段も水平解像度と同じ段数のディジタル/アナログ変換回路で構成される。
ディジタル/アナログ変換回路は、対応する階調データをアナログ信号(信号電位Vsig
)に変換する動作を実行する。
セレクタ段も水平解像度と同じ段数のセレクタで構成される。各セレクタは、信号電位Vsig とオフセット電位Vofs のいずれか一方を、後述する駆動タイミングに従って選択的に出力する。
出力バッファ段も水平解像度と同じ段数の出力バッファで構成される。各出力バッファが対応する個々の信号線DTLの電位を駆動する。この出力バッファにおいて、レベルシフト動作も実行される。
ディジタル/アナログ変換回路は、対応する階調データをアナログ信号(信号電位Vsig
)に変換する動作を実行する。
セレクタ段も水平解像度と同じ段数のセレクタで構成される。各セレクタは、信号電位Vsig とオフセット電位Vofs のいずれか一方を、後述する駆動タイミングに従って選択的に出力する。
出力バッファ段も水平解像度と同じ段数の出力バッファで構成される。各出力バッファが対応する個々の信号線DTLの電位を駆動する。この出力バッファにおいて、レベルシフト動作も実行される。
(c)書込制御線駆動部
書込制御線駆動部17は、オフセット電位Vofs や信号電位Vsig の書き込みタイミングを与える制御パルスを書込制御線WSLに印加する回路デバイスである。この形態例の場合、書込制御線WSLは、前述したように行単位で配線される。従って、書込制御線駆動部17の動作は水平同期クロックに同期し、水平同期クロックの入力毎に次行の画素列に制御パルスを出力するように動作する。
この形態例の場合、書込制御線駆動部17は、各出力段が各行(画素列)に対応するシフトレジスタと各行に対応する出力バッファ段とで構成される。なお、シフトレジスタは、例えば制御パルスの立ち上がりタイミングと立ち下がりタイミングを与えるタイミング信号を次行に順次転送するのに用いられる。
出力バッファ段は、シフトレジスタから与えられるタイミングパルスに基づいて制御パルスを発生する論理回路と、制御パルスを駆動に適した電位に変換するレベルシフタと、書込制御線WSLを実際に駆動するバッファ回路とで構成される。
書込制御線駆動部17は、オフセット電位Vofs や信号電位Vsig の書き込みタイミングを与える制御パルスを書込制御線WSLに印加する回路デバイスである。この形態例の場合、書込制御線WSLは、前述したように行単位で配線される。従って、書込制御線駆動部17の動作は水平同期クロックに同期し、水平同期クロックの入力毎に次行の画素列に制御パルスを出力するように動作する。
この形態例の場合、書込制御線駆動部17は、各出力段が各行(画素列)に対応するシフトレジスタと各行に対応する出力バッファ段とで構成される。なお、シフトレジスタは、例えば制御パルスの立ち上がりタイミングと立ち下がりタイミングを与えるタイミング信号を次行に順次転送するのに用いられる。
出力バッファ段は、シフトレジスタから与えられるタイミングパルスに基づいて制御パルスを発生する論理回路と、制御パルスを駆動に適した電位に変換するレベルシフタと、書込制御線WSLを実際に駆動するバッファ回路とで構成される。
(d)電源線駆動部
電源線駆動部19は、書込制御線WSLの制御動作と連動してサブ画素25の駆動動作を制御する回路デバイスである。前述したように、電源線駆動部19は、3値から6値の駆動電圧のいずれか一つを時間順次に電源線DSLに印加する。
なお、この明細書においては、有機EL素子OLEDが発光している期間を発光期間といい、有機EL素子OLEDが発光していない期間を非発光期間という。
もっとも、発光期間であっても、駆動電圧VM0(すなわち、カソード電位Vcat )が印加される期間のように、有機EL素子OLEDが消灯状態に制御される期間も存在する。従って、ここでの発光期間は有機EL素子OLEDに逆バイアスが印加されない期間の意味で使用する。
電源線駆動部19は、書込制御線WSLの制御動作と連動してサブ画素25の駆動動作を制御する回路デバイスである。前述したように、電源線駆動部19は、3値から6値の駆動電圧のいずれか一つを時間順次に電源線DSLに印加する。
なお、この明細書においては、有機EL素子OLEDが発光している期間を発光期間といい、有機EL素子OLEDが発光していない期間を非発光期間という。
もっとも、発光期間であっても、駆動電圧VM0(すなわち、カソード電位Vcat )が印加される期間のように、有機EL素子OLEDが消灯状態に制御される期間も存在する。従って、ここでの発光期間は有機EL素子OLEDに逆バイアスが印加されない期間の意味で使用する。
図5に、電源線駆動部19の内部構成例を示す。電源線駆動部19は、6値の駆動電圧にそれぞれ対応する出力タイミングパルスを線順次に転送する3段のシフトレジスタ31A〜31Fと、個々の電源線DSLに対応するM個の出力段回路33とで構成される。図5の場合には、作図上の制約から出力段回路33を1つのみ表している。
なお、シフトレジスタ31Aは駆動電圧VH用である。また、シフトレジスタ31Bは駆動電圧VM用である。このシフトレジスタ31Bは、可変範囲の最小値である駆動電圧VM0の出力タイミングの制御にも使用される。また、シフトレジスタ31Cは、駆動電圧VM1用である。また、シフトレジスタ31Dは、駆動電圧VM2用である。また、シフトレジスタ31Eは、駆動電圧VM3用である。また、シフトレジスタ31Fは、駆動電圧VSS用である。
なお、シフトレジスタ31Aは駆動電圧VH用である。また、シフトレジスタ31Bは駆動電圧VM用である。このシフトレジスタ31Bは、可変範囲の最小値である駆動電圧VM0の出力タイミングの制御にも使用される。また、シフトレジスタ31Cは、駆動電圧VM1用である。また、シフトレジスタ31Dは、駆動電圧VM2用である。また、シフトレジスタ31Eは、駆動電圧VM3用である。また、シフトレジスタ31Fは、駆動電圧VSS用である。
いずれのシフトレジスタも、処理対象とする水平ラインを1行ずつ進めるシフトクロックに同期して動作し、シフトクロックが入力されるタイミングで各段が保持する論理レベル値を次段に進めるように動作する。因みに、各シフトレジスタに対応するタイミングパルスは、駆動タイミング発生部21より供給される。
出力段回路33は、6本の内部電源線にそれぞれ対応するバッファ回路N21〜N26と、各バッファ回路の動作を制御するスイッチング回路とで構成される。なお、スイッチング回路は、シフトレジスタから与えられるクロックパルスを制御端子に入力する薄膜トランジスタと負荷抵抗とで構成される。図中、薄膜トランジスタN11と負荷抵抗R11が、駆動電圧VH用のスイッチング回路である。
出力段回路33は、6本の内部電源線にそれぞれ対応するバッファ回路N21〜N26と、各バッファ回路の動作を制御するスイッチング回路とで構成される。なお、スイッチング回路は、シフトレジスタから与えられるクロックパルスを制御端子に入力する薄膜トランジスタと負荷抵抗とで構成される。図中、薄膜トランジスタN11と負荷抵抗R11が、駆動電圧VH用のスイッチング回路である。
同様に、薄膜トランジスタN12と負荷抵抗R12が、駆動電圧VM用のスイッチング回路である。また、薄膜トランジスタN13と負荷抵抗R13が、駆動電圧VM1用のスイッチング回路である。また、薄膜トランジスタN14と負荷抵抗R14が、駆動電圧VM2用のスイッチング回路である。また、薄膜トランジスタN15と負荷抵抗R15が、駆動電圧VM3用のスイッチング回路である。また、薄膜トランジスタP11と負荷抵抗R16が、駆動電圧VSS用のスイッチング回路である。
ここで、各バッファ回路による電源線DSLへの駆動電圧の供給は、スイッチング回路の制御により排他的に実行される。例えば駆動電圧VHの出力タイミングでは薄膜トランジスタN11のみがオン動作し、その他の薄膜トランジスタN12〜N15及びP11はオフ動作するようにタイミングが制御される。これらの出力タイミングパルスは、駆動タイミング発生部21において、設定されたピーク輝度レベルに応じて設定される。
ここで、各バッファ回路による電源線DSLへの駆動電圧の供給は、スイッチング回路の制御により排他的に実行される。例えば駆動電圧VHの出力タイミングでは薄膜トランジスタN11のみがオン動作し、その他の薄膜トランジスタN12〜N15及びP11はオフ動作するようにタイミングが制御される。これらの出力タイミングパルスは、駆動タイミング発生部21において、設定されたピーク輝度レベルに応じて設定される。
(e)駆動タイミング発生部
駆動タイミング発生部21は、電源線駆動部19の駆動に使用する出力タイミングパルスを発生する回路デバイスである。なお、6種類のタイミングパルスのうち出力タイミングが固定的に定まるのは、非発光期間中における駆動電圧VHと駆動電圧VSSの出力タイミングのみである。その他の出力タイミングは、駆動タイミング発生部21が発生する。
図6に、駆動タイミング発生部21の回路構成例を示す。駆動タイミング発生部21は、1フレーム平均輝度検出部41、ピーク輝度設定部43、タイミング発生部45で構成される。
駆動タイミング発生部21は、電源線駆動部19の駆動に使用する出力タイミングパルスを発生する回路デバイスである。なお、6種類のタイミングパルスのうち出力タイミングが固定的に定まるのは、非発光期間中における駆動電圧VHと駆動電圧VSSの出力タイミングのみである。その他の出力タイミングは、駆動タイミング発生部21が発生する。
図6に、駆動タイミング発生部21の回路構成例を示す。駆動タイミング発生部21は、1フレーム平均輝度検出部41、ピーク輝度設定部43、タイミング発生部45で構成される。
このうち、1フレーム平均輝度検出部41は、1フレーム画面を構成する全画素に対応する入力画像データDinの平均輝度レベルYavr を算出する回路デバイスである。
因みに、入力画像データDinは、例えばR(赤)画素データ、G(緑)画素データ、B(青)画素データのデータ形式により与えられる。この形態例の場合、平均輝度レベルYavr は、階調値の最大値を100%とした値として算出される。
1フレーム平均輝度検出部41は、まず各画素に対応するR画素データ、G画素データ、B画素データを画素単位の輝度レベルに変換し、それらの重みづけ演算により平均輝度レベルYavr を算出する手法を採用する。
因みに、入力画像データDinは、例えばR(赤)画素データ、G(緑)画素データ、B(青)画素データのデータ形式により与えられる。この形態例の場合、平均輝度レベルYavr は、階調値の最大値を100%とした値として算出される。
1フレーム平均輝度検出部41は、まず各画素に対応するR画素データ、G画素データ、B画素データを画素単位の輝度レベルに変換し、それらの重みづけ演算により平均輝度レベルYavr を算出する手法を採用する。
なお、平均輝度レベルYavr は、1フレーム単位で算出しても良いし、複数フレーム単位の平均値として算出しても良い。
また、この形態例の場合、平均輝度レベルYavr の算出は、中間輝度モードと最低輝度モードが表示モードとして選択された場合にのみ実行する。勿論、表示モードに関わらず実行することは可能である。
ただし、最大輝度モードや低輝度モードにおいては、平均輝度レベルによらず、ピーク輝度レベルが固定的に設定される。従って、これらの表示モードの場合には、平均輝度レベルYavr の算出を停止することにより、消費電力を削減することができる。
ピーク輝度設定部43は、輝度センサー47から入力される周辺輝度情報、ユーザー入力情報、平均輝度レベルYavr 、番組情報その他に基づいて表示モードを決定し、決定された表示モードに従ってピーク輝度レベルを設定する回路デバイスである。因みに、番組情報としては、映画、バラエティ、ドラマ、ニュースその他が考えられる。一般に、映画は暗い画面が多いが、コントラスト面を考慮するとピーク輝度レベルが高いことが求められる。
また、この形態例の場合、平均輝度レベルYavr の算出は、中間輝度モードと最低輝度モードが表示モードとして選択された場合にのみ実行する。勿論、表示モードに関わらず実行することは可能である。
ただし、最大輝度モードや低輝度モードにおいては、平均輝度レベルによらず、ピーク輝度レベルが固定的に設定される。従って、これらの表示モードの場合には、平均輝度レベルYavr の算出を停止することにより、消費電力を削減することができる。
ピーク輝度設定部43は、輝度センサー47から入力される周辺輝度情報、ユーザー入力情報、平均輝度レベルYavr 、番組情報その他に基づいて表示モードを決定し、決定された表示モードに従ってピーク輝度レベルを設定する回路デバイスである。因みに、番組情報としては、映画、バラエティ、ドラマ、ニュースその他が考えられる。一般に、映画は暗い画面が多いが、コントラスト面を考慮するとピーク輝度レベルが高いことが求められる。
この形態例の場合、ピーク輝度設定部43は、例えば周辺輝度情報より周辺が明るいと判定された場合(例えば晴天時の屋外と判定された場合)に最大輝度モードを設定する。また、ピーク輝度設定部43は、例えば周辺輝度情報より周辺より暗いと判定された場合(例えば夜間と判定された場合)に最低輝度モードを設定する。勿論、これらの判定には、ユーザー入力やその他の設定情報が考慮され、表示モードが決定される。なお、一般には中間輝度モードが選択され、省電力モード時に等の場合に低輝度モードが選択される。
もっとも、表示モードの設定方法は、既に様々な方法が提案されているので、詳細な説明は省略する。この表示モードの設定機能を実行するのが、ピーク輝度判定部43内の表示モード判定部43Aである。この表示モード判定部43Aが、特許請求の範囲における「判定部」に相当する。
もっとも、表示モードの設定方法は、既に様々な方法が提案されているので、詳細な説明は省略する。この表示モードの設定機能を実行するのが、ピーク輝度判定部43内の表示モード判定部43Aである。この表示モード判定部43Aが、特許請求の範囲における「判定部」に相当する。
ピーク輝度設定部43は、このように決定された表示モードに応じてピーク輝度レベルを設定する。
例えば表示モードが最大輝度モードの場合、ピーク輝度設定部43は、ピーク輝度レベルを600nitに設定する。図7に、ピーク輝度レベルと入力画像の平均輝度レベルYavr との関係を示す。
例えば表示モードが低輝度モードの場合、ピーク輝度設定部43は、ピーク輝度レベルを40nitに設定する。図8に、ピーク輝度レベルと入力画像の平均輝度レベルYavr との関係を示す。
例えば表示モードが中間輝度モードの場合、ピーク輝度設定部43は、ピーク輝度レベルを、平均輝度レベルYavr の大きさに応じて40nitから600nitの範囲で設定する。図9に、ピーク輝度レベルと入力画像の平均輝度レベルYavr との関係を示す。
例えば表示モードが最大輝度モードの場合、ピーク輝度設定部43は、ピーク輝度レベルを600nitに設定する。図7に、ピーク輝度レベルと入力画像の平均輝度レベルYavr との関係を示す。
例えば表示モードが低輝度モードの場合、ピーク輝度設定部43は、ピーク輝度レベルを40nitに設定する。図8に、ピーク輝度レベルと入力画像の平均輝度レベルYavr との関係を示す。
例えば表示モードが中間輝度モードの場合、ピーク輝度設定部43は、ピーク輝度レベルを、平均輝度レベルYavr の大きさに応じて40nitから600nitの範囲で設定する。図9に、ピーク輝度レベルと入力画像の平均輝度レベルYavr との関係を示す。
図9に示すように、中間輝度モードでは、入力画像の平均輝度レベルに基づいてピーク輝度レベルが設定される。従って、平均輝度レベルYavr の低いフレーム画面に対しては、ピーク輝度レベルがダイナミックレンジの高値になるように設定される。一方、平均輝度レベルYavr の高いフレーム画面に対しては、ピーク輝度レベルがダイナミックレンジの低値になるように設定される。
このような設定を行うのは、夜景のネオンや星空の表示時には、明点の輝度を高くしてコントラスト比を高くする必要があるためである。
また例えば表示モードが最低輝度モードの場合、ピーク輝度設定部43は、ピーク輝度レベルを、平均輝度レベルYavr の大きさに応じて40nit以下の範囲で設定する。なお、ピーク輝度レベルの最小値は、予め定められている。図10に、ピーク輝度レベルと入力画像の平均輝度レベルYavr との関係を示す。
このような設定を行うのは、夜景のネオンや星空の表示時には、明点の輝度を高くしてコントラスト比を高くする必要があるためである。
また例えば表示モードが最低輝度モードの場合、ピーク輝度設定部43は、ピーク輝度レベルを、平均輝度レベルYavr の大きさに応じて40nit以下の範囲で設定する。なお、ピーク輝度レベルの最小値は、予め定められている。図10に、ピーク輝度レベルと入力画像の平均輝度レベルYavr との関係を示す。
この最低輝度モードの場合も、入力画像の平均輝度レベルに基づいてピーク輝度レベルが設定される。やはり、平均輝度レベルYavr の低いフレーム画面に対しては、ピーク輝度レベルがダイナミックレンジの高値になるように設定される。一方、平均輝度レベルYavr の高いフレーム画面に対しては、ピーク輝度レベルがダイナミックレンジの低値になるように設定される。
図11に、ピーク輝度レベルと画素階調値に応じた輝度レベルの変化の関係を示す。図11に示すように、中間輝度モードでは、平均輝度レベルYavr に応じ、ピーク輝度レベルが広範囲について可変的に制御される。なお、図11においては、次に説明する最低輝度モード時におけるピーク輝度レベルの可変範囲についても示している。因みに、最大輝度モードでは、図中の実線に沿って階調輝度が変化する。また、低輝度モードでは、図中点線に沿って階調輝度が変化する。
図11に、ピーク輝度レベルと画素階調値に応じた輝度レベルの変化の関係を示す。図11に示すように、中間輝度モードでは、平均輝度レベルYavr に応じ、ピーク輝度レベルが広範囲について可変的に制御される。なお、図11においては、次に説明する最低輝度モード時におけるピーク輝度レベルの可変範囲についても示している。因みに、最大輝度モードでは、図中の実線に沿って階調輝度が変化する。また、低輝度モードでは、図中点線に沿って階調輝度が変化する。
タイミング発生部45は、設定されたピーク輝度レベルが得られるように、最大6値の駆動電圧の出力タイミングを決定する回路デバイスである。前述したように、ピーク輝度レベルは、1フレーム期間内の総発光期間長と駆動電圧振幅の組み合わせによって可変的に制御される。図12に、総発光期間長の長さ制御のイメージを示す。同じ駆動電圧振幅であれば、1フレーム内に占める総発光期間長(すなわち、有機EL素子OLEDを発光させるのに十分な大きさの駆動電圧の印加期間長)が長いほど、ピーク輝度レベルは高くなる。
ただし、有機EL素子OLEDを発光させるのに十分な大きさの駆動電圧の印加は図12に示すように必ずしも連続である必要はなく、1フレーム期間内に分散的に複数回に分割して出力されても良い。このように、有機EL素子OLEDを発光させるのに十分な大きさの駆動電圧の出力が複数回に分割される場合には、各出力回の印加期間長の総和(すなわち、総発光期間長)によって、ピーク輝度レベルが決定されることになる。
なお、総発光期間長の印加期間長が同じであれば、実現されるピーク輝度レベルは同じになるが、1フレーム期間内における輝度分布は連続出力時と分散出力時とで異なる。
ただし、有機EL素子OLEDを発光させるのに十分な大きさの駆動電圧の印加は図12に示すように必ずしも連続である必要はなく、1フレーム期間内に分散的に複数回に分割して出力されても良い。このように、有機EL素子OLEDを発光させるのに十分な大きさの駆動電圧の出力が複数回に分割される場合には、各出力回の印加期間長の総和(すなわち、総発光期間長)によって、ピーク輝度レベルが決定されることになる。
なお、総発光期間長の印加期間長が同じであれば、実現されるピーク輝度レベルは同じになるが、1フレーム期間内における輝度分布は連続出力時と分散出力時とで異なる。
特に、有機EL素子OLEDを発光させるのに十分な大きさの駆動電圧を1フレーム期間内に等間隔に配置する場合には、見掛け上の点滅周波数が高くなり、フリッカが知覚され難くなる。また、有機EL素子OLEDを発光させるのに十分な大きさの駆動電圧の印加を複数回に分割する場合でも、例えば特定の出力回の印加期間長を、その両側に出現する出力回よりも長く設定することにより、動画ボケの発生を低減することもできる。
これらの視認性の違いは、輝度分布の違いにより実現される。すなわち、フリッカの低減には輝度分布の分散が有効であり、動画ボケの低減には輝度分布の集中が有効である。
図13に、この形態例で採用する駆動電圧の出力タイミングと駆動電圧振幅の関係を示す。
図13(A)は、1フレーム期間を与えるフレームパルスである。この形態例の場合、表示画像に1セグメント放送番組を想定するため、1画面を構成する水平ラインの数は240本である。
これらの視認性の違いは、輝度分布の違いにより実現される。すなわち、フリッカの低減には輝度分布の分散が有効であり、動画ボケの低減には輝度分布の集中が有効である。
図13に、この形態例で採用する駆動電圧の出力タイミングと駆動電圧振幅の関係を示す。
図13(A)は、1フレーム期間を与えるフレームパルスである。この形態例の場合、表示画像に1セグメント放送番組を想定するため、1画面を構成する水平ラインの数は240本である。
図13(B)は、最大輝度モードで使用する駆動電圧の出力パターンである。この最大輝度モードの場合、1フレーム期間の98%(水平ラインの236ライン分)が駆動電圧VHの出力期間、1フレーム期間の2%(水平ラインの4ライン分)が駆動電圧VSSの出力期間となる。
すなわち、タイミング発生部45は、フレームパルスの立ち下がりから1フレーム期間の236ライン分の間、駆動電圧VHを出力させるようにVHタイミングパルスを発生する。また、タイミング発生部45は、フレームパルスの立ち下がりから1フレーム期間の236ライン分経過した時点から4ライン分、駆動電圧VSSを出力させるようにVSSタイミングパルスを発生する。
なお、駆動電圧VSSの出力期間は、1フレーム内に必ず配置する必要がある非発光期間である。この非発光期間に、サブ画素25に保持されている電位状態の初期化動作や閾値補正の準備動作が実行される。この駆動電圧VSSの出力期間は、全ての表示モードについて共通である。
すなわち、タイミング発生部45は、フレームパルスの立ち下がりから1フレーム期間の236ライン分の間、駆動電圧VHを出力させるようにVHタイミングパルスを発生する。また、タイミング発生部45は、フレームパルスの立ち下がりから1フレーム期間の236ライン分経過した時点から4ライン分、駆動電圧VSSを出力させるようにVSSタイミングパルスを発生する。
なお、駆動電圧VSSの出力期間は、1フレーム内に必ず配置する必要がある非発光期間である。この非発光期間に、サブ画素25に保持されている電位状態の初期化動作や閾値補正の準備動作が実行される。この駆動電圧VSSの出力期間は、全ての表示モードについて共通である。
また、図中、フレームパルスの立ち下がり直後における駆動電圧VHの印加期間には、駆動トランジスタN2の特性バラツキ補正(閾値補正、移動度補正)や信号電位Vsig の書き込み動作が実行される。
これらの動作には、電源線DSLに対する駆動電圧VHの印加が必要である。このため、後述するいずれの表示モードの場合にも、フレームパルスの立ち下がり直後に、パルス状に波形整形された駆動電圧VHの出力期間が配置される。
図13(C)は、中間輝度モードで使用する駆動電圧の出力パターンである。この中間輝度モードの場合、フレームパルスの立ち下がりタイミングから駆動電圧VHの出力期間が等間隔に4つ設定される。ここでのパルス出力幅は、数ライン単位の固定幅で設定されている。なお、4つのパルス出力期間のうち図中先頭に位置するパルス出力期間(駆動電圧VHの出力期間)は、前述したように、非発光期間における移動度補正動作等の実行に用いられる。
これらの動作には、電源線DSLに対する駆動電圧VHの印加が必要である。このため、後述するいずれの表示モードの場合にも、フレームパルスの立ち下がり直後に、パルス状に波形整形された駆動電圧VHの出力期間が配置される。
図13(C)は、中間輝度モードで使用する駆動電圧の出力パターンである。この中間輝度モードの場合、フレームパルスの立ち下がりタイミングから駆動電圧VHの出力期間が等間隔に4つ設定される。ここでのパルス出力幅は、数ライン単位の固定幅で設定されている。なお、4つのパルス出力期間のうち図中先頭に位置するパルス出力期間(駆動電圧VHの出力期間)は、前述したように、非発光期間における移動度補正動作等の実行に用いられる。
従って、発光期間に出力される出力パルスの数は3つである。このため、表示フレームレートが15フレーム/秒であっても、見掛け上の点滅周波数を3倍の45フレーム/秒に高めることができる。見掛け上のフレームレートが45フレーム/秒であることにより、フリッカを低減することができる。勿論、発光期間内の出力パルスを4つにすれば、見掛け上のフレームレートを60フレーム/秒に高めることができる。この場合、フリッカを更に低下することができる。このように、パルス出力の回数は、表示フレームレートに応じて設定することが望ましい。
これら4つのパルス出力期間は、駆動電圧VHの固定出力期間であり、中間電圧(すなわち、可変駆動電圧VM)の大きさに関わらず不変である。なお、中間電圧の大きさは、後述する駆動電圧発生部23において発生される。ここでの駆動電圧VMの最小値は駆動電圧VM0であり、最大電圧は駆動電圧VHである。
タイミング発生部45は、フレームパルスの立ち下がりから236ラインのうち、固定的に設定される4つのパルス出力期間を除く期間について、可変駆動電圧VMを出力させるようにVMタイミングパルスを発生する。すなわち、図13(C)の場合、タイミング発生部45は、VHタイミングパルス、VMタイミングパルス、VSSタイミングパルスの3つを発生する。
これら4つのパルス出力期間は、駆動電圧VHの固定出力期間であり、中間電圧(すなわち、可変駆動電圧VM)の大きさに関わらず不変である。なお、中間電圧の大きさは、後述する駆動電圧発生部23において発生される。ここでの駆動電圧VMの最小値は駆動電圧VM0であり、最大電圧は駆動電圧VHである。
タイミング発生部45は、フレームパルスの立ち下がりから236ラインのうち、固定的に設定される4つのパルス出力期間を除く期間について、可変駆動電圧VMを出力させるようにVMタイミングパルスを発生する。すなわち、図13(C)の場合、タイミング発生部45は、VHタイミングパルス、VMタイミングパルス、VSSタイミングパルスの3つを発生する。
図13(D)は、低輝度モードで使用する駆動電圧の出力パターンである。この出力パターンは、中間輝度モードの出力パターンと同じである。違いは、駆動電圧振幅だけである。従って、駆動電圧VHの固定出力期間である4つのパルス出力期間には、タイミング発生部45が、VHタイミングパルスを発生する。そして、タイミング発生部45は、フレームパルスの立ち下がりから236ラインのうち、固定的に設定される4つのパルス出力期間を除く期間について、駆動電圧VM0を出力させるようにVM0タイミングパルスを発生する。すなわち、図13(D)の場合、タイミング発生部45は、VHタイミングパルス、VM0タイミングパルス、VSSタイミングパルスの3つを発生する。
図13(E)は、最低輝度モードで使用する駆動電圧の一般的な出力パターンである。この最低輝度モードは、低輝度モードのピーク輝度レベルが最大値になるように、4つのパルス出力期間のうち先頭から2番目以降に出現するパルス出力期間の駆動電圧振幅が可変制御される。具体的には、出力回が進むほど駆動電圧振幅が小さくなるように制御される。
図13(E)は、最低輝度モードで使用する駆動電圧の一般的な出力パターンである。この最低輝度モードは、低輝度モードのピーク輝度レベルが最大値になるように、4つのパルス出力期間のうち先頭から2番目以降に出現するパルス出力期間の駆動電圧振幅が可変制御される。具体的には、出力回が進むほど駆動電圧振幅が小さくなるように制御される。
この形態例では、先頭から4番目に出現するパルス出力期間の駆動電圧振幅をVM1とし、その出力タイミングを与えるパルスをVM1タイミングパルスという。
また、先頭から3番目に出現するパルス出力期間の駆動電圧振幅をVM2とし、その出力タイミングを与えるパルスをVM2タイミングパルスという。また、先頭から2番目に出現するパルス出力期間の駆動電圧振幅をVM3とし、その出力タイミングを与えるパルスをVM3タイミングパルスという。
すなわち、図13(E)の場合、タイミング発生部45は、VHタイミングパルス、VM0〜3タイミングパルス、VSSタイミングパルスの6つを発生する。
なお、図13(F)は、最低輝度モードで使用する出力パターンのうちピーク輝度レベルの最小値を実現する出力パターンに対応する。図13(F)の場合、4つのパルス出力期間のうち先頭から2番目以降に出現するパルス出力期間の駆動電圧振幅がいずれも同じ最小値VM1(min) に設定される。この場合、タイミング発生部45は、VHタイミングパルス、VM1(min)
タイミングパルス、VSSタイミングパルスの3つを発生する。
また、先頭から3番目に出現するパルス出力期間の駆動電圧振幅をVM2とし、その出力タイミングを与えるパルスをVM2タイミングパルスという。また、先頭から2番目に出現するパルス出力期間の駆動電圧振幅をVM3とし、その出力タイミングを与えるパルスをVM3タイミングパルスという。
すなわち、図13(E)の場合、タイミング発生部45は、VHタイミングパルス、VM0〜3タイミングパルス、VSSタイミングパルスの6つを発生する。
なお、図13(F)は、最低輝度モードで使用する出力パターンのうちピーク輝度レベルの最小値を実現する出力パターンに対応する。図13(F)の場合、4つのパルス出力期間のうち先頭から2番目以降に出現するパルス出力期間の駆動電圧振幅がいずれも同じ最小値VM1(min) に設定される。この場合、タイミング発生部45は、VHタイミングパルス、VM1(min)
タイミングパルス、VSSタイミングパルスの3つを発生する。
(f)駆動電圧発生部23
駆動電圧発生部23は、電源線駆動部19の駆動に使用する駆動電圧を表示モードに応じたピーク輝度レベルに応じて発生する回路デバイスである。
図14に、駆動電圧発生部23の回路構成例を示す。駆動電圧発生部23は、ピーク輝度レベルに応じて4つの可変駆動電圧発生部51とピーク輝度レベルとは関係なく固定の駆動電圧を発生する固定駆動電圧発生部53、55で構成される。
各可変駆動電圧発生部51には、図13で説明した駆動電圧の出力パターン情報が格納されており、設定されたピーク輝度レベルが得られるように、必要とされる駆動電圧VM(0)〜VM3を発生する。
なお、固定駆動電圧発生部53は駆動電圧VHの発生用であり、固定駆動電圧発生部55は駆動電圧VSSの発生用である。
駆動電圧発生部23は、電源線駆動部19の駆動に使用する駆動電圧を表示モードに応じたピーク輝度レベルに応じて発生する回路デバイスである。
図14に、駆動電圧発生部23の回路構成例を示す。駆動電圧発生部23は、ピーク輝度レベルに応じて4つの可変駆動電圧発生部51とピーク輝度レベルとは関係なく固定の駆動電圧を発生する固定駆動電圧発生部53、55で構成される。
各可変駆動電圧発生部51には、図13で説明した駆動電圧の出力パターン情報が格納されており、設定されたピーク輝度レベルが得られるように、必要とされる駆動電圧VM(0)〜VM3を発生する。
なお、固定駆動電圧発生部53は駆動電圧VHの発生用であり、固定駆動電圧発生部55は駆動電圧VSSの発生用である。
図15に、最低輝度モードにおける駆動電圧VM1からVM3の出力パターンのイメージを示す。図15(A)は、最低輝度モードでの最大輝度を与える低輝度モードの出力パターンである。最低輝度モードでは、図15(B)→(C)→(D)に示すように、設定されたピーク輝度レベルの低下に伴って、図中右端のパルス出力期間の駆動電圧振幅が低下し、図中先頭から2番目から4番目のパルス出力期間の駆動電圧振幅が一列に低減するように先頭から2番目と3番目のパルス出力期間の駆動電圧振幅が設定される。
なお、図中先頭から4番目のパルス出力期間における駆動電圧振幅が可変可能な最小値(すなわち、駆動電圧VM1(min) )に達すると、今度は、図15(E)→(F)に示すように図中先頭から3番目のパルス出力期間における駆動電圧振幅が小さくなるように設定される。
なお、図中先頭から4番目のパルス出力期間における駆動電圧振幅が可変可能な最小値(すなわち、駆動電圧VM1(min) )に達すると、今度は、図15(E)→(F)に示すように図中先頭から3番目のパルス出力期間における駆動電圧振幅が小さくなるように設定される。
この際、図中先頭から2番目から3番目のパルス出力期間の駆動電圧振幅が発光期間内で一列に低減するように先頭から2番目のパルス出力期間の駆動電圧振幅が設定される。
更に、図中先頭から3番目のパルス出力期間における駆動電圧振幅が可変可能な最小値(すなわち、駆動電圧VM1(min) )に達すると、今度は、図中先頭から2番目のパルス出力期間における駆動電圧振幅だけが小さくなるように設定される。図15(G)は、可変可能なピーク輝度レベルの最小値に対応する出力パターンである。
図16に、可変駆動電圧発生部51の回路構成例を示す。可変駆動電圧発生部51は、可変駆動電圧値設定部61、ディジタル/アナログ変換回路63、レベルシフト・バッファ回路65で構成される。
更に、図中先頭から3番目のパルス出力期間における駆動電圧振幅が可変可能な最小値(すなわち、駆動電圧VM1(min) )に達すると、今度は、図中先頭から2番目のパルス出力期間における駆動電圧振幅だけが小さくなるように設定される。図15(G)は、可変可能なピーク輝度レベルの最小値に対応する出力パターンである。
図16に、可変駆動電圧発生部51の回路構成例を示す。可変駆動電圧発生部51は、可変駆動電圧値設定部61、ディジタル/アナログ変換回路63、レベルシフト・バッファ回路65で構成される。
可変駆動電圧値設定部61は、検出された平均輝度レベルに対応する可変駆動電圧値を設定する回路デバイスである。この形態例の場合、可変駆動電圧値設定部61は、例えばルックアップテーブルで構成する。すなわち、可変駆動電圧値設定部61は、ピーク輝度レベルを入力値とし、可変駆動電圧値を出力値とする。
ディジタル/アナログ変換回路63は、ディジタル値として読み出された可変駆動電圧値をアナログ電圧に変換する回路デバイスである。
レベルシフト・バッファ回路65は、前段から入力されるアナログ電圧のレベルをサブ画素63の駆動に必要な電圧レベルに変換するバッファ回路である。このレベルシフト・バッファ回路65の出力電圧(すなわち、駆動電圧)が、出力段回路33(図5)における対応する電源線に印加される。勿論、固定駆動電圧発生部53の出力電圧も、出力段回路33(図5)における対応する電源線に印加される。
ディジタル/アナログ変換回路63は、ディジタル値として読み出された可変駆動電圧値をアナログ電圧に変換する回路デバイスである。
レベルシフト・バッファ回路65は、前段から入力されるアナログ電圧のレベルをサブ画素63の駆動に必要な電圧レベルに変換するバッファ回路である。このレベルシフト・バッファ回路65の出力電圧(すなわち、駆動電圧)が、出力段回路33(図5)における対応する電源線に印加される。勿論、固定駆動電圧発生部53の出力電圧も、出力段回路33(図5)における対応する電源線に印加される。
(B−3)有機ELパネルモジュールの駆動動作例
以下、図17に基づいて、有機ELパネルモジュールの駆動動作例を説明する。なお、図17(A)は信号線DTLの電位波形であり、図17(B)は書込制御線WSLの駆動波形である。図17(C)は電源線DSLの駆動波形である。図17(D)は駆動トランジスタN2のゲート電位Vgの電位波形である。図17(E)は駆動トランジスタN2のソース電位Vsの電位波形である。
以下、図17に基づいて、有機ELパネルモジュールの駆動動作例を説明する。なお、図17(A)は信号線DTLの電位波形であり、図17(B)は書込制御線WSLの駆動波形である。図17(C)は電源線DSLの駆動波形である。図17(D)は駆動トランジスタN2のゲート電位Vgの電位波形である。図17(E)は駆動トランジスタN2のソース電位Vsの電位波形である。
まず、初期化動作から説明する。初期化動作は、保持容量Csの保持電位を初期化する動作である。この動作は、書込制御線WSLがLレベルの状態で、電源線DSLが駆動電源VHから駆動電源VSSに切り替えられることで実行される(図17(B)、図17(E))。図18に、この時点における画素回路内の接続状態や電位関係を示す。このとき、電源線DSLが駆動電源VSSに低下することで、駆動トランジスタN2のソース電位Vsは駆動電源VSSへと低下する。勿論、有機EL素子OLEDには逆バイアスが印加されるので消灯する。
この際、駆動トランジスタN2はフローティング状態で動作している。従って、駆動トランジスタN2のソース電位Vsの低下に伴い、保持容量Csを通じてカップリングされているゲート電極の電位(ゲート電位Vg)も低下する。この動作が初期化動作である。
この動作状態は、駆動トランジスタN2の閾値電圧Vthのバラツキ補正動作(閾値補正動作)の開始直前まで継続する。
この際、駆動トランジスタN2はフローティング状態で動作している。従って、駆動トランジスタN2のソース電位Vsの低下に伴い、保持容量Csを通じてカップリングされているゲート電極の電位(ゲート電位Vg)も低下する。この動作が初期化動作である。
この動作状態は、駆動トランジスタN2の閾値電圧Vthのバラツキ補正動作(閾値補正動作)の開始直前まで継続する。
なお、この形態例の場合、図17(B)に示すように、閾値補正動作の開始直前に書込制御線WSLをLレベルからHレベルに切り替えておく。書込制御線WSLがHレベルになることで、サンプリングトランジスタN1はオン動作し、駆動トランジスタN2のゲート電位Vgはオフセット電位Vofs に設定される(図17(D))。この動作が補正準備動作である。図19に、この時点における画素回路内の接続状態や電位関係を示す。
この後、電源線DSLが駆動電源VSSから駆動電源VHに切り替えられることで、閾値補正動作が開始される(図17(C))。
閾値補正動作が開始すると、駆動トランジスタN2はオン動作し、ソース電位Vsが上昇を開始する。一方、駆動トランジスタN2のゲート電位Vgはオフセット電位Vofs に固定されているので、駆動トランジスタN2のゲート・ソース間電圧Vgsは徐々に小さくなる。図20に、この時点における画素回路内の接続状態や電位関係を示す。図21に、閾値補正動作時における駆動トランジスタN2のソース電位Vsの電位変化を拡大して示す。
この後、電源線DSLが駆動電源VSSから駆動電源VHに切り替えられることで、閾値補正動作が開始される(図17(C))。
閾値補正動作が開始すると、駆動トランジスタN2はオン動作し、ソース電位Vsが上昇を開始する。一方、駆動トランジスタN2のゲート電位Vgはオフセット電位Vofs に固定されているので、駆動トランジスタN2のゲート・ソース間電圧Vgsは徐々に小さくなる。図20に、この時点における画素回路内の接続状態や電位関係を示す。図21に、閾値補正動作時における駆動トランジスタN2のソース電位Vsの電位変化を拡大して示す。
図21に示すように、駆動トランジスタN2のソース電位Vsの電位の上昇は、駆動トランジスタN2のゲート・ソース間電圧Vgsが閾値電圧Vthに達した時点で自動的に停止する。図22に、この時点における画素回路内の接続状態や電位関係を示す。この動作が閾値補正動作であり、駆動ランジスタN2の閾値電圧Vthのバラツキがキャンセルされる。なお、書込制御線WSLの電位は、閾値補正動作に要する時間のバラツキを加味して設定されたタイミングを待って、HレベルからLレベルに切替制御される(図17(B))。図23に、この時点における画素回路内の接続状態や電位関係を示す。
この後、信号線DTLの電位は信号電位Vsig に切り替えられる。勿論、信号電位Vsig は、書込み対象であるサブ画素25の画素階調に応じた電位である。なお、信号電位Vsig
の信号線DTLへの書き込みは、書込制御線WSLがHレベルに切り替えられる前に実行される(図17(A))。信号線DTLの電位が信号電位Vsig に遷移した状態で書込みを開始するためである。
この後、信号線DTLの電位は信号電位Vsig に切り替えられる。勿論、信号電位Vsig は、書込み対象であるサブ画素25の画素階調に応じた電位である。なお、信号電位Vsig
の信号線DTLへの書き込みは、書込制御線WSLがHレベルに切り替えられる前に実行される(図17(A))。信号線DTLの電位が信号電位Vsig に遷移した状態で書込みを開始するためである。
さて、前述したように、信号線DTLに信号電位Vsig が印加され、電源線DSLに駆動電源VHが印加された状態で書込制御線WSLがHレベルに切り替え制御され、信号電位Vsig の書き込みが開始される。図24に、この時点における画素回路内の接続状態や電位関係を示す。
信号電位Vsig の書き込みに伴い、駆動トランジスタN2のゲート電位Vgは上昇し、駆動トランジスタN2はオン動作する。
駆動トランジスタN2がオン動作すると、ゲート・ソース間電圧Vgsに応じた大きさの電流が電源線DSLから引き込まれ、有機EL素子OLEDに寄生する容量成分を充電する。この寄生容量の充電により、有機EL素子OLEDのアノード電位(駆動トランジスタN2のソース電位Vs)は上昇する。ただし、有機EL素子OLEDのアノード電位がカソード電位に対して閾値電圧Vth(oled)以上高くならない限り、有機EL素子OLEDは発光しない。
信号電位Vsig の書き込みに伴い、駆動トランジスタN2のゲート電位Vgは上昇し、駆動トランジスタN2はオン動作する。
駆動トランジスタN2がオン動作すると、ゲート・ソース間電圧Vgsに応じた大きさの電流が電源線DSLから引き込まれ、有機EL素子OLEDに寄生する容量成分を充電する。この寄生容量の充電により、有機EL素子OLEDのアノード電位(駆動トランジスタN2のソース電位Vs)は上昇する。ただし、有機EL素子OLEDのアノード電位がカソード電位に対して閾値電圧Vth(oled)以上高くならない限り、有機EL素子OLEDは発光しない。
また、このとき流れる電流は、駆動トランジスタN2の移動度μに依存する。図25に、移動度μの違いによるソース電位Vsの上昇速度の違いを示す。図25に示すように、移動度μが大きいほど電流量が増加し、ソース電位Vsも速く上昇する。このことは、同じ信号電位Vsig が印加される場合でも、移動度μの大きい駆動トランジスタN2のゲート・ソース間電圧Vgsは、相対的に移動度μが小さい駆動トランジスタN2のゲート・ソース間電圧Vgsよりも小さくなることを意味する。
すなわち、移動度μの大きい駆動トランジスタN2に流れる電流量は、相対的に移動度μが小さい駆動トランジスタN2に流れる電流量よりも小さくなる。結果的に、移動度μの大きさのバラツキによらず、信号電位Vsig が同じであれば、同じ大きさの電流が有機EL素子OLEDに流れるように補正される。この動作が移動度補正動作である。
なお、移動度補正動作が完了する時点には、有機EL素子OLEDのアノード電位も閾値電圧Vth(oled)より大きくなり、有機EL素子OLEDがオン動作する。このオン動作により有機EL素子OLEDの発光が開始する。
すなわち、移動度μの大きい駆動トランジスタN2に流れる電流量は、相対的に移動度μが小さい駆動トランジスタN2に流れる電流量よりも小さくなる。結果的に、移動度μの大きさのバラツキによらず、信号電位Vsig が同じであれば、同じ大きさの電流が有機EL素子OLEDに流れるように補正される。この動作が移動度補正動作である。
なお、移動度補正動作が完了する時点には、有機EL素子OLEDのアノード電位も閾値電圧Vth(oled)より大きくなり、有機EL素子OLEDがオン動作する。このオン動作により有機EL素子OLEDの発光が開始する。
また、信号電位Vsig の書き込み終了後は、サンプリングトランジスタN1がオフ制御され、駆動トランジスタN2はフローティング状態で動作する。このため、有機EL素子OLEDのオン動作によるアノード電位の上昇に伴い、駆動トランジスタN2のゲート電位Vgもブートストラップ動作により上昇する。図26に、この時点における画素回路内の接続状態や電位関係を示す。
この後、有機EL素子OLEDの点灯状態は、電源線DSLに印加される駆動電圧の振幅(駆動電圧振幅)に応じて変化する。
例えば電源線DSLに駆動電圧VHが印加された場合、有機EL素子OLEDは、保持容量Csの保持電位に応じた最大輝度で点灯することができる。また例えば電源線DSLに駆動電圧VM0とVSSが印加された場合、有機EL素子OLEDは消灯する。また例えば電源線DSLに駆動電圧VMが印加された場合、有機EL素子OLEDは、保持容量Csの保持電位と駆動電圧振幅に応じて定まる中間輝度で点灯する。すなわち、有機EL素子OLEの発光状態は、図13や図15に示した駆動電圧の出力パターンと、画素階調に応じて制御される。
この後、有機EL素子OLEDの点灯状態は、電源線DSLに印加される駆動電圧の振幅(駆動電圧振幅)に応じて変化する。
例えば電源線DSLに駆動電圧VHが印加された場合、有機EL素子OLEDは、保持容量Csの保持電位に応じた最大輝度で点灯することができる。また例えば電源線DSLに駆動電圧VM0とVSSが印加された場合、有機EL素子OLEDは消灯する。また例えば電源線DSLに駆動電圧VMが印加された場合、有機EL素子OLEDは、保持容量Csの保持電位と駆動電圧振幅に応じて定まる中間輝度で点灯する。すなわち、有機EL素子OLEの発光状態は、図13や図15に示した駆動電圧の出力パターンと、画素階調に応じて制御される。
(B−4)まとめ
以上の通り。この形態例の場合には、駆動電源VMの可変制御によってピーク輝度レベルを制御することができる。この際、画素データに対しては何らの加工が行われない。従って、ピーク輝度レベルの制御に際して、階調表現の表示性能を損なうことがない。
また、表示モードが最低輝度モードの場合、駆動電圧を4個のパルス波形に分割すると共に、少なくとも1つの出力回における駆動電圧振幅が駆動トランジスタN2の特性補正用の駆動電圧VHよりも低くなるように可変制御する。これにより、1フレーム期間内のピーク輝度レベルを一般的な輝度レベル以下についても連続的に可変制御することができる。このことは、コントラスト比の高い表示パネルを実現できることを意味する。
以上の通り。この形態例の場合には、駆動電源VMの可変制御によってピーク輝度レベルを制御することができる。この際、画素データに対しては何らの加工が行われない。従って、ピーク輝度レベルの制御に際して、階調表現の表示性能を損なうことがない。
また、表示モードが最低輝度モードの場合、駆動電圧を4個のパルス波形に分割すると共に、少なくとも1つの出力回における駆動電圧振幅が駆動トランジスタN2の特性補正用の駆動電圧VHよりも低くなるように可変制御する。これにより、1フレーム期間内のピーク輝度レベルを一般的な輝度レベル以下についても連続的に可変制御することができる。このことは、コントラスト比の高い表示パネルを実現できることを意味する。
また、表示モードが最低輝度モードの場合、駆動電圧を4個のパルス波形に分割するため、発光位置を1フレーム期間内の広範囲に分散することができる。従って、フレーム期間内における見掛け上の点滅周波数を高めることができ、表示フレームレートが低い場合にもフリッカの発生を効果的に抑制することができる。
また、前述したように、低輝度表示モードにおけるピーク輝度レベルの制御は、専ら駆動電圧の振幅制御によって実現される。このことは、有機EL素子OLEDに流れる駆動電流の削減を実現することができることを意味し、更なる低消費電力化を実現できる。消費電力が少なくなることで、この駆動技術は、携帯型の電子機器に搭載して特に効果を発揮する。また、最低輝度モードにおいても、ピーク輝度レベルを連続的に可変できるため、周辺が暗い場合における画面の眩しさを抑え、表示品質を高めることができる。
また、前述したように、低輝度表示モードにおけるピーク輝度レベルの制御は、専ら駆動電圧の振幅制御によって実現される。このことは、有機EL素子OLEDに流れる駆動電流の削減を実現することができることを意味し、更なる低消費電力化を実現できる。消費電力が少なくなることで、この駆動技術は、携帯型の電子機器に搭載して特に効果を発揮する。また、最低輝度モードにおいても、ピーク輝度レベルを連続的に可変できるため、周辺が暗い場合における画面の眩しさを抑え、表示品質を高めることができる。
(C)形態例2
続いて、2つ目の形態例を説明する。この形態例では、1セグメント放送番組以外の画像が表示される場合も想定する。すなわち、表示モードに応じてピーク輝度レベルを制御するだけでなく、どのような輝度レベルにおいても表示される画像の表示品質を高めることができる駆動技術を提案する。
続いて、2つ目の形態例を説明する。この形態例では、1セグメント放送番組以外の画像が表示される場合も想定する。すなわち、表示モードに応じてピーク輝度レベルを制御するだけでなく、どのような輝度レベルにおいても表示される画像の表示品質を高めることができる駆動技術を提案する。
(C−1)システム構成例
図27に、この形態例に係る有機ELパネルモジュール71のシステム構成例を示す。なお、図27には、図2との対応部分に同一符号を付して示す。
有機ELパネルモジュール71は、画素アレイ部13と、信号線駆動部15と、書込制御線駆動部17と、電源線駆動部19と、駆動タイミング発生部81と、駆動電源発生部23とを1つのパネル上に配置した構成を有している。
以下では、この形態例において新規な構成である駆動タイミング発生部81についてのみ説明する。
図27に、この形態例に係る有機ELパネルモジュール71のシステム構成例を示す。なお、図27には、図2との対応部分に同一符号を付して示す。
有機ELパネルモジュール71は、画素アレイ部13と、信号線駆動部15と、書込制御線駆動部17と、電源線駆動部19と、駆動タイミング発生部81と、駆動電源発生部23とを1つのパネル上に配置した構成を有している。
以下では、この形態例において新規な構成である駆動タイミング発生部81についてのみ説明する。
(C−2)駆動タイミング発生部の構成
(a)全体構成
図28に、駆動タイミング発生部81の回路構成例を示す。駆動タイミング発生部81は、1フレーム平均輝度検出部41、フリッカ成分検出部83、ピーク輝度設定部85、タイミング発生部87で構成される。
以下、各機能部について説明する。
(a)全体構成
図28に、駆動タイミング発生部81の回路構成例を示す。駆動タイミング発生部81は、1フレーム平均輝度検出部41、フリッカ成分検出部83、ピーク輝度設定部85、タイミング発生部87で構成される。
以下、各機能部について説明する。
(b)フリッカ成分検出部
フリッカ成分検出部83は、入力画像データDinに基づいて、入力画像に含まれる動画成分とフリッカ成分を検出する回路デバイスである。因みに、動画成分の検出には、例えば前フレームに対する動きベクトルの平均値によって検出する方法や、1フレームに占める静止画素の割合によって検出する方法などを適用する。
フリッカ成分検出部83は、入力画像データDinに基づいて、入力画像に含まれる動画成分とフリッカ成分を検出する回路デバイスである。因みに、動画成分の検出には、例えば前フレームに対する動きベクトルの平均値によって検出する方法や、1フレームに占める静止画素の割合によって検出する方法などを適用する。
また、フリッカ成分の検出には、例えば以下の各条件を数値化して検出する方法を適用する。
・フレームレート
・1フレーム内の発光時間長
・動き量
・平均輝度レベルが50%以上の領域の連続出現時間
図29に、フリッカ成分検出部83の内部構成例を示す。フリッカ検出部83は、輝度レベル検出部91、発光期間長制御部93、動き量検出部95、動き量フォーマット変換部97、ブロック制御部99、発光時間計測部101及びフリッカ情報算出部103で構成する。
・フレームレート
・1フレーム内の発光時間長
・動き量
・平均輝度レベルが50%以上の領域の連続出現時間
図29に、フリッカ成分検出部83の内部構成例を示す。フリッカ検出部83は、輝度レベル検出部91、発光期間長制御部93、動き量検出部95、動き量フォーマット変換部97、ブロック制御部99、発光時間計測部101及びフリッカ情報算出部103で構成する。
(1)輝度レベル検出部
このうち、輝度レベル検出部91は、1フレーム画面を構成する全画素に対応する入力画像データDinの平均輝度レベルS1を算出する回路デバイスである。なお、輝度レベル検出部91には、1フレーム平均輝度検出部41と同じものを使用しても良いし、前述した1フレーム平均輝度検出部41と兼用しても良い。
このうち、輝度レベル検出部91は、1フレーム画面を構成する全画素に対応する入力画像データDinの平均輝度レベルS1を算出する回路デバイスである。なお、輝度レベル検出部91には、1フレーム平均輝度検出部41と同じものを使用しても良いし、前述した1フレーム平均輝度検出部41と兼用しても良い。
(2)発光期間長制御部
発光期間長制御部93は、1フレーム画面全体の平均輝度レベルS1に基づいて、1フレーム期間内の発光期間長を可変的に制御する回路デバイスである。具体的には、平均輝度レベルS1が高いほど発光期間長を短く制御し、反対に平均輝度レベルS1が低いほど発光期間長を長く制御する。使用する発光期間長S5は、ブロック制御部99に供給される。
発光期間長制御部93は、1フレーム画面全体の平均輝度レベルS1に基づいて、1フレーム期間内の発光期間長を可変的に制御する回路デバイスである。具体的には、平均輝度レベルS1が高いほど発光期間長を短く制御し、反対に平均輝度レベルS1が低いほど発光期間長を長く制御する。使用する発光期間長S5は、ブロック制御部99に供給される。
(3)動き量検出部
動き量検出部95は、入力画像データDinに基づいて画素毎の動き量を検出する回路デバイスである。
図30に、動き量検出部95の内部構成例を示す。動き量検出部95は、フレームメモリ111、動き検出部113、動画/静止画判定部115で構成する。
この形態例の場合、フレームメモリ111は、2フレーム分のメモリ領域を有している。各メモリ領域は、垂直同期信号Vsyncによって書き込みと読み出しが入れ替わる。すなわち、一方のメモリ領域に入力画像データDinが書き込まれている最中に、他方のメモリ領域から前フレームの入力画像データDinが読み出される。
動き量検出部95は、入力画像データDinに基づいて画素毎の動き量を検出する回路デバイスである。
図30に、動き量検出部95の内部構成例を示す。動き量検出部95は、フレームメモリ111、動き検出部113、動画/静止画判定部115で構成する。
この形態例の場合、フレームメモリ111は、2フレーム分のメモリ領域を有している。各メモリ領域は、垂直同期信号Vsyncによって書き込みと読み出しが入れ替わる。すなわち、一方のメモリ領域に入力画像データDinが書き込まれている最中に、他方のメモリ領域から前フレームの入力画像データDinが読み出される。
動き検出部113は、画素数単位で動き量S4を検出する回路デバイスである。
動画/静止画判定部115は、検出された動き量S4に基づいて、入力画像が動画か静止画かを判定し、判定結果S3を出力する回路デバイスである。
動画/静止画判定部115は、基本的に動き量がゼロである画像を静止画像と判定する。ただし、動き量が非常に小さい画像も静止画像と判定する場合もある。ここでの判定閾値には、経験等を加味した設計上の値を使用する。
動画/静止画判定部115は、検出された動き量S4に基づいて、入力画像が動画か静止画かを判定し、判定結果S3を出力する回路デバイスである。
動画/静止画判定部115は、基本的に動き量がゼロである画像を静止画像と判定する。ただし、動き量が非常に小さい画像も静止画像と判定する場合もある。ここでの判定閾値には、経験等を加味した設計上の値を使用する。
なお、この形態例の場合には、2フレーム画像の比較により動き量を検出しているが、現在使用可能なその他の動き検出技術を使用することもできる。
例えばコムフィルタを用いる動き検出技術、MPEGデコーダで使用する動き検出技術、インタレース・プログレッシブ変換処理で使用する動き検出技術その他を使用することもできる。また、有機ELパネルモジュール71が搭載するこれら動き検出機能の検出結果を流用することもできる。図29では、この種の外部から与えられる動き量をDmoveで示している。
参考までに、図31に、MPEGデコーダから与えられる動き量Dmoveのデータ例を示す。外部に配置する動き検出部では、単なる動き量だけでなく、その方向や輝度成分についても検出される。従って、図31に示すように、動き量Dmoveは、輝度成分121と、動きベクトルの方向123と、動きベクトルの大きさ125を一組として与えられる。
例えばコムフィルタを用いる動き検出技術、MPEGデコーダで使用する動き検出技術、インタレース・プログレッシブ変換処理で使用する動き検出技術その他を使用することもできる。また、有機ELパネルモジュール71が搭載するこれら動き検出機能の検出結果を流用することもできる。図29では、この種の外部から与えられる動き量をDmoveで示している。
参考までに、図31に、MPEGデコーダから与えられる動き量Dmoveのデータ例を示す。外部に配置する動き検出部では、単なる動き量だけでなく、その方向や輝度成分についても検出される。従って、図31に示すように、動き量Dmoveは、輝度成分121と、動きベクトルの方向123と、動きベクトルの大きさ125を一組として与えられる。
(4)動き量フォーマット変換部
動き量フォーマット変換部97は、基本的に画素数で与えられる動き量S4又はDmoveを演算用の数値(この形態例では、「動き値」という。)にフォーマット変換する回路デバイスである。ここでの動き値は、ブロック制御部99でフリッカ判定用のブロック面積を調整するために使用するパラメータの一つである。通常、動きが大きい画面ではフリッカが目立ち難くなるため、動き量が大きいほど動き値には大きな値が割り当てられる。
動き量フォーマット変換部97は、基本的に画素数で与えられる動き量S4又はDmoveを演算用の数値(この形態例では、「動き値」という。)にフォーマット変換する回路デバイスである。ここでの動き値は、ブロック制御部99でフリッカ判定用のブロック面積を調整するために使用するパラメータの一つである。通常、動きが大きい画面ではフリッカが目立ち難くなるため、動き量が大きいほど動き値には大きな値が割り当てられる。
図32に、動き量と動き値との対応関係を記録したテーブル例を示す。図32の場合、動き量S4は、0、1、2、3、4、5以上の6段階である。図32の場合、動き量の大きさがゼロの画素(すなわち、静止画)には動き値
「1.0」を割り当てている。また図32の場合、動き量の大きさがゼロ以外の画素(すなわち、動画像)には、動き量の大きさに比例して動き値を増やすように割り当てている。なお、無制限に動き値を増やしてしまうと、本来の目的であるフリッカ判定に支障が生じかねない。そこで、図32の場合には、動き量が5以上の場合には、動き値の増加を
「1.5」に制限している。
「1.0」を割り当てている。また図32の場合、動き量の大きさがゼロ以外の画素(すなわち、動画像)には、動き量の大きさに比例して動き値を増やすように割り当てている。なお、無制限に動き値を増やしてしまうと、本来の目的であるフリッカ判定に支障が生じかねない。そこで、図32の場合には、動き量が5以上の場合には、動き値の増加を
「1.5」に制限している。
具体的には、動き量が1画素大きくなると、動き値を 「0.1」大きくする。この対応関係は、動き量の1画素分の増加が、基準面積(動き量がゼロの場合の面積)の10%分だけ大きく変化させるように作用する。
なお、前述したように、動き量が外部からDmoveとして与えられる場合には、動きベクトルの大きさを画素数に換算した上で動き値に変換することになる。勿論、図32は一例であり、動き量の段数や対応する変化幅も任意である。
なお、前述したように、動き量が外部からDmoveとして与えられる場合には、動きベクトルの大きさを画素数に換算した上で動き値に変換することになる。勿論、図32は一例であり、動き量の段数や対応する変化幅も任意である。
(5)ブロック制御部
ブロック制御部99は、フリッカ判定処理で使用するブロック領域の数、位置、面積を決定する回路デバイスである。
図33に、ブロック制御部99の内部構成例を示す。ブロック制御部99は、輝度分布検出部131、ブロック数決定部133、ブロック位置決定部135、ブロック面積決定部137、初期設定情報記憶部139で構成する。
輝度分布検出部131は、画素毎に得られる輝度レベルS2に基づいて輝度レベルの高い領域を検出する回路デバイスである。輝度分布検出部111は、例えば判定閾値に輝度レベルの50%(最大階調値を 100%とする。)を使用し、各輝度レベルS2との比較結果を輝度分布情報S7として出力する。この形態例の場合、判定閾値より輝度レベルが高い画素は値「1」で表され、判定閾値より輝度レベルが低い画素は値「0」で表される。
ブロック制御部99は、フリッカ判定処理で使用するブロック領域の数、位置、面積を決定する回路デバイスである。
図33に、ブロック制御部99の内部構成例を示す。ブロック制御部99は、輝度分布検出部131、ブロック数決定部133、ブロック位置決定部135、ブロック面積決定部137、初期設定情報記憶部139で構成する。
輝度分布検出部131は、画素毎に得られる輝度レベルS2に基づいて輝度レベルの高い領域を検出する回路デバイスである。輝度分布検出部111は、例えば判定閾値に輝度レベルの50%(最大階調値を 100%とする。)を使用し、各輝度レベルS2との比較結果を輝度分布情報S7として出力する。この形態例の場合、判定閾値より輝度レベルが高い画素は値「1」で表され、判定閾値より輝度レベルが低い画素は値「0」で表される。
この形態例において、閾値に輝度レベルの50%を使用するのは、フリッカは明るい領域ほど見えやすくなるためである。勿論、この条件は一例であり、後述するように他の条件も揃わないとフリッカとして視認される訳ではない。
このように、輝度分布情報S7を予め求めることにより、後段の各処理部で必要となる演算量を削減することができる。
判定結果は、輝度分布情報S7としてブロック数決定部133、ブロック位置決定部135及びブロック面積決定部137に供給される。因みに、高解像度の表示デバイスでは画素数が多くなる。従って、輝度分布情報S7はRAM等のメモリ上に保存し、後段の各処理部は当該メモリにアクセスする方法を採用しても良い。
このように、輝度分布情報S7を予め求めることにより、後段の各処理部で必要となる演算量を削減することができる。
判定結果は、輝度分布情報S7としてブロック数決定部133、ブロック位置決定部135及びブロック面積決定部137に供給される。因みに、高解像度の表示デバイスでは画素数が多くなる。従って、輝度分布情報S7はRAM等のメモリ上に保存し、後段の各処理部は当該メモリにアクセスする方法を採用しても良い。
ブロック数決定部133は、フリッカ判定処理で使用するブロック数を決定する回路デバイスである。ここでの決定処理は、2段階に分けて実行される。
1段目の処理では、画面全体の平均輝度レベルS1と発光期間長S5に基づいて、入力画像に含まれるフリッカ成分が画面内に「分散」しているか「集中」しているかを判定する処理が実行される。
この形態例の場合、ブロック数決定部133は、以下の2つの条件を同時に満たすとき「分散型」であると判定し、その他のとき「集中型」であると判定する。
・画面全体の平均輝度レベルS1が50%以上(最大階調値を 100%とする。)
・発光期間長S5が1フレーム期間の60%以下(1フレーム期間を 100%とする。)
1段目の処理では、画面全体の平均輝度レベルS1と発光期間長S5に基づいて、入力画像に含まれるフリッカ成分が画面内に「分散」しているか「集中」しているかを判定する処理が実行される。
この形態例の場合、ブロック数決定部133は、以下の2つの条件を同時に満たすとき「分散型」であると判定し、その他のとき「集中型」であると判定する。
・画面全体の平均輝度レベルS1が50%以上(最大階調値を 100%とする。)
・発光期間長S5が1フレーム期間の60%以下(1フレーム期間を 100%とする。)
なお、この形態例の場合、発光期間長は、25%から50%の範囲で設定される場合を考える。従って、2つ目の条件は無条件に満たしている。
「分散型」と判定された場合、ブロック数決定部133は、ブロック数S8を「1」に設定する。一方、「集中型」と判定された場合、ブロック数決定部133は、ブロック数S8を2段目の処理を通じて決定する。
「分散型」と判定された場合、ブロック数決定部133は、ブロック数S8を「1」に設定する。一方、「集中型」と判定された場合、ブロック数決定部133は、ブロック数S8を2段目の処理を通じて決定する。
2段目の処理では、輝度分布情報S7と、事前に用意された判定ブロックの初期設定情報(個数、位置、面積)とに基づいて、入力画面に応じたブロック数を決定する処理が実行される。
図34に、判定ブロックの初期設定例を示す。前述したように、フリッカ成分が認識されるには、全画面の10%以上の面積領域があることが条件となる。このため、初期設定時のブロック面積は、最大でも全画面の 5%〜10%の範囲に設定しておく。また、画面中央付近は画面周囲に比べてフリッカが目立ち易い。このため、初期設定時には、図34に示したように、中央付近のブロックを周辺領域の4分の1の面積に設定している。図34では、通し番号の「6」〜「13」に対応するブロックが対応する。
図34に、判定ブロックの初期設定例を示す。前述したように、フリッカ成分が認識されるには、全画面の10%以上の面積領域があることが条件となる。このため、初期設定時のブロック面積は、最大でも全画面の 5%〜10%の範囲に設定しておく。また、画面中央付近は画面周囲に比べてフリッカが目立ち易い。このため、初期設定時には、図34に示したように、中央付近のブロックを周辺領域の4分の1の面積に設定している。図34では、通し番号の「6」〜「13」に対応するブロックが対応する。
ここで、ブロック数決定部133は、集中型と判定された入力画像について、初期設定情報記憶部139に用意された各ブロック領域(図34)に対応する輝度分布情報S7を割り当て、該当ブロック領域の平均輝度レベルが階調輝度の50%以上か否かを判定する。この形態例の場合、各ブロック領域に対応する輝度分布情報S7のうち平均輝度レベルが階調輝度の50%を超えると判定された画素(値「1」)の数と、平均輝度レベルが階調輝度の50%未満と判定された画素(値「0」)の数とを比較し、いずれが多いかによって各ブロック領域の平均輝度レベルが50%以上か否かを判定する。
例えばあるブロック領域の平均輝度レベルが階調輝度の50%未満であると判定された場合(値「0」の数>値「1」の数の場合)、ブロック数決定部113は、当該当ブロック領域を1個として計数するか、隣接する複数個のブロック領域を合わせて1個として計数する。例えば中央付近のように既に細分化されているブロックについては、隣接するブロック領域が同じ判定結果であることを条件として、全画面の10%を超えない範囲で1つのブロック領域として計数する。
図35に、合体後のイメージ例を示す。図35は、図34におけるブロック「6」、「7」、「10」、「11」の平均輝度レベルがそれぞれ閾値以下である場合に、これら4つを1つのブロックとして扱う状態を表している。この場合、判定用のブロック領域の数は、初期状態の18個から15個に変更される。
一方、あるブロック領域の平均輝度レベルが階調輝度の50%以上であると判定された場合(値「0」の数<値「1」の数の場合)、ブロック数決定部133は、当該ブロック領域の初期状態と位置(中央付近か周辺領域か)を考慮してブロック領域の細分化数を決定する。例えば周辺部に位置するブロックについては2つ以上に分割する。
一方、あるブロック領域の平均輝度レベルが階調輝度の50%以上であると判定された場合(値「0」の数<値「1」の数の場合)、ブロック数決定部133は、当該ブロック領域の初期状態と位置(中央付近か周辺領域か)を考慮してブロック領域の細分化数を決定する。例えば周辺部に位置するブロックについては2つ以上に分割する。
図36に、分割後のイメージ例を示す。図36は、図34におけるブロック「2」の平均輝度レベルが閾値以上である場合に、当該ブロックを4つのブロック領域に分割した状態を表している。この場合、判定用のブロック領域の数は、初期状態の18個から21個に変更される。
このような処理を経て決定されたブロック数S8は、ブロック位置決定部115に与えられる。なお、ブロック領域の面積が小さいほど、フリッカの判定精度は高くなる。ただし、ブロック領域の数が多くなり過ぎると必要になる演算量も過大になるので適当な数に制限することが望ましい。
このような処理を経て決定されたブロック数S8は、ブロック位置決定部115に与えられる。なお、ブロック領域の面積が小さいほど、フリッカの判定精度は高くなる。ただし、ブロック領域の数が多くなり過ぎると必要になる演算量も過大になるので適当な数に制限することが望ましい。
ブロック位置決定部135は、輝度分布情報S7と、ブロック数S8と、事前に用意された判定ブロックの初期設定情報(位置)とに基づいて、各ブロックの位置情報S9を決定する処理を実行する。
因みに、ブロック領域の数が1個であった場合(「分散型」の場合)、画面全体が1ブロックになる。従って、ブロック位置決定部135は、ブロック領域の位置情報S9を個別に決定する必要がない。ここでは、事前に定められた1個の基準位置を位置情報S9として出力する。
因みに、ブロック領域の数が1個であった場合(「分散型」の場合)、画面全体が1ブロックになる。従って、ブロック位置決定部135は、ブロック領域の位置情報S9を個別に決定する必要がない。ここでは、事前に定められた1個の基準位置を位置情報S9として出力する。
これに対し、ブロック領域が複数個決定された場合(「集中型」の場合)、ブロック位置決定部135は、輝度分布情報S7を参照し、輝度レベルの高い画素が多く集まる領域にブロック領域が多数割り当てられるように位置情報S9を決定する。
ただし、この時点では、ブロック数が決まっているだけで、各ブロックの面積は未定である。
従って、初期設定情報を参考に、ブロックの始点座標(例えばブロックの右上座標)や中心座標等をXY座標で与える。例えば輝度レベルが低い領域については、初期設定情報で定められたブロック領域の位置情報をそのまま使用する。また例えば輝度レベルが高い領域については、ブロック数決定部133と同様、初期設定情報で定められたブロック領域を分割するように位置情報S9を決定する。
ただし、この時点では、ブロック数が決まっているだけで、各ブロックの面積は未定である。
従って、初期設定情報を参考に、ブロックの始点座標(例えばブロックの右上座標)や中心座標等をXY座標で与える。例えば輝度レベルが低い領域については、初期設定情報で定められたブロック領域の位置情報をそのまま使用する。また例えば輝度レベルが高い領域については、ブロック数決定部133と同様、初期設定情報で定められたブロック領域を分割するように位置情報S9を決定する。
ブロック面積決定部137は、動き値S6と輝度分布情報S7とに基づいて、対応するブロックの面積を決定する回路デバイスである。ブロック面積決定部137は、逐次算出されるブロック面積S10を発光時間計測部101に出力する。
なお、供給された位置情報S9の数が1個である場合(分散型の場合)には、画面全体が1つのブロック領域であるので面積は求めなくて良い。
一方、位置情報S9が複数個与えられる場合(集中型の場合)、ブロック面積決定部137は、位置情報S9に対応する各ブロックの面積を次式に基づいて算出する。
ブロック面積=(全表示領域の10%の面積)×輝度レベル値×動き値 (式1)
ここでの輝度レベル値は、ブロック面積の調整用に使用するパラメータの一つである。輝度レベル値は、位置情報S9に基づいて位置決めされるブロック領域(全表示領域の10%の面積を有するブロック領域)内に位置する全画素の平均輝度レベルとして与えられる。
なお、供給された位置情報S9の数が1個である場合(分散型の場合)には、画面全体が1つのブロック領域であるので面積は求めなくて良い。
一方、位置情報S9が複数個与えられる場合(集中型の場合)、ブロック面積決定部137は、位置情報S9に対応する各ブロックの面積を次式に基づいて算出する。
ブロック面積=(全表示領域の10%の面積)×輝度レベル値×動き値 (式1)
ここでの輝度レベル値は、ブロック面積の調整用に使用するパラメータの一つである。輝度レベル値は、位置情報S9に基づいて位置決めされるブロック領域(全表示領域の10%の面積を有するブロック領域)内に位置する全画素の平均輝度レベルとして与えられる。
なお、位置決めされるブロック領域の形状は正方形状でも良いし、画面のアスペクト比を保存する形状でも良い。この形態例の場合には、画面のアスペクト比と一致させる方法を採用する。
また、平均輝度レベルは、各ブロック領域内に位置する全画素の輝度レベルS2の平均値として算出される。
図37に、輝度レベルと輝度レベル値との対応テーブル例を示す。一般に、輝度レベルが高いほどフリッカは知覚され易くなる。そこで、この形態例では、輝度レベルが高いブロック領域ほど面積を小さくなるように、小さい輝度レベル値を割り当てる。なお、高輝度領域に配置されるブロック領域の面積を小さくすることで、高輝度領域の面積の検出精度が高くなり、フリッカの検出精度が高くなる。
また、平均輝度レベルは、各ブロック領域内に位置する全画素の輝度レベルS2の平均値として算出される。
図37に、輝度レベルと輝度レベル値との対応テーブル例を示す。一般に、輝度レベルが高いほどフリッカは知覚され易くなる。そこで、この形態例では、輝度レベルが高いブロック領域ほど面積を小さくなるように、小さい輝度レベル値を割り当てる。なお、高輝度領域に配置されるブロック領域の面積を小さくすることで、高輝度領域の面積の検出精度が高くなり、フリッカの検出精度が高くなる。
図37の場合、輝度レベルは、50%〜55%,55%〜60%,60%〜65%,65%〜70%,70%〜75%,75%以上の6段階用意する。
図37の場合、輝度レベルが50%〜55%のブロックには輝度レベル値
「1.0」を割り当てる。また図37の場合、輝度レベルが1段階上がるごとに、輝度レベル値を減らすように割り当る。具体的には、輝度レベルの階級が1段階上がると、輝度レベル値を
「0.1」小さくする。この対応関係は、輝度レベルが1階級上がると、基準面積(輝度レベルが50%〜55%の場合の面積)の10%分だけ小さく変化させることを意味する。
図37の場合、輝度レベルが50%〜55%のブロックには輝度レベル値
「1.0」を割り当てる。また図37の場合、輝度レベルが1段階上がるごとに、輝度レベル値を減らすように割り当る。具体的には、輝度レベルの階級が1段階上がると、輝度レベル値を
「0.1」小さくする。この対応関係は、輝度レベルが1階級上がると、基準面積(輝度レベルが50%〜55%の場合の面積)の10%分だけ小さく変化させることを意味する。
図38及び図39を用い、ブロック面積決定部137による処理結果の一例を示す。図38は、入力画像例である。なお、図38に示す入力画像は、動き量がゼロであり、かつ、画面右下隅に輝度が集中する場合を表している。
図39は、ブロック面積決定部137の出力例である。ブロック位置決定部135の段階で画面右下隅に多くのブロックが配置される上に、式1に基づく面積の計算によって画面右下隅に面積の小さいブロックが多く配置される。
初期設定情報記憶部139は、前述したように、フリッカ判定用のブロックの数、位置、面積の初期値を格納する記憶領域である。
図39は、ブロック面積決定部137の出力例である。ブロック位置決定部135の段階で画面右下隅に多くのブロックが配置される上に、式1に基づく面積の計算によって画面右下隅に面積の小さいブロックが多く配置される。
初期設定情報記憶部139は、前述したように、フリッカ判定用のブロックの数、位置、面積の初期値を格納する記憶領域である。
(6)発光時間計測部
発光時間計測部101(図29)は、一定以上の面積を有する高輝度領域を検出して、その発光時間を計測する回路デバイスである。フリッカは、単に明るい画像や動きの少ない画像があるだけでなく、一定面積と一定時間以上の連続発光がなければ視認されないためである。
このため、発光時間計測部101は、以下の処理を実行する。まず、発光時間計測部101は、前段処理で設定されたブロック領域のうち平均輝度レベルが階調輝度の50%以上のブロック領域を検出する。次に、発光時間計測部101は、それらのうち互いに隣接又は重なり合うブロック領域同士を一つのブロック領域として結合し、結合後のブロック領域について面積を求める。
発光時間計測部101(図29)は、一定以上の面積を有する高輝度領域を検出して、その発光時間を計測する回路デバイスである。フリッカは、単に明るい画像や動きの少ない画像があるだけでなく、一定面積と一定時間以上の連続発光がなければ視認されないためである。
このため、発光時間計測部101は、以下の処理を実行する。まず、発光時間計測部101は、前段処理で設定されたブロック領域のうち平均輝度レベルが階調輝度の50%以上のブロック領域を検出する。次に、発光時間計測部101は、それらのうち互いに隣接又は重なり合うブロック領域同士を一つのブロック領域として結合し、結合後のブロック領域について面積を求める。
更に、発光時間計測部101は、算出された面積が表示領域全体の10%以上になる結合ブロックが一つでも検出された場合、検出開始から未検出までの時間を計測する。なお、面積が表示領域の10%以上になるブロック領域の最大個数は10個である。この形態例の場合、これら10個の発光時間を同時に計測できるものとする。
発光時間の計測対象になったブロック領域の面積と計測値は発光時間情報S11としてフリッカ情報算出部103に供給される。
なお、入力画像が分散型の場合(画面全体が平均的に明るく、総発光期間長が閾値以上の場合)、発光時間計測部101は、分散型との検出結果が得られている間中、その発光時間と平均輝度レベルを発光時間情報S11として出力する。
発光時間の計測対象になったブロック領域の面積と計測値は発光時間情報S11としてフリッカ情報算出部103に供給される。
なお、入力画像が分散型の場合(画面全体が平均的に明るく、総発光期間長が閾値以上の場合)、発光時間計測部101は、分散型との検出結果が得られている間中、その発光時間と平均輝度レベルを発光時間情報S11として出力する。
(7)フリッカ情報算出部
フリッカ情報算出部103は、発光時間情報S11とフレームレートS12に基づいて、フリッカ情報を算出する回路デバイスである。なお、フリッカ情報算出部103におけるフリッカ情報の算出は、発光時間情報S11の時間長が非ゼロの場合に実行される。なお、発光時間情報S11の計測対象になった領域が複数ある場合、全ての領域についてフリッカ情報を算出しても良いが、フリッカが最も目立ち易い(すなわち、面積が最も大きい)領域についてのみフリッカ情報を算出しても良い。
フリッカ情報算出部103は、発光時間情報S11とフレームレートS12に基づいて、フリッカ情報を算出する回路デバイスである。なお、フリッカ情報算出部103におけるフリッカ情報の算出は、発光時間情報S11の時間長が非ゼロの場合に実行される。なお、発光時間情報S11の計測対象になった領域が複数ある場合、全ての領域についてフリッカ情報を算出しても良いが、フリッカが最も目立ち易い(すなわち、面積が最も大きい)領域についてのみフリッカ情報を算出しても良い。
フリッカ情報算出部103は、次式に基づいてフリッカ情報を算出する。
フリッカ情報=フレームレート値×平均輝度レベル50%以上の面積値×発光時間値
…(式2)
式2のうち、フレームレート値は、有機ELパネルモジュール11の表示駆動に使用するフレームレートS12の大きさを反映する判定用のパラメータである。平均輝度レベル50%以上の面積値は、発光時間情報S11の測定対象になった結合ブロック領域の面積の大きさを反映する判定用のパラメータである。発光時間値も、発光時間情報S11の計測時間を反映する判定用のパラメータである。
フリッカ情報=フレームレート値×平均輝度レベル50%以上の面積値×発光時間値
…(式2)
式2のうち、フレームレート値は、有機ELパネルモジュール11の表示駆動に使用するフレームレートS12の大きさを反映する判定用のパラメータである。平均輝度レベル50%以上の面積値は、発光時間情報S11の測定対象になった結合ブロック領域の面積の大きさを反映する判定用のパラメータである。発光時間値も、発光時間情報S11の計測時間を反映する判定用のパラメータである。
図40〜図42に、各値を対応するパラメータに変換するための対応テーブル例を示す。
図40は、フレームレートとフレームレート値との対応テーブル例である。フレームレートが65Hz以上の場合、一般にフリッカは見えなくなる。このため、この範囲のフレームレートには、フレームレート値としてゼロが対応付けられる。なお、フレームレートが65Hzより小さくなると、フリッカが徐々に見えやすくなる。このため、フレームレート値は徐々に大きくなる。図40の場合、フレームレートが54Hz以下の場合、フレームレート値は最大値である「4」になる。
図40は、フレームレートとフレームレート値との対応テーブル例である。フレームレートが65Hz以上の場合、一般にフリッカは見えなくなる。このため、この範囲のフレームレートには、フレームレート値としてゼロが対応付けられる。なお、フレームレートが65Hzより小さくなると、フリッカが徐々に見えやすくなる。このため、フレームレート値は徐々に大きくなる。図40の場合、フレームレートが54Hz以下の場合、フレームレート値は最大値である「4」になる。
図41は、高輝度領域の面積と面積値との対応テーブル例である。いうまでもなく、面積が全表示領域の10%以下の場合には、一般にフリッカは見えなくなる。このため、この範囲の面積には、面積値としてゼロが対応付けられる。なお、面積が10%より大きくなると、フリッカが徐々に見えやすくなる。このため、面積値は徐々に大きくなる。図41の場合、対応関係は面積の5%刻みで設定され、面積が50%以上の場合、面積値は最大値の「2」になる。
図42は、検出された高輝度領域の発光時間と発光時間値との対応テーブル例である。いうまでもなく、高輝度領域であったとしても、その発光時間が短ければフリッカも見えなくなる。図42では、この限界値を1秒とし、1秒未満の発光時間には、発光時間値としてゼロを対応付けている。なお、発光時間が1秒より大きくなると、フリッカが徐々に見えやすくなる。このため、発光時間値は徐々に大きくなる。図42の場合、対応関係は 0.1秒刻みで設定され、発光時間が2秒以上の場合、発光時間値は最大値の「2」になる。
以上の対応テーブルを使用して、フリッカ情報算出部103は、フリッカ情報S13を算出する。
なお、フリッカ情報S13は、フレームレートが高い場合、高輝度領域(平均輝度レベルが50%以上で、その面積が全画面の10%以上の領域)の面積が小さい場合、又は高輝度領域の連続発光時間が1秒未満の場合、値ゼロを採る。因みに、ブロック数の決定時には総発光時間長が反映され、高輝度領域の面積の決定時には動き量も反映される。従って、このフリッカ情報S13には、フリッカの判定に必要な全ての条件が反映されている
なお、フリッカ情報S13は、フレームレートが高い場合、高輝度領域(平均輝度レベルが50%以上で、その面積が全画面の10%以上の領域)の面積が小さい場合、又は高輝度領域の連続発光時間が1秒未満の場合、値ゼロを採る。因みに、ブロック数の決定時には総発光時間長が反映され、高輝度領域の面積の決定時には動き量も反映される。従って、このフリッカ情報S13には、フリッカの判定に必要な全ての条件が反映されている
(c)ピーク輝度設定部
ピーク輝度設定部85(図28)は、検出されたフリッカ情報S13に加え、輝度センサー47から入力される周辺輝度情報、ユーザー入力情報、平均輝度レベルYavr 、番組情報、表示フレームレート等に基づいて表示モード(ピーク輝度レベル)と駆動モードを決定する。なお、ここでの駆動モードは、特許請求の範囲における「表示モード」に含まれる。ここでは、ピーク輝度レベルに基づいた駆動制御の選択とフリッカ成分量に基づいた駆動制御の選択とを区別するために2つの用語を使い分けることにする。
因みに、表示モード(ピーク輝度レベル)は、先の形態例のピーク輝度設定部43と同様の手法で決定しても良い。また例えば、前述したフリッカ情報S13に関わらず、表示フレームレートが判定閾値より低い場合には、強制的にフリッカを低減する表示モードと駆動モードを選択しても良い。ここでの判定閾値には、例えば30フレーム/秒を使用する。従って、入力画像が1セグメント放送番組の場合には、その情報に従って、強制的に表示モードと駆動モードをフリッカ改善モードに設定する。
ピーク輝度設定部85(図28)は、検出されたフリッカ情報S13に加え、輝度センサー47から入力される周辺輝度情報、ユーザー入力情報、平均輝度レベルYavr 、番組情報、表示フレームレート等に基づいて表示モード(ピーク輝度レベル)と駆動モードを決定する。なお、ここでの駆動モードは、特許請求の範囲における「表示モード」に含まれる。ここでは、ピーク輝度レベルに基づいた駆動制御の選択とフリッカ成分量に基づいた駆動制御の選択とを区別するために2つの用語を使い分けることにする。
因みに、表示モード(ピーク輝度レベル)は、先の形態例のピーク輝度設定部43と同様の手法で決定しても良い。また例えば、前述したフリッカ情報S13に関わらず、表示フレームレートが判定閾値より低い場合には、強制的にフリッカを低減する表示モードと駆動モードを選択しても良い。ここでの判定閾値には、例えば30フレーム/秒を使用する。従って、入力画像が1セグメント放送番組の場合には、その情報に従って、強制的に表示モードと駆動モードをフリッカ改善モードに設定する。
以下では、表示フレームレートが判定閾値より大きい場合における駆動モードの設定方法を説明する。図43に、フリッカ情報と駆動モードとの対応関係を示す。図43の場合、フリッカ情報S13の値が小さいほどフリッカの強度は小さく、フリッカ情報S13の値が大きいほどフリッカの強度は大きくなる。
従って、フリッカの強度が小さい入力画像に対しては、動画改善系の駆動モードが選択される。また、フリッカの強度が中程度の入力画像に対しては、バランス系の駆動モードが選択される。また、フリッカの強度が大きい入力画像に対しては、フリッカ改善系の駆動モードが選択される。
従って、フリッカの強度が小さい入力画像に対しては、動画改善系の駆動モードが選択される。また、フリッカの強度が中程度の入力画像に対しては、バランス系の駆動モードが選択される。また、フリッカの強度が大きい入力画像に対しては、フリッカ改善系の駆動モードが選択される。
(d)タイミング発生部
タイミング発生部87(図28)は、設定された駆動モードについて、設定されたピーク輝度レベルが得られるように、最大6値の駆動電圧の出力タイミングを決定する。
図44に、発生されたタイミングパルスにより実現される駆動電圧の出力パターン例を示す。なお、図44は、第1の形態例における中間輝度モードに対応する出力パターン例である。
タイミング発生部87(図28)は、設定された駆動モードについて、設定されたピーク輝度レベルが得られるように、最大6値の駆動電圧の出力タイミングを決定する。
図44に、発生されたタイミングパルスにより実現される駆動電圧の出力パターン例を示す。なお、図44は、第1の形態例における中間輝度モードに対応する出力パターン例である。
図44(A)は、ピーク輝度レベルが40%(240nit)であって、駆動モードが動画改善モードの場合における駆動電源の出力パターン例である。動画改善モードの場合、動画ボケを避けるため、輝度分布を特定期間に集中するように配置することが望ましい。そこで、図44(A)では、パルス状に波形整形された駆動電圧の出力を、発光期間の両端部分に配置する。この結果、図45(A)に太線で示すように、輝度分布を発光期間の中央側に集中させることができる。輝度分布が発光期間の中央に集中することにより、動画ブレが視認され難くなり、動画像の視認性が改善される。
図44(B)は、ピーク輝度レベルが40%(240nit)であって、駆動モードがフリッカ改善モードの場合における出力パターン例である。フリッカ改善モードの場合、点滅周波数が高くなることで画像の視認性を高めることができる。そこで、図44(B)では、4つのパルス出力を分散的に配置している。この結果、図45(B)に太線で示すように、輝度分布を発光期間の全体に分散させることができる。見掛け上の周波数成分が高くなることで、静止画像の視認性が改善される。なお、フリッカ改善モードに関しては、形態例1の出力パターンをそのまま適用することもできる。
図44(C)は、ピーク輝度レベルが40%(240nit)であって、駆動モードがバランスモードの場合における出力パターン例である。バランスモードの場合、パルス状に波形整形された駆動電圧の出力を、発光期間の全体に均等に配置する。この結果、図45(C)に太線で示すように、輝度分布は、発光期間の全域について均等に低下する。
(C−3)まとめ
この形態例の場合、入力画像に含まれるフリッカ成分の量に応じて駆動モードを選択できるため、入力画像が1セグメント放送番組の場合だけでなく、その他の入力画像の場合にも適用することができる。
勿論、ピーク輝度レベルの設定に最低輝度モードが選択された場合には、形態例1と同様の駆動技術を適用することができる。最低輝度モードが選択された場合、消費電力を下げることが可能になる。消費電力が少なくなることで、この駆動技術は、携帯型の電子機器に搭載して特に効果を発揮する。
この形態例の場合、入力画像に含まれるフリッカ成分の量に応じて駆動モードを選択できるため、入力画像が1セグメント放送番組の場合だけでなく、その他の入力画像の場合にも適用することができる。
勿論、ピーク輝度レベルの設定に最低輝度モードが選択された場合には、形態例1と同様の駆動技術を適用することができる。最低輝度モードが選択された場合、消費電力を下げることが可能になる。消費電力が少なくなることで、この駆動技術は、携帯型の電子機器に搭載して特に効果を発揮する。
(D)他の形態例
(D−1)ピーク輝度レベルの他の設定方法
前述した形態例の場合には、フレーム平均輝度や周辺照度の大きさ等に応じてピーク輝度レベルを可変的に設定する場合について説明した。
しかし、他の情報を参照してピーク輝度レベルを設定することもできる。例えば有機ELパネルモジュールの周辺温度や環境温度に基づいて、ピーク輝度レベルを可変的に設定しても良い。例えば温度が低い場合にはピーク輝度レベルを高く設定し、温度が高い場合にはピーク輝度レベルの電圧値を低く設定しても良い。
また、前述した複数の条件を組み合わせてピーク輝度レベルを可変的に設定しても良い。
(D−1)ピーク輝度レベルの他の設定方法
前述した形態例の場合には、フレーム平均輝度や周辺照度の大きさ等に応じてピーク輝度レベルを可変的に設定する場合について説明した。
しかし、他の情報を参照してピーク輝度レベルを設定することもできる。例えば有機ELパネルモジュールの周辺温度や環境温度に基づいて、ピーク輝度レベルを可変的に設定しても良い。例えば温度が低い場合にはピーク輝度レベルを高く設定し、温度が高い場合にはピーク輝度レベルの電圧値を低く設定しても良い。
また、前述した複数の条件を組み合わせてピーク輝度レベルを可変的に設定しても良い。
(D−2)最低輝度モードにおけるパルス出力の出力幅
前述した形態例においては、最低輝度モードにおけるパルス出力幅を全て同じに設定した。しかしながら、パルス幅を変調する方法を組み合わせても良い。駆動電圧振幅に加え、パルス幅を変調することにより、より細かい制御が可能になる。
前述した形態例においては、最低輝度モードにおけるパルス出力幅を全て同じに設定した。しかしながら、パルス幅を変調する方法を組み合わせても良い。駆動電圧振幅に加え、パルス幅を変調することにより、より細かい制御が可能になる。
(D−3)最低輝度モードにおけるパルス出力の出力回数
前述した形態例においては、最低輝度モードの場合に、パルス出力を4回出力する場合について説明した。しかしながら、出力回数は4回に限らず、2回でも3回でも、5回以上でも良い。なお、有機EL表示パネルの場合には、パルス出力のうち1回分は、非発光期間における移動度補正動作に用いられるため、発光期間内のパルス出力が2回以上であることがフリッカ対策上、有利である。また、適切な回数は、表示フレームレートに応じて設定することが望ましい。
前述した形態例においては、最低輝度モードの場合に、パルス出力を4回出力する場合について説明した。しかしながら、出力回数は4回に限らず、2回でも3回でも、5回以上でも良い。なお、有機EL表示パネルの場合には、パルス出力のうち1回分は、非発光期間における移動度補正動作に用いられるため、発光期間内のパルス出力が2回以上であることがフリッカ対策上、有利である。また、適切な回数は、表示フレームレートに応じて設定することが望ましい。
(D−4)最低輝度モードにおけるパルス出力の出力間隔
前述した形態例においては、最低輝度モードにおけるパルス出力を等間隔に出力する場合について説明した。
しかしながら、パルス出力の間隔を可変しても良い。特に、第2の形態例の場合には、最低輝度モード時に、駆動モードに応じてパルス出力間隔を可変制御しても良い。
例えば動画改善モードでは、最低輝度モードにおけるパルス出力間隔を狭めて輝度分布を特定位置に集中させても良い。これにより、最低輝度モードにおける動画ボケを低減することができる。また、例えばバランスモードでは、最低輝度モードにおけるパルス出力回数を増やすしたり、動画改善モードよりはパルス出力間隔を広げたりと共に、しても良い。これにより、最低輝度モードにおける動画ボケを低減することができる。
前述した形態例においては、最低輝度モードにおけるパルス出力を等間隔に出力する場合について説明した。
しかしながら、パルス出力の間隔を可変しても良い。特に、第2の形態例の場合には、最低輝度モード時に、駆動モードに応じてパルス出力間隔を可変制御しても良い。
例えば動画改善モードでは、最低輝度モードにおけるパルス出力間隔を狭めて輝度分布を特定位置に集中させても良い。これにより、最低輝度モードにおける動画ボケを低減することができる。また、例えばバランスモードでは、最低輝度モードにおけるパルス出力回数を増やすしたり、動画改善モードよりはパルス出力間隔を広げたりと共に、しても良い。これにより、最低輝度モードにおける動画ボケを低減することができる。
(D−5)他の表示デバイス例
前述した形態例においては、発明を有機ELパネルモジュールに適用する場合について説明した。
しかし、前述した駆動技術は、その他の自発光型の表示パネルモジュールに対しても適用することができる。例えばLEDを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機EL素子をマトリクス状に配置する表示パネルモジュールにも適用できる。
前述した形態例においては、発明を有機ELパネルモジュールに適用する場合について説明した。
しかし、前述した駆動技術は、その他の自発光型の表示パネルモジュールに対しても適用することができる。例えばLEDを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機EL素子をマトリクス状に配置する表示パネルモジュールにも適用できる。
(D−6)製品例(電子機器)
前述した駆動電圧の印加技術は、表示パネルモジュールの形態だけでなく、各種の電子機器に実装した商品形態でも流通される。以下、電子機器への実装例を示す。
図46に、電子機器141の概念構成例を示す。電子機器141は、前述した駆動電圧の印加技術を採用する表示パネルモジュール143、システム制御部145及び操作入力部147で構成される。システム制御部145で実行される処理内容は、電子機器141の商品形態により異なる。また、操作入力部147は、システム制御部145に対する操作入力を受け付けるデバイスである。操作入力部147には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
なお、電子機器141は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図47に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機151の筐体正面には、フロントパネル153及びフィルターガラス155等で構成される表示画面157が配置される。
また、この種の電子機器141には、例えばデジタルカメラが想定される。図48に、デジタルカメラ161の外観例を示す。図48(A)が正面側(被写体側)の外観例であり、図48(B)が背面側(撮影者側)の外観例である。デジタルカメラ161は、保護カバー163、撮像レンズ部165、表示画面167、コントロールスイッチ169及びシャッターボタン171で構成される。
また、この種の電子機器141には、例えばビデオカメラが想定される。図49に、ビデオカメラ181の外観例を示す。
ビデオカメラ181は、本体183の前方に被写体を撮像する撮像レンズ185、撮影のスタート/ストップスイッチ187及び表示画面189で構成される。
また、この種の電子機器141には、例えば携帯端末装置が想定される。図50に、携帯端末装置としての携帯電話機191の外観例を示す。図50に示す携帯電話機191は折りたたみ式であり、図50(A)が筐体を開いた状態の外観例であり、図50(B)が筐体を折りたたんだ状態の外観例である。
携帯電話機191は、上側筐体193、下側筐体195、連結部(この例ではヒンジ部)197、表示画面199、補助表示画面201、ピクチャーライト203及び撮像レンズ205で構成される。
また、この種の電子機器141には、例えばコンピュータが想定される。図51に、ノート型コンピュータ211の外観例を示す。
ノート型コンピュータ211は、下側筐体213、上側筐体215、キーボード217及び表示画面219で構成される。
これらの他、電子機器141には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
前述した駆動電圧の印加技術は、表示パネルモジュールの形態だけでなく、各種の電子機器に実装した商品形態でも流通される。以下、電子機器への実装例を示す。
図46に、電子機器141の概念構成例を示す。電子機器141は、前述した駆動電圧の印加技術を採用する表示パネルモジュール143、システム制御部145及び操作入力部147で構成される。システム制御部145で実行される処理内容は、電子機器141の商品形態により異なる。また、操作入力部147は、システム制御部145に対する操作入力を受け付けるデバイスである。操作入力部147には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
なお、電子機器141は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図47に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機151の筐体正面には、フロントパネル153及びフィルターガラス155等で構成される表示画面157が配置される。
また、この種の電子機器141には、例えばデジタルカメラが想定される。図48に、デジタルカメラ161の外観例を示す。図48(A)が正面側(被写体側)の外観例であり、図48(B)が背面側(撮影者側)の外観例である。デジタルカメラ161は、保護カバー163、撮像レンズ部165、表示画面167、コントロールスイッチ169及びシャッターボタン171で構成される。
また、この種の電子機器141には、例えばビデオカメラが想定される。図49に、ビデオカメラ181の外観例を示す。
ビデオカメラ181は、本体183の前方に被写体を撮像する撮像レンズ185、撮影のスタート/ストップスイッチ187及び表示画面189で構成される。
また、この種の電子機器141には、例えば携帯端末装置が想定される。図50に、携帯端末装置としての携帯電話機191の外観例を示す。図50に示す携帯電話機191は折りたたみ式であり、図50(A)が筐体を開いた状態の外観例であり、図50(B)が筐体を折りたたんだ状態の外観例である。
携帯電話機191は、上側筐体193、下側筐体195、連結部(この例ではヒンジ部)197、表示画面199、補助表示画面201、ピクチャーライト203及び撮像レンズ205で構成される。
また、この種の電子機器141には、例えばコンピュータが想定される。図51に、ノート型コンピュータ211の外観例を示す。
ノート型コンピュータ211は、下側筐体213、上側筐体215、キーボード217及び表示画面219で構成される。
これらの他、電子機器141には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
(D−7)その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
11 有機ELパネルモジュール
13 画素アレイ部
19 電源線駆動部
21 駆動タイミング発生部
23 駆動電圧発生部
13 画素アレイ部
19 電源線駆動部
21 駆動タイミング発生部
23 駆動電圧発生部
Claims (11)
- アクティブマトリクス駆動方式に対応する画素を有する画素アレイ部と、
各表示フレームのピーク輝度レベルを設定する回路と、
設定されたピーク輝度レベルが得られるように、各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する駆動回路であって、設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも1つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する駆動回路と
を有する自発光型表示装置。 - 複数の表示モードが選択可能な場合には、表示モードの判定部において、フリッカを低減する表示モードが選択された場合に、
前記駆動回路による制御が実行される
ことを特徴とする請求項1に記載の自発光型表示装置。 - 前記判定部は、表示フレームレートが判定閾値より低い場合に、フリッカを低減する表示モードを選択する
ことを特徴とする請求項2に記載の自発光型表示装置。 - 前記駆動回路は、
前記ピーク輝度レベルが前記設定値の場合、各出力回の駆動電圧振幅を、いずれも非発光期間時の最大駆動電圧に制御し、
前記ピーク輝度レベルが前記設定値以下の場合には、各出力回の駆動電圧振幅を、出力回が進むほど駆動電圧振幅が小さくなるように制御する
ことを特徴とする請求項1〜3のいずれに記載の自発光型表示装置。 - 前記画素アレイ部がEL(Electro Luminescence)発光装置である場合、
前記非発光期間時における最大駆動電圧は、移動度特性の補正時に印加される電圧である
ことを特徴とする請求項4に記載の自発光型表示装置。 - ピーク輝度レベルが設定値以下の場合に出力される複数回の駆動電圧の各出力期間長は全て同じである
ことを特徴とする請求項1〜3のいずれかに記載の自発光型表示装置。 - ピーク輝度レベルが設定値以下の場合に出力される複数回の駆動電圧の各出力位置は、等間隔に設定される
ことを特徴とする請求項1〜3のいずれかに記載の自発光型表示装置。 - ピーク輝度レベルが設定値以下の場合に出力される駆動電圧の出力回数は、表示フレームレートに応じて設定される
ことを特徴とする請求項1〜3のいずれかに記載の自発光型表示装置。 - 設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、
設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも1つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する駆動回路と
を有する半導体装置。 - アクティブマトリクス駆動方式に対応する画素を有する画素アレイ部と、
信号線を駆動する第1の駆動回路と、
前記画素アレイ部を構成する各画素に対する前記信号線の電位の書き込み動作を制御する第2の駆動回路と、
各表示フレームのピーク輝度レベルを設定する回路と、
設定されたピーク輝度レベルが得られるように、各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する駆動回路であって、設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも1つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する第3の駆動回路と、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力部と
を有することを特徴とする電子機器。 - 設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、
設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割する処理と、
少なくとも1つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する処理と
を有する自発光型表示装置に配線される電源線の駆動方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008321653A JP2010145664A (ja) | 2008-12-17 | 2008-12-17 | 自発光型表示装置、半導体装置、電子機器及び電源線駆動方法 |
US12/591,368 US8570314B2 (en) | 2008-12-17 | 2009-11-18 | Emissive type display device, semiconductor device, electronic device, and power supply line driving method |
TW098141887A TW201030718A (en) | 2008-12-17 | 2009-12-08 | Emissive type display device, semiconductor dvice, electronic device, and power supply line driving method |
KR1020090125398A KR20100070302A (ko) | 2008-12-17 | 2009-12-16 | 발광형 표시 장치, 반도체 장치, 전자 장치 및 전원선 구동 방법 |
CN2009102613146A CN101763820B (zh) | 2008-12-17 | 2009-12-17 | 自发光型显示装置、半导体装置、电子设备、以及电源线驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008321653A JP2010145664A (ja) | 2008-12-17 | 2008-12-17 | 自発光型表示装置、半導体装置、電子機器及び電源線駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010145664A true JP2010145664A (ja) | 2010-07-01 |
Family
ID=42239939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008321653A Pending JP2010145664A (ja) | 2008-12-17 | 2008-12-17 | 自発光型表示装置、半導体装置、電子機器及び電源線駆動方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8570314B2 (ja) |
JP (1) | JP2010145664A (ja) |
KR (1) | KR20100070302A (ja) |
CN (1) | CN101763820B (ja) |
TW (1) | TW201030718A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014044396A (ja) * | 2012-07-31 | 2014-03-13 | Nlt Technologies Ltd | 立体画像表示装置、画像処理装置及び立体画像処理方法 |
JP2018072780A (ja) * | 2016-11-04 | 2018-05-10 | 株式会社ジャパンディスプレイ | 表示装置 |
WO2021220852A1 (ja) * | 2020-05-01 | 2021-11-04 | ソニーグループ株式会社 | 信号処理装置、信号処理方法、及び表示装置 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5211732B2 (ja) * | 2008-02-14 | 2013-06-12 | ソニー株式会社 | 点灯期間設定方法、表示パネルの駆動方法、点灯条件設定装置、半導体デバイス、表示パネル及び電子機器 |
JP5685700B2 (ja) * | 2011-08-09 | 2015-03-18 | パナソニック株式会社 | 画像表示装置の駆動方法 |
US20130169663A1 (en) * | 2011-12-30 | 2013-07-04 | Samsung Electronics Co., Ltd. | Apparatus and method for displaying images and apparatus and method for processing images |
KR102093244B1 (ko) * | 2012-04-03 | 2020-03-26 | 삼성디스플레이 주식회사 | 잔상 제거 대상 위치 설정 방법, 유기 발광 표시 장치 및 이의 구동 방법 |
KR102072781B1 (ko) * | 2012-09-24 | 2020-02-04 | 삼성디스플레이 주식회사 | 표시 장치의 구동 방법 및 표시 장치의 구동 장치 |
KR101997776B1 (ko) * | 2012-10-16 | 2019-07-08 | 삼성전자주식회사 | 디스플레이 장치의 소모 전력을 감소시키기 위한 방법 및 그 전자 장치 |
KR102071628B1 (ko) * | 2013-04-11 | 2020-01-31 | 삼성디스플레이 주식회사 | 표시 장치 |
US9368067B2 (en) * | 2013-05-14 | 2016-06-14 | Apple Inc. | Organic light-emitting diode display with dynamic power supply control |
KR20150067904A (ko) * | 2013-12-10 | 2015-06-19 | 삼성디스플레이 주식회사 | 유기 전계 발광 표시 장치의 구동 방법 |
US10839734B2 (en) * | 2013-12-23 | 2020-11-17 | Universal Display Corporation | OLED color tuning by driving mode variation |
CN103985356B (zh) * | 2014-05-26 | 2016-06-15 | 合肥工业大学 | 一种oled灰阶丢失补偿的方法 |
US11468809B2 (en) * | 2015-01-07 | 2022-10-11 | Apple Inc. | Low-flicker variable refresh rate display |
KR102120467B1 (ko) * | 2015-06-30 | 2020-06-09 | 엘지디스플레이 주식회사 | 선택적 센싱을 구동하는 타이밍 컨트롤러 및 이를 포함하는 유기발광표시장치 |
US10354598B2 (en) * | 2015-09-10 | 2019-07-16 | Sony Corporation | Light source control for displaying video |
CN107481682A (zh) * | 2017-07-21 | 2017-12-15 | 惠科股份有限公司 | 显示面板的驱动方法及驱动装置 |
EP3731222A4 (en) * | 2017-12-19 | 2021-01-20 | Sony Corporation | SIGNAL PROCESSING DEVICE, SIGNAL PROCESSING METHOD AND DISPLAY DEVICE |
CN110264963A (zh) | 2019-05-31 | 2019-09-20 | 深圳市华星光电半导体显示技术有限公司 | 一种发光元件的驱动方法及装置 |
KR20210010736A (ko) | 2019-07-18 | 2021-01-28 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
KR20210069762A (ko) * | 2019-12-03 | 2021-06-14 | 삼성디스플레이 주식회사 | 표시 장치, 및 전원 전압 결정 방법 |
KR102195812B1 (ko) * | 2020-01-28 | 2020-12-29 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 구동 방법 |
CN115461805A (zh) * | 2020-08-05 | 2022-12-09 | 华为技术有限公司 | 用于显示设备的数字模拟乘法驱动方法 |
CN114141193B (zh) * | 2021-12-03 | 2023-03-14 | 浙江欧菲克斯交通科技有限公司 | 远程led显示屏显示内容自定义控制方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6147664A (en) * | 1997-08-29 | 2000-11-14 | Candescent Technologies Corporation | Controlling the brightness of an FED device using PWM on the row side and AM on the column side |
GB9907931D0 (en) * | 1999-04-07 | 1999-06-02 | Univ Edinburgh | An optoelectronic display |
GB2369730B (en) * | 2001-08-30 | 2002-11-13 | Integrated Syst Tech Ltd | Illumination control system |
GB2379317A (en) * | 2001-08-30 | 2003-03-05 | Cambridge Display Tech Ltd | Optoelectronic display operating by photoluminescence quenching |
JP3724430B2 (ja) | 2002-02-04 | 2005-12-07 | ソニー株式会社 | 有機el表示装置およびその制御方法 |
JP2005526995A (ja) * | 2002-05-24 | 2005-09-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 自動グレースケール制御を備えた非放射型ディスプレイデバイス |
JP4360121B2 (ja) * | 2003-05-23 | 2009-11-11 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
JP4168836B2 (ja) * | 2003-06-03 | 2008-10-22 | ソニー株式会社 | 表示装置 |
US8537081B2 (en) * | 2003-09-17 | 2013-09-17 | Hitachi Displays, Ltd. | Display apparatus and display control method |
US20050212787A1 (en) * | 2004-03-24 | 2005-09-29 | Sanyo Electric Co., Ltd. | Display apparatus that controls luminance irregularity and gradation irregularity, and method for controlling said display apparatus |
CN1985294A (zh) * | 2004-06-22 | 2007-06-20 | 皇家飞利浦电子股份有限公司 | 降低有源矩阵led显示器中的老化的驱动 |
WO2006040722A2 (en) * | 2004-10-13 | 2006-04-20 | Koninklijke Philips Electronics N.V. | Display time control for moving images |
JP4112598B2 (ja) * | 2004-10-28 | 2008-07-02 | 松下電器産業株式会社 | 表示装置及び表示装置の駆動方法 |
JP4850422B2 (ja) * | 2005-01-31 | 2012-01-11 | パイオニア株式会社 | 表示装置およびその駆動方法 |
JP2006259573A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 有機el装置及びその駆動方法並びに電子機器 |
US20070200803A1 (en) * | 2005-07-27 | 2007-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device, and driving method and electronic device thereof |
US7847783B2 (en) * | 2005-10-11 | 2010-12-07 | O2Micro International Limited | Controller circuitry for light emitting diodes |
JP2007293264A (ja) * | 2006-03-28 | 2007-11-08 | Seiko Epson Corp | 電気光学装置及びその駆動方法並びに電子機器 |
JP5251007B2 (ja) * | 2007-06-05 | 2013-07-31 | ソニー株式会社 | 表示パネル駆動方法、表示装置、表示パネル駆動装置及び電子機器 |
US20090097291A1 (en) * | 2007-08-16 | 2009-04-16 | Bormann Ronald M | Universal power supply for a laptop |
US20090187925A1 (en) * | 2008-01-17 | 2009-07-23 | Delta Electronic Inc. | Driver that efficiently regulates current in a plurality of LED strings |
-
2008
- 2008-12-17 JP JP2008321653A patent/JP2010145664A/ja active Pending
-
2009
- 2009-11-18 US US12/591,368 patent/US8570314B2/en active Active
- 2009-12-08 TW TW098141887A patent/TW201030718A/zh unknown
- 2009-12-16 KR KR1020090125398A patent/KR20100070302A/ko not_active Application Discontinuation
- 2009-12-17 CN CN2009102613146A patent/CN101763820B/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014044396A (ja) * | 2012-07-31 | 2014-03-13 | Nlt Technologies Ltd | 立体画像表示装置、画像処理装置及び立体画像処理方法 |
US10237541B2 (en) | 2012-07-31 | 2019-03-19 | Nlt Technologies, Ltd. | Stereoscopic image display device, image processing device, and stereoscopic image processing method with reduced 3D moire |
JP2018072780A (ja) * | 2016-11-04 | 2018-05-10 | 株式会社ジャパンディスプレイ | 表示装置 |
WO2021220852A1 (ja) * | 2020-05-01 | 2021-11-04 | ソニーグループ株式会社 | 信号処理装置、信号処理方法、及び表示装置 |
CN115516547A (zh) * | 2020-05-01 | 2022-12-23 | 索尼集团公司 | 信号处理装置、信号处理方法和显示装置 |
US11817048B2 (en) | 2020-05-01 | 2023-11-14 | Sony Group Corporation | Signal processing apparatus, signal processing method, and display apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN101763820A (zh) | 2010-06-30 |
CN101763820B (zh) | 2012-11-07 |
US8570314B2 (en) | 2013-10-29 |
TW201030718A (en) | 2010-08-16 |
US20100149167A1 (en) | 2010-06-17 |
KR20100070302A (ko) | 2010-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10515593B2 (en) | Semiconductor integrated circuit, self-luminous display panel module, electronic apparatus, and method for driving power supply line | |
US8570314B2 (en) | Emissive type display device, semiconductor device, electronic device, and power supply line driving method | |
US7375711B2 (en) | Electro-optical device, method of driving the same and electronic apparatus | |
US8928566B2 (en) | Display panel driving method, display apparatus, display panel driving apparatus and electronic apparatus | |
JP2009192753A (ja) | 点灯期間設定方法、表示パネルの駆動方法、バックライトの駆動方法、点灯条件設定装置、半導体デバイス、表示パネル及び電子機器 | |
KR20210012509A (ko) | 표시 장치 | |
JP2009251069A (ja) | フリッカ検出装置、点灯条件設定装置、表示パネル、電子機器及びフリッカ検出方法 | |
KR20080107272A (ko) | 표시 패널 구동방법, 표시장치, 표시 패널 구동장치 및전자기기 | |
TWI444971B (zh) | 顯示裝置和電子機器 | |
JP2011047991A (ja) | 半導体集積回路、自発光表示パネルモジュール、電子機器及び電源線駆動方法 | |
JP2009204992A (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
CN109036264A (zh) | 显示面板的控制装置、显示装置及显示面板的驱动方法 | |
JP6119185B2 (ja) | 画像データ処理回路及び電子機器 | |
JP2010060975A (ja) | 半導体集積回路、自発光表示パネルモジュール、電子機器及び電源線駆動方法 | |
JP2008292867A (ja) | コントラスト制御装置、自発光表示装置、電子機器及びコントラスト制御方法 | |
JP2011053438A (ja) | 半導体集積回路、自発光表示パネルモジュール、電子機器及び電源線駆動方法 | |
JP2010048985A (ja) | 半導体集積回路、自発光表示パネルモジュール、電子機器及び電源線駆動方法 | |
CN114333692A (zh) | 显示面板及使用其的显示设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110726 |