JP2006259573A - 有機ｅｌ装置及びその駆動方法並びに電子機器 - Google Patents

Abstract

【課題】 全表示領域に占める発光領域の割合に応じて印加する電圧を変化させることなく、その割合に応じた輝度制御を行うことができる有機ＥＬ装置及びその駆動方法、並びに当該有機ＥＬ装置を備える電子機器を提供する。
【解決手段】 有機ＥＬ装置は、複数の走査線と、走査線に対して直交する方向に延びる複数のデータ線と、走査線とデータ線との交点に対応して配設された発光素子、及びその駆動装置を備えている。駆動装置は、表示画像の輝度割合に応じて発光素子の発光時間を調整する。
【選択図】 図７

Description

本発明は、有機ＥＬ装置及びその駆動方法並びに電子機器に関する。

バックライト等を必要としない自発光素子として、近年、有機エレクトロルミネッセンス（以下、有機ＥＬという）素子を備えた有機ＥＬ装置が注目されている。有機ＥＬ素子は、対向する一対の電極間に有機ＥＬ層、即ち発光素子を備えて構成されたものであり、フルカラー表示を行う有機ＥＬ装置は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色に対応する発光波長帯域を有する発光素子を備えている。対向する一対の電極間に電圧が印加されると、注入された電子と正孔とが発光素子内で再結合し、これより発光素子が発光する。このような有機ＥＬ装置に形成される発光素子は、通常１μｍを下回るほどの薄膜で形成される。また、有機ＥＬ装置は、発光素子そのものが発光するため、従来の液晶表示装置に用いられているようなバックライトも必要ない。従って、有機ＥＬ装置は、その厚みを極めて薄型化することができるという利点を有する。

ところで、表示装置として一般的に用いられているＣＲＴ（Cathode Ray Tube）においては、全表示領域に占める発光領域の割合が小さい場合には、その表示領域の輝度を高めるピーク輝度表示が行われる。例えば、打ち上げ花火の画像を表示する場合を例に挙げると、花火が輝いてる僅かな部分の輝度は、背景の殆どが白表示である場合よりも背景の殆どが黒表示である場合の方が高く設定される。これにより、表示画像にメリハリをつけることができる。以下の特許文献１及び非特許文献１には、有機ＥＬ装置において、全表示領域に占める発光領域の割合に応じて有機ＥＬ素子に印加する電圧を変化させてピーク輝度表示を実現する技術が開示されている。
特開２００２−２９７０９７号公報 秋本，「インバーター回路を用いた電圧駆動型有機ＥＬディスプレイ」，第１３８回ＪＯＥＭ講演会要旨集，有機エレクトロニクス材料研究会，２００４年１月１３日，ｐ．１５−ｐ．２１

ところで、上記の文献に開示されたように、有機ＥＬ素子に印加する電圧を変化させることにより確かにピーク輝度表示を実現することができる。しかしながら、ピーク輝度表示を実現するために、有機ＥＬ素子に印加する電圧を変化させてしまうと、変化させた電圧に併せて表示画像の階調に応じた電圧を変更する必要が生ずる。例えば、有機ＥＬ素子に印加する最大電圧が１０Ｖであり、表現する階調が１０階調であったとすると、有機ＥＬ素子に印加する電圧を１Ｖ単位で変化させれば１０階調の全てを表現することができる。しかしながら、ピーク輝度表示を実現するために、例えば有機ＥＬ素子に印加する最大電圧を１５Ｖに変更してしまうと、各階調を表現するためには１．５Ｖを単位として変化させなければならなくなる。以上から、従来の技術においては、信号処理が複雑になるという問題があった。

本発明は、上記事情に鑑みてなされたものであり、全表示領域に占める発光領域の割合に応じて印加する電圧を変化させることなく、その割合に応じた輝度制御を行うことができる有機ＥＬ装置及びその駆動方法、並びに当該有機ＥＬ装置を備える電子機器を提供することを目的とする。

上記課題を解決するために、本発明の有機ＥＬ装置は、発光素子を有する画素を複数備えた有機ＥＬ装置であって、表示画像の輝度割合に応じて画素に設けられる前記発光素子の発光時間を調整する駆動装置を備えることを特徴としている。
この発明によると、画素に設けられる発光素子の発光時間を表示画像の輝度割合（全表示領域に占める発光領域の割合）に応じて調整しているため、例えば表示画像の輝度割合が小さい場合には発光素子の発光時間を長くし、逆に表示画像の輝度割合が大きい場合には発光素子の発光時間を短くするといった駆動を行うことができる。これにより、発光素子に印加する電圧を変えることなく、表示画像の輝度割合に応じた輝度制御を行うことができ、この結果としてＣＲＴのようなメリハリのある表示を行うことができるという効果がある。
ここで、表示画像の輝度割合とは、有機ＥＬ装置の有効表示領域内に設けられる発光素子の全てを最大輝度で表示させた場合のそれらの輝度の積算値と、表示画像により表示すべき発光素子のみを表示させた場合のそれらの輝度の積算値との比をいう。つまり、個々の発光素子の最大輝度をＬ_ｍａｘとし、表示画像により表示すべき発光素子のみを表示させた場合の個々の発光素子の輝度をＬ_ｋ（ｋは表示画像により表示すべき発光素子の数）とすると、表示画像の輝度割合Ｌ_ｒは以下の（１）式で表され、０≦Ｌ_ｒ≦１の値を取り得る。
Ｌ_ｒ＝ΣＬ_ｋ／ΣＬ_ｍａｘ ……（１）
また、本発明の有機ＥＬ装置は、前記駆動装置が、前記画素に設けられる前記発光素子を非発光とするタイミングを調整することにより、前記発光素子の発光時間を調整することを特徴としている。
この発明によると、発光素子を非発光とするタイミングを調整することによって発光素子の発光時間を調整しているため、発光素子の駆動及び装置構成をさほど複雑化することなく表示画像の輝度割合に応じた輝度制御を行うことができる。
ここで、第１の具体的構成は、本発明の有機ＥＬ装置が、前記複数の画素のうちの所定数の画素を単位として設けられた複数の書込用走査線と、前記書込用走査線に対応して設けられた複数の消去用走査線と、前記書込用走査線が設けられる単位の前記所定数の画素毎に設けられ、前記書込用走査線及び前記消去用走査線に対して直交する方向に延びる複数のデータ線とを備え、前記駆動装置は、前記書込用走査線を介して前記画素に設けられる前記発光素子を発光させ、前記消去用走査線を介して前記画素に設けられる発光素子を非発光としている。
この構成において、前記駆動装置は、前記複数の書込用走査線のうちの所定数を単位として駆動する複数の書込用走査ドライバを備えることが望ましい。
更には、前記駆動装置は、前記複数の消去用走査線のうちの所定数を単位として駆動する複数の消去用走査ドライバを備えることが望ましい。
かかる構成では、前記駆動装置は、前記書込用走査ドライバ又は前記消去用ドライバの数で所定の単位期間を分割し、分割した期間内の各々で前記発光素子の発光及び非発光を制御することが好ましい。
この発明によれば、複数の書込用走査線のうちの所定数を単位として駆動する複数の書込用走査ドライバ及び消去用ドライバを備えており、これらの数で所定の単位期間を分割した期間内の各々で発光素子の発光及び非発光を制御しているため、フリッカ等のちらつきを抑制することができる。また、複数のドライバを備えることで、ドライバの消費電力を低減することも可能である。
また、本発明の駆動装置は、前記画素の各々が、前記書込用走査線及び前記データ線からの信号に基づいて前記発光素子をそれぞれ駆動する駆動素子と、前記駆動素子の特性のばらつきを補償する補償回路とを備えることを特徴としている。
この発明によると、前記画素の各々に、発光素子を駆動する駆動素子の特性のばらつきを補償する補償回路が設けられているため、駆動素子の特性ばらつきを補償して良好な画像表示を行うことができる。
また、第２の具体的構成は、前記複数の画素のうちの所定数の画素を単位として設けられた複数の走査線と、前記走査線が設けられる単位の前記所定数の画素毎に設けられ、前記走査線に対して直交する方向に延びる複数のデータ線とを備え、前記駆動装置は、前記複数の走査線の内の何れか１つを選択する期間を、第１期間及び第２期間に分けて前記発光素子の発光時間を調整している。
この構成において、前記駆動装置は、前記複数の走査線のうちの所定数を単位として駆動する複数の走査ドライバを備えることが望ましい。
かかる構成では、前記駆動装置は、前記第１期間及び前記第２期間の各々を、前記走査ドライバの数で分割し、分割した期間内の各々で前記発光素子の発光及び非発光を制御するのが好ましい。
また、本発明の有機ＥＬ装置は、前記画素の各々が、前記走査線及び前記データ線からの信号に基づいて前記発光素子をそれぞれ駆動する駆動素子と、前記駆動素子の特性のばらつきを補償する補償回路とを備えることを特徴としている。
この発明によると、前記画素の各々に、発光素子を駆動する駆動素子の特性のばらつきを補償する補償回路が設けられているため、駆動素子の特性ばらつきを補償して良好な画像表示を行うことができる。
また、本発明の有機ＥＬ装置は、前記画素が、赤色を発光する赤色発光素子、緑色を発光する緑色発光素子、及び青色を発光する青色発光素子を備えており、前記駆動装置は、前記画素に設けられる前記赤色発光素子、緑色発光素子、及び青色発光素子の各々を同一の発光開始タイミングで発光させ、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を同一の非発光開始タイミングで非発光とすることを特徴としている。
この発明によると、画素に設けられる赤色発光素子、緑色発光素子、及び青色発光素子の各々を同一の発光開始タイミングで発光させるとともに、同一の非発光開始タイミングで非発光としているため、発光素子の駆動及び装置構成をさほど複雑化することなく表示画像の輝度割合に応じた輝度制御を行うことができる。
また、本発明の有機ＥＬ装置は、前記駆動装置が、前記表示画像の輝度割合に対して、前記発光素子の発光輝度が非線形となるように前記発光素子の発光時間を調整することを特徴としている。
この発明によると、表示画像の輝度割合に対する発光素子の発光輝度が非線形となるように発光素子の発光時間が調整されるため、従来から用いられているＣＲＴのようにメリハリのある表示を自然に行うことができる。
上記課題を解決するために、本発明の有機ＥＬ装置の駆動方法は、発光素子を有する画素を複数備えた有機ＥＬ装置の駆動方法であって、表示画像の輝度割合に応じて画素に設けられる前記発光素子の発光時間を調整することを特徴としている。
この発明によると、画素に設けられる発光素子の発光時間を表示画像の輝度割合（全表示領域に占める発光領域の割合）に応じて調整しているため、例えば表示画像の輝度割合が小さい場合には発光素子の発光時間を長くし、逆に表示画像の輝度割合が大きい場合には発光素子の発光時間を短くするといった駆動を行うことができる。これにより、発光素子に印加する電圧を変えることなく、表示画像の輝度割合に応じた輝度制御を行うことができ、この結果としてＣＲＴのようなメリハリのある表示を行うことができるという効果がある。
また、本発明の有機ＥＬ装置の駆動方法は、前記画素に設けられる前記発光素子を非発光とするタイミングを調整することにより、前記発光素子の発光時間を調整することを特徴としている。
この発明によると、発光素子を非発光とするタイミングを調整することによって発光素子の発光時間を調整しているため、発光素子の駆動及び装置構成をさほど複雑化することなく表示画像の輝度割合に応じた輝度制御を行うことができる。
また、本発明の有機ＥＬ装置の駆動方法は、前記画素は、赤色を発光する赤色発光素子、緑色を発光する緑色発光素子、及び青色を発光する青色発光素子を備えており、前記画素に設けられる前記赤色発光素子、緑色発光素子、及び青色発光素子の各々を同一の発光開始タイミングで発光させ、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を同一の非発光開始タイミングで非発光とすることを特徴としている。
この発明によると、画素に設けられる赤色発光素子、緑色発光素子、及び青色発光素子の各々を同一の発光開始タイミングで発光させるとともに、同一の非発光開始タイミングで非発光としているため、発光素子の駆動及び装置構成をさほど複雑化することなく表示画像の輝度割合に応じた輝度制御を行うことができる。

更に、本発明の有機ＥＬ装置の駆動方法は、前記表示画像の輝度割合に対して、前記発光素子の発光輝度が非線形となるように前記発光素子の発光時間を調整することを特徴としている。
この発明によると、表示画像の輝度割合に対する発光素子の発光輝度が非線形となるように発光素子の発光時間が調整されるため、従来から用いられているＣＲＴのようにメリハリのある表示を自然に行うことができる。
本発明の電子機器は、上記の何れかに記載の有機ＥＬ装置を備えたことを特徴としている。
この構成によれば、良好な表示特性を有する電子機器を提供することができる。

以下、図面を参照して本発明の一実施形態による有機ＥＬ装置及びその駆動方法並びに電子機器について詳細に説明する。尚、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。

〔第１実施形態〕
図１は、本発明の第１実施形態による有機ＥＬ装置の電気的構成を示すブロック図である。図１に示す通り、本実施形態の有機ＥＬ装置１は、周辺駆動装置２と表示パネル部３とを含んで構成される。周辺駆動装置２は、ＣＰＵ（中央処理装置）４、主記憶部５、グラフィックコントローラ６、ルックアップテーブル（ＬＵＴ）７、タイミングコントローラ８、及びビデオＲＡＭ（ＶＲＡＭ）９を含んで構成される。尚、ＣＰＵ４に変えてＭＰＵ（演算処理装置）を備える構成であっても良い。また、表示パネル部３は、表示パネル１１、書き込み用走査ドライバ１２、消去用走査ドライバ１３、及びデータドライバ１４を含んで構成される。

周辺駆動装置２が備えるＣＰＵ（中央処理装置）は、主記憶部５に記憶された画像データを読み出し、主記憶部５を用いて展開処理等の各種処理を行ってグラフィックコントローラ６に出力する。グラフィックコントローラ６は、ＣＰＵ４から出力された画像データを元に表示パネル部３に対応した画像データ及び同期信号（垂直同期信号、水平同期信号）を生成する。グラフィックコントローラ６はデータ生成部６ａで生成した画像データをＶＲＡＭ９に転送し、生成した同期信号をタイミングコントローラ８に出力する。

また、グラフィックコントローラ６の輝度情報解析部６ｂはＣＰＵ４から出力された画像データを元に画像データの輝度割合を算出する。ここで、画像データの輝度割合とは、表示パネル１１に設けられる画素（詳細は後述する）の全てを最大輝度で表示させた場合のそれらの輝度の積算値と、画像データにより表示すべき画素のみを表示させた場合のそれらの輝度の積算値との比をいう。

つまり、個々の画素の最大輝度をＬ_ｍａｘとし、画像データにより表示すべき画素のみを表示させた場合の個々の画素の輝度をＬ_ｋ（ｋは画像データにより表示すべき画素の数）とすると、画像データの輝度割合Ｌ_ｒは以下の（２）式で表され、０≦Ｌ_ｒ≦１の値を取り得る。
Ｌ_ｒ＝ΣＬ_ｋ／ΣＬ_ｍａｘ ……（２）

尚、表示パネル１１に設けられる画素の全てを最大輝度で表示させた場合、即ち画像データの輝度割合Ｌ_ｒが「１」である場合には、表示パネル１１には最も明るい白色表示がなされる。画像データの輝度割合Ｌ_ｒが「１」に近づくにつれて発光する画素数が多くなって発光面積が大きくなり、表示パネル１１の全体が白色表示されることになる。逆に、画像データの輝度割合Ｌ_ｒが「０」に近づくにつれて発光する画素数が少なくなって発光面積が小さくなり、表示パネル１１の殆どは黒色表示がなされていることになる。

また、輝度情報解析部６ｂは、算出した画像データの輝度割合とルックアップテーブル７に格納されている内容とに基づいて、画素の発光している有機ＥＬ素子（詳細は後述）の発光時間を調整するための制御信号を生成する。グラフィックコントローラ６は輝度情報解析部６ｂで生成した制御信号を上記の同期信号とともにタイミングコントローラ８に出力する。ルックアップテーブル７には、画像データの輝度割合に対する有機ＥＬ素子の発光時間を規定するデータが格納されている。尚、ルックアップテーブル７に格納されたデータに基づいた有機ＥＬ素子の発光時間の制御についての詳細は後述する。

ＶＲＡＭ９は、グラフィックコントローラ６から出力された画像データを表示パネル部３のデータドライバ１４に出力し、タイミングコントローラ８は水平同期信号を表示パネル部３のデータドライバ１４に出力するとともに、垂直同期信号を表示パネル部３の書き込み用走査ドライバ１２に出力する。更に、タイミングコントローラ８は、表示パネル１１に設けられた有機ＥＬ素子を非発光とするための消去用の走査信号を表示パネル部３の消去用走査ドライバ１３に出力する。尚、ＶＲＡＭ９からの画像データとタイミングコントローラ８からの各種信号とは同期が取られて表示パネル１１に出力される。

［表示パネル部３］
図２は、本発明の第１実施形態による有機ＥＬ装置が備える表示パネル部の構成を示すブロック図である。図２に示す通り、表示パネル部３の表示パネル１１は、行方向に沿って延びるｎ本（ｎは自然数）の書き込み用走査線ＹＷ１〜ＹＷｎと、行方向に沿って延びる３ｎ本の消去用走査線ＹＥ１〜ＹＥｎとを備えている。また、表示パネル１１は、行方向に直交する列方向に沿って延びる３ｍ本（ｍは自然数）のデータ線Ｘ１〜Ｘ３ｍを備えている。

更に、表示パネル１１には、書き込み用走査線ＹＷ１〜ＹＷｎ（消去用走査線ＹＥ１〜ＹＥｎ）とデータ線Ｘ１〜Ｘ３ｍとの交差部に対応する位置に複数の画素２０を有している。つまり、各画素２０は、行方向に沿って延びる複数の書き込み用走査線ＹＷ１〜ＹＷｎ（消去用走査線ＹＥ１〜ＹＥｎ）と、列方向に沿って延びる複数のデータ線Ｘ１〜Ｘ３ｍとの交点にそれぞれ配置され電気的に接続されることによりマトリクス状に配列されている。

図３は、本発明の第１実施形態による有機ＥＬ装置が備える表示パネルの左上隅に位置する画素２０の構成を示す回路図である。図３に示す通り、表示パネル１１の左上隅に位置する画素２０は、赤色の光を放射する画素２０Ｒと、発光層から緑色の光を放射する画素２０Ｇと、発光層から青色の光を放射する画素２０Ｂとを有している。尚、表示パネル１１に設けられる他の画素も以下に説明する画素２０Ｒ，２０Ｇ，２０Ｂから構成されている。

画素２０Ｒには、書き込み用走査線ＹＷ１を介して書き込み用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ１から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して電源線Ｌｒに電気的に接続したときに電源線Ｌｒから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通電極２６との間に挟み込まれた有機ＥＬ素子２５Ｒとが設けられている。また、消去用走査線ＹＥ１を介して消去用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２７が設けられている。このスイッチング用ＴＦＴのソース電極は電源線Ｌｒに接続され、ドレイン電極はスイッチング用ＴＦＴ２１、保持容量２２、及び駆動用ＴＦＴ２３の接続点Ｐ１に接続されている。

画素２０Ｇには、書き込み用走査線ＹＷ１を介して書き込み用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ２から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して電源線Ｌｇに電気的に接続したときに電源線Ｌｇから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通電極２６との間に挟み込まれた有機ＥＬ素子２５Ｇとが設けられている。また、消去用走査線ＹＥ１を介して消去用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２７が設けられている。このスイッチング用ＴＦＴのソース電極は電源線Ｌｇに接続され、ドレイン電極はスイッチング用ＴＦＴ２１、保持容量２２、及び駆動用ＴＦＴ２３の接続点Ｐ１に接続されている。

同様に、画素２０Ｂには、書き込み用走査線ＹＷ１を介して書き込み用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ３から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して電源線Ｌｂに電気的に接続したときに電源線Ｌｂから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通電極２６との間に挟み込まれた有機ＥＬ素子２５Ｂとが設けられている。また、消去用走査線ＹＥ１を介して消去用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２７が設けられている。このスイッチング用ＴＦＴのソース電極は電源線Ｌｂに接続され、ドレイン電極はスイッチング用ＴＦＴ２１、保持容量２２、及び駆動用ＴＦＴ２３の接続点Ｐ１に接続されている。

上記構成の画素２０において、書き込み用走査線ＹＷ１が駆動されてスイッチング用ＴＦＴ２１がオン状態になると、そのときのデータ線Ｘ１〜Ｘ３の電位が画素２０Ｒ，２０Ｇ，２０Ｂの保持容量２２にそれぞれ保持される。次いで、各保持容量２２の状態に応じて、画素２０Ｒ，２０Ｇ，２０Ｂに設けられた駆動用ＴＦＴ２３各々のオン・オフ状態が決まる。そして、駆動用ＴＦＴ２３のチャネルを介して電源線Ｌｒ，Ｌｇ，Ｌｂの各々から各画素２０Ｒ，２０Ｇ，２０Ｂの画素電極２４にそれぞれ電流が流れ、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々を介して共通電極２６に電流が流れる。すると、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂは流れる電流量に応じて発光する。

また、書き込み用走査線ＹＷ１が駆動されてない状態で、消去用走査線ＹＥ１が駆動されて画素２０Ｒ，２０Ｇ，２０Ｂに設けられたスイッチング用ＴＦＴ２７の各々がオン状態になると、各画素２０Ｒ，２０Ｇ，２０Ｂにおける接続点Ｐ１の電位は電源線Ｌｒ，Ｌｇ，Ｌｂの電位とそれぞれ同電位になり、保持容量２２の電位差が「０」になるとともに駆動用ＴＦＴ２３がオン状態にある場合にはオフ状態となる。これにより、各画素２０Ｒ，２０Ｇ，２０Ｂに設けられた保持容量２２の各々にデータ線Ｘ１〜Ｘ３の電位が保持されており、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々が発光していたとしても、消去用走査線ＹＥ１が駆動されると保持容量２２の電位差が「０」になって有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂは非発光状態（オフ状態）になる。

図２に戻り、表示パネル１１には、列方向に沿って複数の電源線Ｌｒ，Ｌｇ，Ｌｂが画素２０Ｒ，２０Ｇ，２０Ｂに隣接して配線されている。これらの電源線Ｌｒ，Ｌｇ，Ｌｂには、電源供給線ＬＲ，ＬＧ，ＬＢをそれぞれ介して駆動電圧ＶＥＲ，ＶＥＧ，ＶＥＢが供給される。尚、本実施形態では、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々に対して異なる駆動電圧ＶＥＲ，ＶＥＧ，ＶＥＢを印加しているが、電源線Ｌｒ，Ｌｇ，Ｌｂ及び電源供給線ＬＲ，ＬＧ，ＬＢを共通化して有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々に同一の駆動電圧を印加して駆動しても良い。

［周辺駆動装置２］
次に、周辺駆動装置２について説明する。前述した通り、周辺駆動装置２は、表示パネル部３に対して画像データ及び同期信号を出力する訳であるが、これらを基本クロック信号ＣＬＫに同期させて出力する。図４は、本発明の第１実施形態において、周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。図４に示す通り、周辺駆動装置２は、データドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸを生成して表示パネル部３に設けられたデータドライバ１４に出力する。

データドライバスタートパルスＳＰＸは、書き込み用走査線ＹＷ１〜ＹＷｎの一つを選択する毎に出力され、その選択した一つの書き込み用走査線ＹＷ１〜ＹＷｎ上の各画素２０を図２において左から右へ点順次で選択するための信号である。データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸは、相補信号であって上記のデータドライバスタートパルスＳＰＸを順番にシフトさせるための信号である。本実施形態では、画素２０は、赤用の画素２０Ｒ、緑用の画素２０Ｇ、青用の画素２０Ｂを一つの組としている。そして、データドライバクロック信号ＣＬＸ、データドライバクロック反転信号ＣＢＸに応答して１組を１単位としてデータドライバスタートパルスＳＰＸがシフトされて、図２において左から右に順番に１組の画素２０Ｒ，２０Ｇ，２０Ｂを選択するようになっている。

また、周辺駆動装置２は、基本クロック信号ＣＬＫに基づいて、図４のタイムチャートに示す通り、書き込み用走査ドライバスタートパルスＳＰＹＷ、書き込み用走査ドライバクロック信号ＣＬＹＷ、及び書き込み用走査ドライバクロック反転信号ＣＢＹＷを生成してデータドライバ１４に出力する。書き込み用走査ドライバスタートパルスＳＰＹＷは、書き込み用走査線ＹＷ１〜ＹＷ２を上から下に線順次で選択する際の最も上の走査線ＹＷ１を選択する際に、出力される信号である。書き込み用走査ドライバクロック信号ＣＬＹＷ及び書き込み用走査ドライバクロック反転信号ＣＢＹＷは、相補信号であって、線順次で書き込み用走査線を選択するために書き込み用走査ドライバスタートパルスＳＰＹＷを順番にシフトさせるための信号である。

周辺駆動装置２は、主記憶部５に記憶されている画像データに基づいて、各画素２０（２０Ｒ，２０Ｇ，２０Ｂ）の赤用アナログ画像信号ＶＡＲ、緑用アナログ画像信号ＶＡＧ、及び青用アナログ画像信号ＶＡＢを生成する。周辺駆動装置２は、生成したこれらアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢを前述したデータドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸに同期してデータドライバ１４に出力する。

つまり、周辺駆動装置２は、データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸに同期して選択された走査線上の各画素２０（２０Ｒ，２０Ｇ，２０Ｂ）であって左から右に順番に点順次に選択画素のアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢを出力する。アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢは、所定範囲の値を取り得るアナログ信号であって、対応する画素２０の有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光輝度を決定する信号である。

また、周辺駆動装置２は、基本クロック信号ＣＬＫに基づいて、図２に示す通り、消去用走査ドライバスタートパルスＳＰＹＥ、並びに、消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＣＢＹＥを生成して消去用走査ドライバ１３に出力する。消去用走査ドライバスタートパルスＳＰＹＥは、消去用走査線ＹＥ１〜ＹＥｎを上から下に線順次で選択する際の最も上の消去用走査線ＹＥ１を選択する際に出力される信号である。消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＣＢＹＥは、相補信号であって、線順次で消去用走査線を選択するために消去用走査ドライバスタートパルスＳＰＹＥを順番にシフトさせるための信号である。

周辺駆動装置２は、フレームの各々において、前述した書き込み用走査ドライバスタートパルスＳＰＹＷを書き込み用走査ドライバ１２に出力した後に、消去用走査ドライバスタートパルスＳＰＹＥを所定のタイミングで消去用走査ドライバ１３に出力する。これにより、各画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする（消去する）ことで、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂ各々の発光時間を調整する。

［書き込み用走査ドライバ１２及び消去用走査ドライバ１３］
次に、書き込み用走査ドライバ１２及び消去用走査ドライバ１３について説明する。図５は、本発明の第１実施形態の有機ＥＬ装置が備える書き込み用走査ドライバ１２の構成を示す回路図である。図５に示す通り、書き込み用走査ドライバ１２は、周辺駆動装置２からの書き込み用走査ドライバスタートパルスＳＰＹＷ、書き込み用走査ドライバクロック信号ＣＬＹＷ、及び書き込み用走査ドライバクロック反転信号ＣＢＹＷを入力としている。

書き込み用走査ドライバ１２は、シフトレジスタ１２ａ及びレベルシフタ１２ｂを含んで構成される。シフトレジスタ１２ａは、図５に示す通り、書き込み用走査線ＹＷ１〜ＹＷｎに対応したｎ個の保持回路３０を備えている。尚、図５においては、図示の都合上、２個の保持回路３０のみを図示している。各保持回路３０は、インバータ回路３１、ラッチ部３２、及びＮＡＮＤ回路３３を含んで構成される。

奇数段目の保持回路３０のインバータ回路３１には書き込み用走査ドライバクロック反転信号ＣＢＹＷが、偶数段目の保持回路３０のインバータ回路３１には書き込み用走査ドライバクロック信号ＣＬＹＷが同期信号として入力される。奇数段目の保持回路３０のインバータ回路３１は、書き込み用走査ドライバクロック反転信号ＣＢＹＷの立ち上がりに応答して書き込み用走査ドライバスタートパルスＳＰＹＷを入力しラッチ部３２に出力する。偶数段目の保持回路３０のインバータ回路３１は、書き込み用走査ドライバクロック信号ＣＬＹＷの立ち上がりに応答して書き込み用走査ドライバスタートパルスＳＰＹＷを入力しラッチ部３２に出力する。

各保持回路３０のラッチ部３２は、２個のインバータ回路からなり、奇数段目の保持回路３０のラッチ部３２には書き込み用走査ドライバクロック信号ＣＬＹＷが、偶数段目の保持回路３０のラッチ部３２には書き込み用走査ドライバクロック反転信号ＣＢＹＷが同期信号として入力される。奇数段目の保持回路３０のラッチ部３２は、書き込み用走査ドライバクロック信号ＣＬＹＷの立ち上がりに応答してインバータ回路３１からの書き込み用走査ドライバスタートパルスＳＰＹＷを入力し保持する。偶数段目の保持回路３０のラッチ部３２は、書き込み用走査ドライバクロック反転信号ＣＢＹＷの立ち上がりに応答してインバータ回路３１からの書き込み用走査ドライバスタートパルスＳＰＹＷを入力し保持する。各ラッチ部３２は、保持した書き込み用走査ドライバスタートパルスＳＰＹＷを次段の保持回路３０のインバータ回路３１に出力する。従って、周辺駆動装置２から出力されたＨレベルの書き込み用走査ドライバスタートパルスＳＰＹＷは、書き込み用走査ドライバクロック信号ＣＬＹＷ及び書き込み用走査ドライバクロック反転信号ＣＢＹＷに同期して、書き込み用走査線ＹＷ１の保持回路３０から順番に書き込み用走査線ＹＷｎの保持回路３０までシフトされていく。

保持回路３０に設けたＮＡＮＤ回路３３は、一方の入力端子がラッチ部３２の出力端子に接続され、他方の入力端子が次段の保持回路３０に設けたラッチ部３２の出力端子と接続されている。従って、各保持回路３０のＮＡＮＤ回路３３は、その保持回路３０及び次段の保持回路３０のラッチ部３２がＨレベルの書き込み用走査ドライバスタートパルスＳＰＹＷを保持するとＬレベルの信号を出力する。そして、ＮＡＮＤ回路３３は、その保持回路３０のラッチ部３２がその書き込み用走査ドライバスタートパルスＳＰＹＷをシフトさせるとＨレベルの信号を出力する。以後、新たな書き込み用走査ドライバスタートパルスＳＰＹＷをラッチ部３２がそれぞれ保持するまで、ＮＡＮＤ回路３３はＨレベルの信号を出力する。尚、保持回路３０（ＮＡＮＤ回路３３）から出力される信号のＬレベルに立ち下がってからＨレベルに立ち上がる期間は、書き込み用走査ドライバクロック信号ＣＬＹＷ（書き込み用走査ドライバクロック反転信号ＣＢＹＷ）の１／２周期となる。

各保持回路３０に設けられたＮＡＮＤ回路３３からの信号は、レベルシフタ１２ｂに出力される。レベルシフタ１２ｂは、図５に示す通り、保持回路３０の各々に対応したｎ個のバッファ回路３４を備えている。これらのバッファ回路３４は、書き込み用走査線ＹＷ１〜ＹＷｎにそれぞれ接続されている。従って、バッファ回路３４は、対応する保持回路３０から出力される信号を書き込み用走査信号ＳＣｗ１〜Ｓｃｗｎとして書き込み用走査線ＹＷ１〜ＹＷｎのそれぞれに出力する。レベルシフタ１２ｂは、書き込み用走査信号ＳＣｗ１〜Ｓｃｗｎによって書き込み用走査線ＹＷ１〜ＹＷｎを上から順番に下まで線順次で選択し、画像データに応じたデータ電流Ｉｄ１〜Ｉｄ３ｍを、選択した書き込み用走査線に接続された画素２０にそれぞれ書き込む。

消去用走査ドライバ１３は、図２に示す通り、周辺駆動装置２からの消去用走査ドライバスタートパルスＳＰＹＥ並びに、消去用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＣＢＹＥを生成して消去用走査ドライバ１３を入力としている。この消去用走査ドライバ１３は、シフトレジスタ１３ａ及びレベルシフタ１３ｂを含んで構成される。消去用走査ドライバ１３に設けられるシフトレジスタ１３ａは、書き込み用走査ドライバ１２に設けられる図５に示すシフトレジスタ１２ａと同様の構成である。また、消去用走査ドライバ１３に設けられるレベルシフタ１３ｂは、書き込み用走査ドライバ１２に設けられる図５に示すレベルシフタ１２ａと同様の構成である。尚、シフトレジスタ１３ａ及びレベルシフタ１３ｂの動作は、シフトレジスタ１２ａ及びレベルシフタ１２ｂと同様であるため説明を省略する。

［データドライバ１４］
次に、データドライバ１４について説明する。図６は、本発明の第１実施形態の有機ＥＬ装置が備えるデータドライバ１４の構成を示す回路図である。図６に示す通り、データドライバ１４は、周辺駆動装置２からのデータドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸを入力する。また、データドライバ１４は、周辺駆動装置２から赤用アナログ画像信号ＶＡＲ、緑用アナログ画像信号ＶＡＧ、及び青用アナログ画像信号ＶＡＢを入力する。そして、データドライバ１４は、これら各信号に基づいて各データ線Ｘ１〜Ｘ３ｍに書き込み用走査線ＹＷ１〜ＹＷｎの選択動作に同期してデータ線Ｘ１〜Ｘ３ｍの各々を駆動するためのデータ電流Ｉｄ１〜Ｉｄ３ｍを供給する。

図６に示す通り、データドライバ１４は、シフトレジスタ１４ａ及び複数（３ｍ個）のトランジスタ１４ｂを含んで構成される。シフトレジスタ１４ａは、３ｍ本のデータ線Ｘ１〜Ｘ３ｍであって３本のデータ線を１組としその組数に対応した数（ｍ個）の保持回路４０を有している。尚、図６では、説明の便宜上、３個の保持回路４０のみを図示している。各保持回路４０は、インバータ回路４１、ラッチ部４２、ＮＡＮＤ回路４３、及びインバータ回路４４から構成されている。

各保持回路４０のインバータ回路４１は、奇数段目の保持回路４０のインバータ回路４１にはデータドライバクロック信号ＣＬＸが、偶数段目の保持回路４０のインバータ回路４１にはデータドライバクロック反転信号ＣＢＸが同期信号として入力される。奇数段目の保持回路４０のインバータ回路４１は、データドライバクロック信号ＣＬＸの立ち上がりに応答してデータドライバスタートパルスＳＰＸを入力しラッチ部４２に出力する。偶数段目の保持回路４０のインバータ回路４１は、データドライバクロック反転信号ＣＢＸの立ち上がりに応答してデータドライバスタートパルスＳＰＸを入力しラッチ部４２に出力する。

各保持回路４０のラッチ部４２は、２個のインバータ回路からなり、奇数段目の保持回路４０のラッチ部４２にはデータドライバクロック反転信号ＣＢＸが、偶数段目の保持回路４０のラッチ部４２にはデータドライバクロック信号ＣＬＸが同期信号として入力される。奇数段目の保持回路４０のラッチ部４２は、データドライバクロック反転信号ＣＢＸの立ち上がりに応答してインバータ回路４１からのデータドライバスタートパルスＳＰＸを入力し保持する。偶数段目の保持回路４０のラッチ部４２は、データドライバクロック信号ＣＬＸの立ち上がりに応答してインバータ回路４１からのデータドライバスタートパルスＳＰＸを入力し保持する。各ラッチ部４２は、保持したデータドライバスタートパルスＳＰＸを次段の保持回路４０のインバータ回路４１に出力する。

従って、周辺駆動装置２から出力されたＨレベルのデータドライバスタートパルスＳＰＸは、データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸに同期して、３本のデータ線Ｘ１〜Ｘ３に対応する保持回路４０から順番にデータ線Ｘ３ｍ−２〜Ｘ３ｍに対応する保持回路４０までシフトされていく。

保持回路４０のＮＡＮＤ回路４３は、その入力端子の一方がラッチ部４２の出力端子に接続され、他方が次段の保持回路４０に設けられたラッチ部４２の出力端子に接続されている。従って、各保持回路４０のＮＡＮＤ回路４３は、その保持回路４０のラッチ部４２及び次段の保持回路４０のラッチ部４２が共にＨレベルのデータドライバスタートパルスＳＰＸを保持すると、Ｌレベルの信号を出力する。そして、ＮＡＮＤ回路４３は、その保持回路４０のラッチ部４２がそのデータドライバスタートパルスＳＰＸをシフトさせるとＨレベルの信号を出力する。以後、新たなデータドライバスタートパルスＳＰＸをラッチ部４２がそれぞれ保持するまで、ＮＡＮＤ回路４３はＨレベルの信号を出力する。

尚、保持回路４０（ＮＡＮＤ回路４３）から出力される信号がＬレベルに立ち下がってからＨレベルに立ち上がるまでの期間は、データドライバクロック信号ＣＬＸ（データドライバクロック反転信号ＣＢＸ）の１／２周期となる。各保持回路４０に設けられたＮＡＮＤ回路４３の出力信号は、インバータ回路４４を介してレベル反転されて反転出力信号ＵＢＸとして出力される。尚、図４では、ｍ個のＮＡＮＤ回路４３に基づく反転出力信号ＵＢＸを、図６中の左側から順にＵＢＸ１，ＵＢＸ２，ＵＢＸ３，…，ＵＢＸｍ−１，ＵＢＸｍと表記している。

また、データドライバ１４に設けられる複数のトランジスタ１４ｂは３個が１組とされており、各組の３つのトランジスタ１４ｂは、そのゲート電極がシフトレジスタ１４ａの１つのインバータ回路４４に接続されている。各組における１つのトランジスタ１４ｂは赤用アナログ画像信号ＶＡＲが入力される信号線に接続され、もう１つのトランジスタ１４ｂは緑用アナログ画像信号ＶＡＧが入力される信号線に接続され、残りの１つのトランジスタ１４ｂは青用アナログ画像信号ＶＡＢが入力される信号線に接続されている。また、各トランジスタ１４ｂは、データ線Ｘ１〜Ｘ３ｍにそれぞれ接続されている。

従って、シフトレジスタ１４ａから反転出力信号ＵＢＸが出力される度に、１組のトランジスタ１４ｂが順次オン状態になり、アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢが１組の３本のデータ線に供給される。例えば、図６における左側のインバータ回路４４から反転出力信号ＵＢＸが出力されると、そのインバータ回路４４に接続された３つのトランジスタ１４ｂがオン状態になり、これによりデータ線Ｘ１〜Ｘ３にアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢがそれぞれ供給される。

次に、上記構成における有機ＥＬ装置１の動作について説明する。まず、周辺駆動装置２が備えるＣＰＵ（中央処理装置）は、主記憶部５に記憶された画像データを読み出し、主記憶部５を用いて展開処理等の各種処理を行ってグラフィックコントローラ６に出力する。１フレーム分の画像データがグラフィックコントローラ６に入力されると、グラフィックコントローラ６は、画素２０毎に１フレームにおけるアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢを作成する。

また、グラフィックコントローラ６の輝度情報解析部６ｂは、ＣＰＵ４から出力された画像データを元に画像データの輝度割合を算出する。輝度情報解析部６ｂは、算出した画像データの輝度割合とルックアップテーブル７に格納されているデータとに基づいて、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする（消去する）時間を決定する。以上の処理が終了すると、グラフィックコントローラ６は、作成したアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢをＶＲＡＭ９に出力し、更に、同期信号とともに決定した有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする（消去する）時間を示す情報をタイミングコントローラ８に出力する。

そして、アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢが、図４に示すデータドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸとともにデータドライバ１４へ出力され、書き込み用走査ドライバスタートパルスＳＰＹＷ、書き込み用走査ドライバクロック信号ＣＬＹＷ、及び書き込み用走査ドライバクロック反転信号ＣＢＹＷが書き込み用走査ドライバ１２へ出力されて表示パネル１１の表示が行われる。

これらの信号が出力されると、書き込み用走査線ＹＷ１が選択され、この書き込み用走査線ＹＷ１に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。次に、書き込み用走査線ＹＷ２が選択され、この書き込み用走査線ＹＷ２に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。以下同様に、書き込み用走査線ＹＷ３〜ＹＷｎが順に選択されて各々の書き込み用走査線ＹＷ３〜ＹＷｎに接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。

上記の走査線ＹＷ１〜Ｙｗｎの走査が行われている最中で、上記の書き込み用走査線ＹＷ１の走査を開始してから所定時間（上記の有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光させている時間）が経過すると、周辺駆動装置２のタイミングコントローラ８から消去用走査ドライバ１３へ、消去用走査ドライバスタートパルスＳＰＹＥが消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＣＢＹＥとともに出力される。これらの信号が出力されると、消去用走査線ＹＥ１が選択され、この消去用走査線ＹＥ１に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂが非発光とされる（消去される）。

次に、消去用走査線ＹＥ２が選択され、この消去用走査線ＹＥ２に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂが非発光とされる（消去される）。以下同様に、消去用走査線ＹＥ３〜ＹＥｎが順に選択されて各々の消去用走査線ＹＥ３〜ＹＥｎに接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が順次非発光とされる（消去される）。

上記の書き込み用走査線ＹＷｎまでの走査が完了すると１つのフレームについての走査が終了し、次のフレームについての走査が開始される。そして、このフレームについての走査が開始されてから、所定時間（上記の有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光させている時間）が経過すると、上記と同様に周辺駆動装置２のタイミングコントローラ８から消去用走査ドライバ１３へ、消去用走査ドライバスタートパルスＳＰＹＥが消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＣＢＹＥとともに出力されて消去用走査線ＹＥ１が選択され、この消去用走査線ＹＥ１に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂが非発光とされる（消去される）。そして、消去用走査線ＹＥ２〜ＹＥｎが順に選択されて各々の消去用走査線ＹＥ２〜ＹＥｎに接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が順次非発光とされる（消去される）。

図７は、本発明の一実施形態による有機ＥＬ装置の駆動方法を説明するための図である。尚、図７に示す図は、横軸に時間を取り、縦軸に走査線の走査方向を取ってある。図７（ａ）〜図７（ｃ）は、発光面積が１０％、５０％、１００％のときの有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光・非発光とする期間をそれぞれ示す図であり、各々の図においては発光面積が１０％、５０％、１００％のときの実表示領域４と発光面積との関係をそれぞれ模式的に図示している。

図７（ａ）に示す通り、発光面積が１０％のときには各走査線に接続された画素に設けられる有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々を１フレーム期間の間発光させ、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする期間は設けられていない。これに対し、図７（ｂ）に示す通り、発光面積が５０％のときには各走査線に接続された画素に設けられる有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々を１フレーム期間の前半分の期間だけ発光させ、残りの後半分の期間は有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光としている（消去している）。

更に、図７（ｃ）に示す通り、発光面積が１００％のときには各走査線に接続された画素に設けられる有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々を１フレーム期間の先頭の所定の期間だけ発光させ、残りの期間は有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光としている（消去している）。図７（ｃ）に示す例では、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光させる時間よりも有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする時間の方が長く設定される。

このように、本実施形態では、発光面積（表示画像の輝度割合）に応じて有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とするタイミングを調整して有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間を調整している。電圧（駆動電圧ＶＥＲ，ＶＥＧ，ＶＥＢ）は発光面積に依らず一定であるため、各有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光輝度は発光時間に依存する。このため、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂに印加する電圧（駆動電圧ＶＥＲ，ＶＥＧ，ＶＥＢ）を変えることなく、表示画像の輝度割合に応じた輝度制御を行うことができる。また、本実施形態においては、発光面積が大きい場合であっても駆動電圧を変化させる必要がないため、高い階調制御性を実現することができる。

尚、図７に示す例では、発光面積が１０％，５０％，１００％の場合のみを図示しているが、発光面積の各々に応じて有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする時間を設定することにより、発光面積に応じた輝度制御を連続的に行うことも可能である。有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とするタイミングは、図１に示すルックアップテーブル７に格納されるデータにより設定されるため、このデータをテーブルの内容を変更するだけで有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とするタイミングを自在に変えることができるため、装置構成の大幅な変更を招くこともない。

ここで、発光面積に応じた輝度制御は、従来のＣＲＴの輝度制御に近づけることが望ましい。図８は、ＣＲＴとＬＣＤ（液晶表示装置）の輝度制御の一例を示す図である。図８に示すグラフは、横軸に画像データ及び発光面積を取り、縦軸に輝度を取ってある。尚、横軸に取った画像データは、その値が「０」のときに黒表示が行われ、その値が「１００」のときに白表示が行われる。図８に示すグラフは２つのグラフに分けられる。つまり、発光面積を１００％に固定して画像データの値を「０」〜「１００」の範囲で変化させた第１グラフＲ１と、画像データの値を「１００」に固定して発光面積は１００％〜０％に変化させた第２グラフＲ２とに分けられる。尚、図中符号Ｈ１を付して示す波線のグラフがＣＲＴの輝度変化を示すグラフであり、符号Ｈ２を付して示す実線のグラフがＬＣＤの輝度変化を示すグラフである。

図８に示す通り、第１グラフＲ１においては、ＣＲＴの輝度変化を示すグラフＨ１及びＬＣＤの輝度変化を示すグラフＨ２の何れのグラフも画像データの値が大きくなるにつれて輝度の値が高くなることが分かる。しかしながら、第２グラフＲ２においては、ＣＲＴの輝度変化を示すグラフＨ１が発光面積の減少に従って輝度が非線形的に高くなっているのに対し、ＬＣＤの輝度変化を示すグラフＨ２は、一定輝度（画像データの値が「１００」のときの輝度）を保っていることが分かる。従来の有機ＥＬ装置は発光面積に応じた輝度制御が行われていなかったため、ＬＣＤの輝度変化を示すグラフＨ２と同様に、発光面積が変化しても一定輝度で発光していた。

これに対し、本実施形態の有機ＥＬ装置１は上述した駆動方法により、発光面積に応じた輝度制御を行っているため、ＣＲＴのようなメリハリのある表示を行うことができる。ここで、極力ＣＲＴの表示に近づけるために、発光面積に応じた輝度制御は、第２グラフにおけるＣＲＴの輝度変化を示すグラフＨ１の如く発光面積に応じて輝度が非線形に変化するように制御することが望ましい。

また、本実施形態においては、各画素２０Ｒ，２０Ｇ，２０Ｂに設けられた保持容量２２の各々にアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢに応じた電位を保持させ、この保持容量２２に保持された電位により駆動用ＴＦＴ２３を制御して有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々に流れる電流を制御している。このため、各画素２０Ｒ，２０Ｇ，２０Ｂに設けられる有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの特性（閾値電圧）にばらつきがあると、アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢに応じた表示がなされなくなる。

このため、各画素２０Ｒ，２０Ｇ，２０Ｂの構成を図９に示す構成にするのが望ましい。図９は、画素２０Ｒの他の構成例を示す図である。尚、画素２０Ｇ，２０Ｂについては、画素２０Ｒと同様の構成であるため、ここでは画素２０Ｒについてのみ説明し、画素２０Ｇ，２０Ｂの説明は省略する。図９に示す通り、画素２０Ｒにおける接続点Ｐ１（図３参照）には、駆動用ＴＦＴ２３の閾値電圧のばらつきを補償するための補償回路２８が設けられている。この補償回路２８を備えることにより、各画素２０Ｒ，２０Ｇ，２０Ｂに設けられた駆動用ＴＦＴ２３の閾値電圧のばらつきが補償され、良好な画像表示を行うことができる。

〔第２実施形態〕
図１０は、本発明の第２実施形態による有機ＥＬ装置の電気的構成を示すブロック図である。尚、図１に示す構成と同様の構成については同一の符号を付してある。図１０に示す本発明の第２実施形態による有機ＥＬ装置は、図１に示す本発明の第１実施形態による有機ＥＬ装置が備える消去用走査ドライバ１３を省略するとともに、表示パネル１１、書き込み用走査ドライバ１２、及びデータドライバ１４に代えて、構成の異なる表示パネル１５、走査ドライバ１６、及びデータドライバ１７を備えた点である。また、図１に示すタイミングコントローラ８に代えてタイミングコントローラ８ａを備えている。

図１に示すタイミングコントローラ８は、書き込み用走査ドライバクロック信号ＣＬＹＷ及び書き込み用走査ドライバクロック反転信号ＣＢＹＷを生成して書き込み用走査ドライバ１２に出力していた。これに対し、図１０に示すタイミングコントローラ８ａは、これらに代えて走査ドライバクロック信号ＣＬＹ及び走査ドライバクロック反転信号ＣＢＹを生成して走査ドライバ１６に出力している（図１１，図１３参照）。尚、走査ドライバクロック信号ＣＬＹ及び走査ドライバクロック反転信号ＣＢＹは、書き込み用走査ドライバクロック信号ＣＬＹＷ及び書き込み用走査ドライバクロック反転信号ＣＢＹＷと同様の信号である。また、書き込み用走査ドライバスタートパルスＳＰＹＷを生成して操作用ドライバ１６に出力する点はタイミングコントローラ８と同様である。図１３は、本発明の第２実施形態において、周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。

また、図１に示すタイミングコントローラ８は、消去用走査ドライバスタートパルスＳＰＹＥ、並びに、消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＣＢＹＥを生成して消去用走査ドライバ１３に出力していた。これに対し、図１０に示すタイミングコントローラ８ａは、消去用走査ドライバスタートパルスＳＰＹＥ及び書き込み期間選択信号ＩＮＨを生成して走査ドライバ１６に出力している（図１１参照）。

更に、図１に示すタイミングコントローラ８は、データドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸを生成して表示パネル部３に設けられたデータドライバ１４に出力していた。これに対し、図１０に示すタイミングコントローラ８ａは、これらデータドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸに加えてデータ線リセット信号ＲＳＴを生成してデータドライバ１７に出力している（図１１参照）。尚、データドライバ１７には、不図示の電源からデータ線リセット電位ＶＤＤが供給されている。

［表示パネル部３］
図１１は、本発明の第２実施形態による有機ＥＬ装置が備える表示パネル部の構成を示すブロック図である。図１１に示す通り、表示パネル部３が備える表示パネル１５の基本構成は、図２に示す表示パネル１１と同様であるが、ｎ本の書き込み用走査線ＹＷ１〜ＹＷｎに代えてｎ本の走査線Ｙ１〜Ｙｎが設けられており、消去用走査ドライバ１３の省略に伴って消去用走査線ＹＥ１〜ＹＥｎが省略されている点が異なる。

図１２は、本発明の第２実施形態による有機ＥＬ装置が備える表示パネルの左上隅に位置する画素２０の構成を示す回路図である。図１２に示す通り、表示パネル１１の左上隅に位置する画素２０は、赤色の光を放射する画素２０Ｒと、発光層から緑色の光を放射する画素２０Ｇと、発光層から青色の光を放射する画素２０Ｂとを有している。尚、表示パネル１１に設けられる他の画素も以下に説明する画素２０Ｒ，２０Ｇ，２０Ｂから構成されている。

図１２に示す通り、画素２０Ｒ，２０Ｇ，２０Ｂの各々には、図３に示す画素画素２０Ｒ，２０Ｇ，２０Ｂと同様に、スイッチング用ＴＦＴ２１、保持容量２２、駆動用ＴＦＴ２３、画素電極２４、及び共通電極２６が設けられている。また、画素２０Ｒ，２０Ｇ，２０Ｂには有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂがそれぞれ設けられている。但し、図３中の書き込み走査線ＹＥ１が走査線Ｙ１に変更されるとともに、消去用走査線ＹＥ１及びスイッチング用ＴＦＴ２７が省略されている点が異なる。

このため、第１実施形態と同様に、走査線Ｙ１を選択すれば各画素２５Ｒ，２５Ｇ，２５Ｂのスイッチング用ＴＦＴ２１がオン状態となり、そのときのデータ線Ｘ１〜Ｘ３の電位が画素２０Ｒ，２０Ｇ，２０Ｂの保持容量２２にそれぞれ保持される。次いで、各保持容量２２の状態に応じて画素２０Ｒ，２０Ｇ，２０Ｂに設けられた駆動用ＴＦＴ２３各々のオン・オフ状態が決まり、駆動用ＴＦＴ２３のチャネルを介して電源線Ｌｒ，Ｌｇ，Ｌｂの各々から各画素２０Ｒ，２０Ｇ，２０Ｂの画素電極２４を介して有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々に電流が流れる。そして、流れた電流量に応じて有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂが発光する

［走査ドライバ１６］
次に、走査ドライバ１６について説明する。図１４は、本発明の第２実施形態の有機ＥＬ装置が備える走査ドライバ１６の構成を示す回路図である。図１４に示す通り、走査ドライバ１６は、シフトレジスタ１６ａ、選択回路１６ｂ、及びレベルシフタ１６ｃを含んで構成される。シフトレジスタ１６ａは、走査線Ｙ１〜Ｙｎに対応してｎ個の第１保持回路６０及びｎ個の第２保持回路７０を備えている。尚、図１６では、説明の便宜上、２個の第１保持回路６０及び第２保持回路７０のみを図示している。

各第１保持回路６０は、インバータ回路６１、ラッチ部６２、及びＮＡＮＤ回路６３を備えている。各第１保持回路６０のインバータ回路６１は、奇数段目の第１保持回路６０のインバータ回路６１には走査ドライバクロック反転信号ＣＢＹが、偶数段目の第１保持回路６０のインバータ回路６１には走査ドライバクロック信号ＣＬＹが同期信号として入力される。奇数段目の第１保持回路６０のインバータ回路６１は、走査ドライバクロック反転信号ＣＢＹの立ち上がりに応答して書き込み用走査ドライバスタートパルスＳＰＹＷを入力しラッチ部６２に出力する。偶数段目の第１保持回路６０のインバータ回路６１は、走査ドライバクロック信号ＣＬＹの立ち上がりに応答して書き込み用走査ドライバスタートパルスＳＰＹＷを入力しラッチ部６２に出力する。

各第１保持回路６０のラッチ部６２は、２個のインバータ回路からなり、奇数段目の第１保持回路６０のラッチ部６２には走査ドライバクロック信号ＣＬＹが、偶数段目の第１保持回路６０のラッチ部６２には走査ドライバクロック反転信号ＣＢＹが同期信号として入力される。奇数段目の第１保持回路６０のラッチ部６２は、走査ドライバクロック信号ＣＬＹの立ち上がりに応答してインバータ回路６１からの書き込み用走査ドライバスタートパルスＳＰＹＷを入力し保持する。偶数段目の第１保持回路６０のラッチ部６２は、走査ドライバクロック反転信号ＣＢＹの立ち上がりに応答してインバータ回路６１からの書き込み用走査ドライバスタートパルスＳＰＹＷを入力し保持する。各ラッチ部６２は、保持した書き込み用走査ドライバスタートパルスＳＰＹＷを次段の第１保持回路６０のインバータ回路６１に出力する。

従って、周辺駆動装置２から出力されたＨレベルの書き込み用走査ドライバスタートパルスＳＰＹＷは、走査ドライバクロック信号ＣＬＹ及び走査ドライバクロック反転信号ＣＢＹに同期して、走査線Ｙ１の第１保持回路６０から順番に走査線Ｙｎの第１保持回路６０までシフトされていく。

第１保持回路６０に設けたＮＡＮＤ回路６３は、一方の入力端子がラッチ部６２の出力端子に接続され、他方の入力端子が次段の第１保持回路６０に設けたラッチ部６２の出力端子に接続されている。従って、各第１保持回路６０のＮＡＮＤ回路６３は、その第１保持回路６０と次段の第１保持回路６０のラッチ部６２がＨレベルの書き込み用走査ドライバスタートパルスＳＰＹＷを保持すると、Ｌレベルの第１出力信号ＵＹ１を出力する。そして、ＮＡＮＤ回路６３は、その第１保持回路６０のラッチ部６２がその書き込み用走査ドライバスタートパルスＳＰＹＷをシフトさせて消失すると、Ｈレベルの第１出力信号ＵＹ１を出力する。以後、新たな書き込み用走査ドライバスタートパルスＳＰＹＷをラッチ部６２がそれぞれ保持するまで、ＮＡＮＤ回路６３はＨレベルの第１出力信号ＵＹ１を出力する。尚、第１保持回路６０（ＮＡＮＤ回路６３）から出力される第１出力信号ＵＹ１のＬレベルに立ち下がってからＨレベルに立ち上がる期間は、走査ドライバクロック信号ＣＬＹ（走査ドライバクロック反転信号ＣＢＹ）の１／２周期となる。

各第２保持回路７０は、インバータ回路７１、ラッチ部７２、及びＮＡＮＤ回路７３を備えている。各第２保持回路７０のインバータ回路７１は、奇数段目の第２保持回路７０のインバータ回路７１には走査ドライバクロック信号ＣＬＹが、偶数段目の第２保持回路７０のインバータ回路７１には走査ドライバクロック反転信号ＣＢＹが同期信号として入力される。奇数段目の第２保持回路７０のインバータ回路７１は、走査ドライバクロック信号ＣＬＹの立ち上がりに応答して消去用走査ドライバスタートパルスＳＰＹＥを入力しラッチ部７２に出力する。偶数段目の第２保持回路７０のインバータ回路７１は、走査ドライバクロック反転信号ＣＢＹの立ち上がりに応答して消去用走査ドライバスタートパルスＳＰＹＥを入力しラッチ部７２に出力する。

各第２保持回路７０のラッチ部７２は、２個のインバータ回路からなり、奇数段目の第２保持回路７０のラッチ部７２には走査ドライバクロック反転信号ＣＢＹが、偶数段目の第２保持回路７０のラッチ部７２には走査ドライバクロック信号ＣＬＹが同期信号として入力される。奇数段目の第２保持回路７０のラッチ部７２は、走査ドライバクロック反転信号ＣＢＹの立ち上がりに応答してインバータ回路７１からの消去用走査ドライバスタートパルスＳＰＹＥを入力し保持する。偶数段目の第２保持回路７０のラッチ部７２は、走査ドライバクロック信号ＣＬＹの立ち上がりに応答してインバータ回路７１からの消去用走査ドライバスタートパルスＳＰＹＥを入力し保持する。各ラッチ部７２は、保持した消去用走査ドライバスタートパルスＳＰＹＥを次段の第２保持回路７０のインバータ回路７１に出力する。

従って、周辺駆動装置２から出力されたＨレベルの消去用走査ドライバスタートパルスＳＰＹＥは、走査ドライバクロック信号ＣＬＹ及び走査ドライバクロック反転信号ＣＢＹに同期して、走査線Ｙ１の第２保持回路７０から順番に走査線Ｙｎの第２保持回路７０までシフトされていく。

第２保持回路７０に設けたＮＡＮＤ回路７３は、一方の入力端子がラッチ部７２の出力端子に接続され、他方の入力端子が次段の第２保持回路７０に設けたラッチ部７２の出力端子に接続されている。従って、各第２保持回路７０のＮＡＮＤ回路７３は、その第２保持回路７０と次段の第２保持回路７０のラッチ部７２がＨレベルの消去用走査ドライバスタートパルスＳＰＹＥを保持すると、Ｌレベルの第２出力信号ＵＹ２を出力する。そして、ＮＡＮＤ回路７３は、その第２保持回路７０のラッチ部７２がその消去用走査ドライバスタートパルスＳＰＹＥをシフトさせて消失すると、Ｈレベルの第２出力信号ＵＹ２を出力する。以後、新たな消去用走査ドライバスタートパルスＳＰＹＥをラッチ部７２がそれぞれ保持するまで、ＮＡＮＤ回路７３はＨレベルの第２出力信号ＵＹ２を出力する。

尚、第２保持回路７０（ＮＡＮＤ回路７３）から出力される第２出力信号ＵＹ２のＬレベルに立ち下がってからＨレベルに立ち上がる期間は、走査ドライバクロック信号ＣＬＹ（走査ドライバクロック反転信号ＣＢＹ）の１／２周期となる。

各第１保持回路６０の第１出力信号ＵＹ１及び各第２保持回路７０の第２出力信号ＵＹ２は、選択回路１６ｂに出力される。選択回路１６ｂは、走査線Ｙ１〜Ｙｎに対応してｎ個の選択部７５を有している。各選択部７５は、第１〜第３ＮＯＲ回路７５ａ〜７５ｃを備えている。第１ＮＯＲ回路７５ａは、２入力端子のＮＯＲ回路であって、一方の入力端子には対応する第１保持回路６０から第１出力信号ＵＹ１を入力し、他方の入力端子にはインバータ回路７６を介して書き込み期間選択信号ＩＮＨを入力する。

第２ＮＯＲ回路７５ｂは、２入力端子のＮＯＲ回路であって、一方の入力端子には対応する第２保持回路７０から第２出力信号ＵＹ２を入力し、他方の入力端子には書き込み期間選択信号ＩＮＨを入力する。書き込み期間選択信号ＩＮＨは、図１３に示す通り、走査ドライバクロック反転信号ＣＢＹの１／２周期で反転動作を行う信号であって、走査ドライバクロック反転信号ＣＢＹの立上がりと立下りに応答してＨレベルに立上が信号である。つまり、走査ドライバクロック反転信号ＣＢＹの反転動作し、次の反転動作までの前半はＨレベルに、後半はＬレベルとなる。

従って、第１ＮＯＲ回路７５ａは、第１出力信号ＵＹ１がＬレベルで書き込み期間選択信号ＩＮＨがＨレベルのとき、Ｈレベルの出力信号を出力する。つまり、第１保持回路６０が書き込み用走査ドライバスタートパルスＳＰＹＷを保持してから、走査ドライバクロック反転信号ＣＢＹの半周期分だけ、第１ＮＯＲ回路７５ａは、Ｈレベルの出力信号を出力する。一方、第２ＮＯＲ回路７５ｂは、第２出力信号ＵＹ２と書き込み期間選択信号ＩＮＨが共にＬレベルのとき、Ｈレベルの出力信号を出力する。つまり、第２保持回路７０が消去用走査ドライバスタートパルスＳＰＹＥを保持しかつ走査ドライバクロック反転信号ＣＢＹの半周期分だけ経過してから、同走査ドライバクロック反転信号ＣＢＹの半周期分だけ第２ＮＯＲ回路７５ｂは、Ｈレベルの出力信号を出力する。

第３ＮＯＲ回路７５ｃは、２入力端子のＮＯＲ回路であって、一方の入力端子には第１ＮＯＲ回路７５ａからの出力信号が入力され、他方の入力端子には第２ＮＯＲ回路７５ｂからの出力信号が入力される。そして、第３ＮＯＲ回路７５ｃは、第１ＮＯＲ回路７５ａと第２ＮＯＲ回路７５ｂのいずれか一方がＨレベルの出力信号を出力したとき、Ｌレベルの第３出力信号ＵＹ３を次段のレベルシフタ１６ｃのバッファ回路７７に出力する。また、第３ＮＯＲ回路７５ｃは、第１ＮＯＲ回路７５ａ及び第２ＮＯＲ回路７５ｂが共にＬレベルの出力信号を出力したとき、Ｈレベルの第３出力信号ＵＹ３をレベルシフタ１６ｃのバッファ回路７７に出力する。レベルシフタ１６ｃに設けられるバッファ回路７７は、入力される信号の論理を反転して走査線Ｙ１〜Ｙｎに走査信号ＳＣ１〜ＳＣｎとして出力する。

このように、走査ドライバ１６は、書き込み用走査ドライバスタートパルスＳＰＹＷ及び消去用走査ドライバスタートパルスＳＰＹＥに基づいて各走査線上の画素２０のスイッチング用ＴＦＴ２１のオン・オフ状態を制御する走査信号ＳＣ１〜ＳＣｎを生成する。具体的には、走査ドライバ１６は、書き込み期間選択信号ＩＮＨに基づいて、書き込み用走査ドライバスタートパルスＳＰＹＷに基づく走査信号ＳＣ１〜ＳＣｎを、各第１保持回路６０が書き込み用走査ドライバスタートパルスＳＰＹＷを保持してから、走査ドライバクロック反転信号ＣＢＹの前半の半周期の間（図１３において書き込み期間）、画素２０を選択するために反転する。また、走査ドライバ１６は、書き込み期間選択信号ＩＮＨに基づいて、消去用走査ドライバスタートパルスＳＰＹＥに基づく各走査信号ＳＣ１〜ＳＣｎを、各第１保持回路６０が消去用走査ドライバスタートパルスＳＰＹＥを保持してから、走査ドライバクロック反転信号ＣＢＹの後半の半周期の間（図１３においてリセット期間）、画素２０を選択するために反転する。

つまり、走査ドライバ１６は、書き込み用走査ドライバスタートパルスＳＰＹＷに基づいて、書き込み期間に各走査線上の各画素２０について発光期間の開始を決める走査信号ＳＣ１〜ＳＣｎを生成する。また、走査ドライバ１６は、消去用走査ドライバスタートパルスＳＰＹＥに基づいて、リセット期間に各走査線上の各画素２０について非発光期間の開始を決める走査信号ＳＣ１〜ＳＣｎを生成する。

［データドライバ１７］
次に、データドライバ１７について説明する。図１５は、本発明の第２実施形態の有機ＥＬ装置が備えるデータドライバ１７の構成を示す回路図である。図１５に示す通り、データドライバ１７は、図６に示したシフトレジスタ１４ａ及び複数のトランジスタ１４ｂと、データ線Ｘ１〜Ｘ３ｍをリセットするためのリセット回路１４ｃとを含んで構成されている。

リセット回路１４ｃは、トランジスタ１４ｂの各々に対応して設けられた複数（３ｍ個）のトランジスタ１４ｄを備えている。これらのトランジスタ１４ｄは、ゲート電極がデータ線リセット信号ＲＳＴの供給信号線に接続されており、ソース電極がデータ線リセット電位ＶＤＤの供給線に接続されている。また、トランジスタ１４ｄのドレイン電極がデータ線Ｘ１〜Ｘ３ｍにそれぞれ接続されている。

上記構成において、データ線リセット信号ＲＳＴがＬレベルのときには、第１実施形態と同様に、データドライバスタートパルスＳＰＸが入力されると、データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸが入力される度に、シフトレジスタ１４ａが備えるインバータ回路４４から反転出力信号ＵＢＸが順次出力される。この反転出力信号ＵＢＸに基づいて、各組をなす３個のトランジスタ１４ｂがオン状態になり、アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢがデータ線Ｘ１〜Ｘ３ｍに順次供給される。

これに対し、データ線リセット信号ＲＳＴがＨレベルのときには、リセット回路１４ｃに設けられた全てのトランジスタ１４ｄがオン状態になり、データ線Ｘ１〜Ｘ３ｍの全てに対してデータ線リセット電位ＶＤＤが供給される。データ線Ｘ１〜Ｘ３ｍに対してデータ線リセット電位ＶＤＤが供給されると、図１２に示す各画素２０ｒ，２０ｇ，２０ｂに設けられたスイッチング用ＴＦＴ２１がオン状態の場合には、データ線リセット電位ＶＤＤが保持容量２２に保持され、これにより駆動用ＴＦＴ２３はオフ状態になり、この結果として有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂが非発光となる。

次に、上記構成における有機ＥＬ装置１の動作について説明する。第１実施形態と同様に、周辺駆動装置２が備えるＣＰＵ（中央処理装置）は、主記憶部５に記憶された画像データを読み出し、主記憶部５を用いて展開処理等の各種処理を行ってグラフィックコントローラ６に出力する。１フレーム分の画像データがグラフィックコントローラ６に入力されると、グラフィックコントローラ６は、画素２０毎に１フレームにおけるアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢを作成する。

また、グラフィックコントローラ６の輝度情報解析部６ｂは、ＣＰＵ４から出力された画像データを元に画像データの輝度割合を算出する。輝度情報解析部６ｂは、算出した画像データの輝度割合とルックアップテーブル７に格納されているデータとに基づいて、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする（消去する）時間を決定する。以上の処理が終了すると、グラフィックコントローラ６は、作成したアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢをＶＲＡＭ９に出力し、更に、同期信号とともに決定した有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする（消去する）時間を示す情報をタイミングコントローラ８に出力する。

そして、アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢが、図１３に示すデータドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸとともにデータドライバ１７へ出力され、書き込み用走査ドライバスタートパルスＳＰＹＷ、走査ドライバクロック信号ＣＬＹ、走査ドライバクロック反転信号ＣＢＹが走査ドライバ１６へ出力される。また、これらの信号とともに、図１３に示すデータ線リセット信号ＲＳＴがデータドライバ１７に出力され、書き込み期間選択信号ＩＮＨが走査ドライバ１６に出力される。

これらの信号が出力されると、走査線Ｙ１が選択され、この走査線Ｙ１に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。次に、走査線Ｙ２が選択され、この走査線Ｙ２に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。以下同様に、走査線Ｙ３〜Ｙｎが順に選択されて各々の走査線Ｙ３〜Ｙｎに接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。

ここで、本実施形態では、図１３に示す通り、１つの走査線を選択する期間を二分割して前半を書き込み期間、後半をリセット期間としている。図１３に示す通り、書き込み期間においては書き込み期間選択信号ＩＮＨがＨレベルであるため、図１４に示す選択回路１６ｂに設けられた各選択部７５の各々がシフトレジスタ１６ａに設けられた各第１保持回路６０の出力を選択している状態にある。このため、走査ドライバクロック信号ＣＬＹ及び走査ドライバクロック反転信号ＣＢＹに同期して、シフトレジスタ１６ａの第１保持回路６０をＨレベルの書き込み用走査ドライバスタートパルスＳＰＹＷが順次シフトしていき、これにより上記の走査線Ｙ１〜Ｙｎの順次選択が行われる。

また、図１３に示す通り、書き込み期間においては、データ線リセット信号ＲＳＴがＬレベルであるため、図１５に示すデータドライバ１７のリセット回路１４ｃに設けられたトランジスタ１４ｄが全てオフ状態になっている。従って、周辺駆動装置２から出力されるアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢが順次データ線Ｘ１〜Ｘ３ｍに供給され、これによって走査線Ｙ１〜Ｙｎのうちの選択された走査線に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。

上記の書き込み用走査ドライバスタートパルスＳＰＹＷが入力されてから所定時間（上記の有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光させている時間）が経過すると、周辺駆動装置２から走査ドライバ１６に対して消去用走査ドライバスタートパルスＳＰＹＥが出力される（図１３参照）。このスタートパルスＳＰＹＥにより走査線Ｙ１が選択され、この走査線Ｙ１に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂが同一のタイミングで非発光とされる。次に、走査線Ｙ２が選択され、この走査線Ｙ２に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂが同一のタイミングで非発光とされる。以下同様に、走査線Ｙ３〜Ｙｎが順に選択されて各々の走査線Ｙ３〜Ｙｎに接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂが同一のタイミングで非発光とされる。

ここで、上述した通り、１つの走査線を選択する期間は二分割されている。以上の有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とするのはリセット期間に行われる。図１３に示す通り、リセット期間においては書き込み期間選択信号ＩＮＨがＬレベルであるため、図１４に示す選択回路１６ｂに設けられた各選択部７５の各々がシフトレジスタ１６ａに設けられた各第２保持回路７０の出力を選択している状態にある。このため、走査ドライバクロック信号ＣＬＹ及び走査ドライバクロック反転信号ＣＢＹに同期して、シフトレジスタ１６ａの第２保持回路７０をＨレベルの消去用走査ドライバスタートパルスＳＰＹＥが順次シフトしていき、これにより上記の走査線Ｙ１〜Ｙｎの順次選択が行われる。

また、図１３に示す通り、リセット期間においては、データ線リセット信号ＲＳＴがＨレベルであるため、図１５に示すデータドライバ１７のリセット回路１４ｃに設けられたトランジスタ１４ｄが全てオン状態になっている。従って、走査線Ｙ１〜Ｙｎの全てにデータ線リセット電位ＶＤＤが供給され、これによって走査線Ｙ１〜Ｙｎのうちの選択された走査線に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂが同一のタイミングで非発光とされる。

上述した消去用走査ドライバスタートパルスＳＰＹＥが入力されるタイミングは、輝度情報解析部６ｂによって算出される画像データの輝度割合とルックアップテーブル７に格納されているデータとに基づいて決定される。このため、周辺駆動装置２が消去用走査ドライバスタートパルスＳＰＹＥを出力するタイミングを変えることにより、図７を用いて説明した第１実施形態と同様に、発光面積（表示画像の輝度割合）に応じて有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とするタイミングを調整して有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間を調整することができる。

本実施形態においても、電圧（駆動電圧ＶＥＲ，ＶＥＧ，ＶＥＢ）は発光面積に依らず一定であるため、各有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光輝度は発光時間に依存する。このため、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂに印加する電圧（駆動電圧ＶＥＲ，ＶＥＧ，ＶＥＢ）を変えることなく、表示画像の輝度割合に応じた輝度制御を行うことができる。また、本実施形態においても、発光面積が大きい場合であっても駆動電圧を変化させる必要がないため、高い階調制御性を実現することができる。

尚、本実施形態においても、発光面積に応じた輝度制御は、従来のＣＲＴの輝度制御に近づけることが望ましい。このため、発光面積に応じた輝度制御は、図８中の第２グラフＲ２におけるＣＲＴの輝度変化を示すグラフＨ１の如く発光面積に応じて輝度が非線形に変化するように制御することが望ましい。また、本実施形態においても、アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢを用いているため、各画素２０Ｒ，２０Ｇ，２０Ｂの構成を図９に示す構成と同様にして、補償回路２８により各画素２０Ｒ，２０Ｇ，２０Ｂに設けられる駆動用ＴＦＴ２３の閾値電圧を補償することが望ましい。

〔第３実施形態〕
以上説明した第１実施形態及び第２実施形態においては、１フレームを単位として発光面積に応じた輝度制御を行っていたが、本実施形態では１フレームを複数に分割し、分割フレームを単位として発光面積に応じた輝度制御を行っている。かかる制御を行うには、第１実施形態においては、書き込み用走査線ＹＷ１〜ＹＷｎのうちの所定本数を単位として書き込み用走査ドライバ１２を設け、且つ消去用走査線ＹＥ１〜ＹＥｎのうちの所定本数を単位として消去用走査ドライバ１３を設けた構成とし、第２実施形態においては走査線Ｙ１〜Ｙｎのうちの所定本数を単位として走査ドライバ１６を設けた構成とする必要がある。１フレームの分割数は、書き込み用走査ドライバ１２若しくは消去用走査ドライバ１３の数、又は走査ドライバ１６の数によって定まる。

図１６は、本発明の第３実施形態による有機ＥＬ装置の駆動方法を説明するための図である。尚、図１６においては、図７と同様に、横軸に時間を取り、縦軸に走査線の走査方向を取ってある。図１６（ａ）〜図１６（ｃ）は、発光面積が１０％、５０％、１００％のときの有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光・非発光とする期間をそれぞれ示す図であり、各々の図においては発光面積が１０％、５０％、１００％のときの実表示領域４と発光面積との関係をそれぞれ模式的に図示している。

図１６に示す通り、本実施形態では１つのフレームを２つの分割フレームＤ１，Ｄ２に分割している。尚、１フレームにおける分割フレームＤ１，Ｄ２の時間比は１：１であることが好ましいが、任意の時間比を設定することができる。図１６（ａ）に示す通り、発光面積が１０％のときには各走査線に接続された画素に設けられる有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々を分割フレームＤ１及び分割フレームＤ２の間は継続して発光させており、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする期間は設けられていない。

これに対し、図１６（ｂ）に示す通り、発光面積が５０％のときには各走査線に接続された画素に設けられる有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々を分割フレームＤ１，Ｄ２の前半分の期間だけ発光させ、分割フレームＤ１，Ｄ２の残りの後半分の期間は有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光としている（消去している）。

更に、図１６（ｃ）に示す通り、発光面積が１００％のときには各走査線に接続された画素に設けられる有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々を分割フレームＤ１，Ｄ２の先頭の所定の期間だけ発光させ、分割フレームＤ１，Ｄ２の残りの期間は有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光としている（消去している）。図１６（ｃ）に示す例では、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光させる時間よりも有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする時間の方が長く設定される。

このように、本実施形態では、１フレームを分割フレームＤ１，Ｄ２に分割し、発光面積（表示画像の輝度割合）に応じて有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とするタイミングを調整して有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間を調整している。かかる制御により、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂに印加する電圧（駆動電圧ＶＥＲ，ＶＥＧ，ＶＥＢ）を変えることなく、表示画像の輝度割合に応じた輝度制御を行うことができる。また、本実施形態においては、発光面積が大きい場合であっても駆動電圧を変化させる必要がないため、高い階調制御性を実現することができる。

更に、本実施形態においては、１フレームを分割フレームＤ１，Ｄ２に分割し、分割フレームを単位として発光面積に応じた輝度制御を行っているため、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光・非発光とする周期を短くすることができ、この結果としてフリッカの低減を図ることができる。また、書き込み用走査ドライバ１２及び消去用走査ドライバ１３、又は走査ドライバ１６を複数設けた構成であるため、表示パネル内における発光している領域を分散することができ、この結果として局所的な消費電力を低減することができる。

尚、図１６に示す例においても、発光面積が１０％，５０％，１００％の場合のみを図示しているが、発光面積の各々に応じて有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする時間を設定することにより、発光面積に応じた輝度制御を連続的に行うことも可能である。有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とするタイミングは、図１に示すルックアップテーブル７に格納されるデータにより設定されるため、このデータをテーブルの内容を変更するだけで有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とするタイミングを自在に変えることができるため、装置構成の大幅な変更を招くこともない。尚、本実施形態においても、発光面積に応じた輝度制御は、従来のＣＲＴの輝度制御に近づけることが望ましい。このため、発光面積に応じた輝度制御は、図８中の第２グラフＲ２におけるＣＲＴの輝度変化を示すグラフＨ１の如く発光面積に応じて輝度が非線形に変化するように制御することが望ましい。

〔電子機器〕
次に、本発明の電子機器について説明する。本発明の電子機器は、上述した有機ＥＬ装置１を表示部として備えるものであり、具体的には図１７に示すものが挙げられる。図１７は、本発明の電子機器の例を示す図である。図１７（ａ）は、携帯電話の一例を示した斜視図である。図１７（ａ）において、携帯電話１０００は、上述した有機ＥＬ装置１を用いた表示部１００１を備える。図１７（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図１７（ｂ）において、時計１１００は、上述した有機ＥＬ装置１を用いた表示部１１０１を備える。図１７（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置の一例を示した斜視図である。図１７（ｃ）において、情報処理装置１２００は、キーボードなどの入力部１２０２、上述した有機ＥＬ装置１を用いた表示部１２０６、情報処理装置本体（筐体）１２０４を備える。図１７（ａ）〜（ｃ）に示すそれぞれの電子機器は、上述した有機ＥＬ装置１を有した表示部１００１，１１０１，１２０６を備えているので、良好な表示特性を有する電子機器が提供される。

尚、本実施形態の有機ＥＬ装置１は、上記の電子機器以外に、ビューワ、ゲーム機等の携帯情報端末、電子書籍、電子ペーパ等種々の電子機器に適応できる。また、有機ＥＬ装置１は、ビデオカメラ、デジタルカメラ、カーナビゲーション、カーステレオ、運転操作パネル、パーソナルコンピュータ、プリンタ、スキャナ、テレビ、ビデオプレーヤー等種々の電子機器にも適応できる。

本発明の第１実施形態による有機ＥＬ装置の電気的構成を示すブロック図である。 本発明の第１実施形態による有機ＥＬ装置が備える表示パネル部の構成を示すブロック図である。 本発明の第１実施形態による有機ＥＬ装置が備える表示パネルの左上隅に位置する画素２０の構成を示す回路図である。 本発明の第１実施形態において、周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。 本発明の第１実施形態の有機ＥＬ装置が備える書き込み用走査ドライバ１２の構成を示す回路図である。 本発明の第１実施形態の有機ＥＬ装置が備えるデータドライバ１４の構成を示す回路図である。 本発明の一実施形態による有機ＥＬ装置の駆動方法を説明するための図である。 ＣＲＴとＬＣＤ（液晶表示装置）の輝度制御の一例を示す図である。 画素２０Ｒの他の構成例を示す図である。 本発明の第２実施形態による有機ＥＬ装置の電気的構成を示すブロック図である。 本発明の第２実施形態による有機ＥＬ装置が備える表示パネル部の構成を示すブロック図である。 本発明の第２実施形態による有機ＥＬ装置が備える表示パネルの左上隅に位置する画素２０の構成を示す回路図である。 本発明の第２実施形態において、周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。 本発明の第２実施形態の有機ＥＬ装置が備える走査ドライバ１６の構成を示す回路図である。 本発明の第２実施形態の有機ＥＬ装置が備えるデータドライバ１７の構成を示す回路図である。 本発明の第３実施形態による有機ＥＬ装置の駆動方法を説明するための図である。 本発明の電子機器の例を示す図である。

符号の説明

１……有機ＥＬ装置
２……周辺駆動装置（駆動装置）
１２……書き込み用走査ドライバ（駆動装置）
１３……消去用走査ドライバ（駆動装置）
１４……データドライバ（駆動装置）
１６……走査ドライバ（駆動装置）
１７……データドライバ（駆動装置）
２０……画素
２０Ｒ，２０Ｇ，２０Ｂ……画素
２３……駆動用ＴＦＴ（駆動素子）
２５Ｒ……有機ＥＬ素子（発光素子、赤色発光素子）
２５Ｇ……有機ＥＬ素子（発光素子、緑色発光素子）
２５Ｂ……有機ＥＬ素子（発光素子、青色発光素子）
２８……補償回路
Ｘ１〜Ｘ３ｍ……データ線
Ｙ１〜Ｙｎ……走査線
ＹＥ１〜ＹＥｎ……消去用走査線
ＹＷ１〜ＹＷｎ……書き込み用走査線（書込用走査線）

Claims (18)

1. 発光素子を有する画素を複数備えた有機ＥＬ装置であって、
   表示画像の輝度割合に応じて画素に設けられる前記発光素子の発光時間を調整する駆動装置を備えることを特徴とする有機ＥＬ装置。
2. 前記駆動装置は、前記画素に設けられる前記発光素子を非発光とするタイミングを調整することにより、前記発光素子の発光時間を調整することを特徴とする請求項１記載の有機ＥＬ装置。
3. 前記複数の画素のうちの所定数の画素を単位として設けられた複数の書込用走査線と、
   前記書込用走査線に対応して設けられた複数の消去用走査線と、
   前記書込用走査線が設けられる単位の前記所定数の画素毎に設けられ、前記書込用走査線及び前記消去用走査線に対して直交する方向に延びる複数のデータ線とを備え、
   前記駆動装置は、前記書込用走査線を介して前記画素に設けられる前記発光素子を発光させ、前記消去用走査線を介して前記画素に設けられる発光素子を非発光とすることを特徴とする請求項２記載の有機ＥＬ装置。
4. 前記駆動装置は、前記複数の書込用走査線のうちの所定数を単位として駆動する複数の書込用走査ドライバを備えることを特徴とする請求項３記載の有機ＥＬ装置。
5. 前記駆動装置は、前記複数の消去用走査線のうちの所定数を単位として駆動する複数の消去用走査ドライバを備えることを特徴とする請求項３又は請求項４記載の有機ＥＬ装置。
6. 前記駆動装置は、前記書込用走査ドライバ又は前記消去用ドライバの数で所定の単位期間を分割し、分割した期間内の各々で前記発光素子の発光及び非発光を制御することを特徴とする請求項５記載の有機ＥＬ装置。
7. 前記画素の各々は、前記書込用走査線及び前記データ線からの信号に基づいて前記発光素子をそれぞれ駆動する駆動素子と、
   前記駆動素子の特性のばらつきを補償する補償回路と
   を備えることを特徴とする請求項３から請求項６の何れか一項に記載の有機ＥＬ装置。
8. 前記複数の画素のうちの所定数の画素を単位として設けられた複数の走査線と、
   前記走査線が設けられる単位の前記所定数の画素毎に設けられ、前記走査線に対して直交する方向に延びる複数のデータ線とを備え、
   前記駆動装置は、前記複数の走査線の内の何れか１つを選択する期間を、第１期間及び第２期間に分けて前記発光素子の発光時間を調整することを特徴とする請求項２記載の有機ＥＬ装置。
9. 前記駆動装置は、前記複数の走査線のうちの所定数を単位として駆動する複数の走査ドライバを備えることを特徴とする請求項８記載の有機ＥＬ装置。
10. 前記駆動装置は、前記第１期間及び前記第２期間の各々を、前記走査ドライバの数で分割し、分割した期間内の各々で前記発光素子の発光及び非発光を制御することを特徴とする請求項９記載の有機ＥＬ装置。
11. 前記画素の各々は、前記走査線及び前記データ線からの信号に基づいて前記発光素子をそれぞれ駆動する駆動素子と、
    前記駆動素子の特性のばらつきを補償する補償回路と
    を備えることを特徴とする請求項８から請求項１０の何れか一項に記載の有機ＥＬ装置。
12. 前記画素は、赤色を発光する赤色発光素子、緑色を発光する緑色発光素子、及び青色を発光する青色発光素子を備えており、
    前記駆動装置は、前記画素に設けられる前記赤色発光素子、緑色発光素子、及び青色発光素子の各々を同一の発光開始タイミングで発光させ、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を同一の非発光開始タイミングで非発光とすることを特徴とする請求項２から請求項１１の何れか一項に記載の有機ＥＬ装置。
13. 前記駆動装置は、前記表示画像の輝度割合に対して、前記発光素子の発光輝度が非線形となるように前記発光素子の発光時間を調整することを特徴とする請求項１から請求項１２の何れか一項に記載の有機ＥＬ装置。
14. 発光素子を有する画素を複数備えた有機ＥＬ装置の駆動方法であって、
    表示画像の輝度割合に応じて画素に設けられる前記発光素子の発光時間を調整することを特徴とする有機ＥＬ装置の駆動方法。
15. 前記駆動装置は、前記画素に設けられる前記発光素子を非発光とするタイミングを調整することにより、前記発光素子の発光時間を調整することを特徴とする請求項１４記載の有機ＥＬ装置の駆動方法。
16. 前記画素は、赤色を発光する赤色発光素子、緑色を発光する緑色発光素子、及び青色を発光する青色発光素子を備えており、
    前記画素に設けられる前記赤色発光素子、緑色発光素子、及び青色発光素子の各々を同一の発光開始タイミングで発光させ、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を同一の非発光開始タイミングで非発光とすることを特徴とする請求項１５記載の有機ＥＬ装置の駆動方法。
17. 前記表示画像の輝度割合に対して、前記発光素子の発光輝度が非線形となるように前記発光素子の発光時間を調整することを特徴とする請求項１４から請求項１６の何れか一項に記載の有機ＥＬ装置の駆動方法。
18. 請求項１から請求項１３の何れか一項に記載の有機ＥＬ装置を備えたことを特徴とする電子機器。
    

Images