JP6119185B2 - 画像データ処理回路及び電子機器 - Google Patents

Description

本発明は、有機ＥＬ（Electro-Luminescence：エレクトロルミネッセンス）パネルを含む表示装置に供給される画像データを処理する画像データ処理回路に関する。さらに、本発明は、そのような画像データ処理回路を用いた車載用の表示機器や携帯電話等の電子機器等に関する。

有機ＥＬパネルは、発光層が有機化合物からなる発光ダイオードを含んでおり、有機化合物中に注入された電子と正孔との再結合によって生じた励起子によって発光する。有機ＥＬパネルにおいては、発光ダイオードの陽極と陰極との間に電流を流すことにより、電流値に応じた輝度でインパルス型の点灯が行われる。従って、本来は、点灯のための電流を切断した際に発光ダイオードが消灯するはずである。

しかしながら、陽極又は陰極における残留電荷等の影響により、前フレームにおいて輝度が高かったピクセルの発光ダイオードが、点灯のための電流を切断した後もしばらく点灯してしまう。その結果、周囲が極端に暗い環境において、有機ＥＬパネルの一部に明るい表示をさせた後に暗い部分が多い表示をさせると、本来は暗くなるべき部分の一部が白っぽく見える残像が発生してしまう。

関連する技術として、特許文献１には、動画像を構成する所定表示期間毎の静止画像を当該表示期間毎に所定の表示デバイスに表示させるための駆動データを生成する際に、静止画像の所定座標における画素値と当該静止画像の次の表示期間に表示すべき静止画像の所定座標における画素値との相関情報を取得し、静止画像の所定座標における画素値と相関情報とに応じて表示期間内における当該静止画像の当該所定座標に対応する表示画素の駆動レベルの変化を調整するようにした信号処理装置が開示されている。

これにより、ある表示期間に表示すべき静止画像を構成する各座標の表示画素における駆動レベルの変化を、その次の表示期間に表示すべき静止画像における同一座標の画素値に応じて、静止画像を鑑賞するユーザーに当該表示期間における表示内容を次の表示期間までの残像として認識させないように調整することができると、特許文献１には記載されている。

特開２００７−１９９１９３号公報（段落００１３−００１４）

しかしながら、所定座標における画素値と相関情報とに応じて所定座標に対応する表示画素の駆動レベルの変化を調整するのみでは、所定座標における残像の発生状態と他の座標における残像の発生状態とを均一化できない場合もある。そこで、本発明の目的の１つは、有機ＥＬパネルの一部に明るい表示をさせたことによってその部分の発光ダイオードに残留電荷が蓄積しても、有機ＥＬパネルの広い領域における残像の発生状態を均一化して、残像が画質に与える影響を低減することである。

以上の課題を解決するため、本発明の第１の観点に係る画像データ処理回路は、有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置に供給される画像データを処理する画像データ処理回路であって、少なくとも２フレーム分の画像データを格納するメモリーと、第１のフレームレートで入力される画像データをメモリーに格納すると共に、メモリーに格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレートでＮ回読み出すメモリー制御回路と、１画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する輝度情報抽出部と、第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第２フレームのブロック毎の画像データの平均輝度が全て所定の値以下である場合に、メモリーから第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第１フレームの画像データの輝度を略黒レベルに変更する画像データ補正部とを具備する。

本発明の第１の観点によれば、第２フレームの画像がある程度暗い場合には、第１フレームの画像を一旦表示した後に、フレーム全体に略黒レベルの画像を表示してから第２フレームの画像を表示することにより、第１フレームの画像に起因する残像を早めに消去することができる。従って、有機ＥＬパネルの一部に明るい表示をさせたことによってその部分の発光ダイオードに残留電荷が蓄積しても、有機ＥＬパネルの広い領域における残像の発生状態を均一化して、残像が画質に与える影響を低減することができる。

本発明の第２の観点に係る画像データ処理回路は、有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置に供給される画像データを処理する画像データ処理回路であって、少なくとも２フレーム分の画像データを格納するメモリーと、第１のフレームレートで入力される画像データをメモリーに格納すると共に、メモリーに格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレートでＮ回読み出すメモリー制御回路と、１画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する輝度情報抽出部と、第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第２フレームのブロック毎の画像データの平均輝度が所定の値以下であるブロックが存在する場合に、メモリーから第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第１フレームの当該ブロックにおける画像データの輝度を略黒レベルに変更する画像データ補正部とを具備する。

本発明の第２の観点によれば、第２フレームのいずれかのブロックにおける画像がある程度暗い場合には、第１フレームの画像を一旦表示した後に、当該ブロックに略黒レベルの画像を表示してから第２フレームの画像を表示することにより、第１フレームの当該ブロックにおける画像に起因する残像を早めに消去することができる。従って、有機ＥＬパネルの一部に明るい表示をさせたことによってその部分の発光ダイオードに残留電荷が蓄積しても、有機ＥＬパネルの広い領域における残像の発生状態を均一化して、残像が画質に与える影響を低減することができる。

本発明の第３の観点に係る画像データ処理回路は、有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置に供給される画像データを処理する画像データ処理回路であって、少なくとも２フレーム分の画像データを格納するメモリーと、第１のフレームレートで入力される画像データをメモリーに格納すると共に、メモリーに格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレートでＮ回読み出すメモリー制御回路と、１画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する輝度情報抽出部と、第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第１フレームの画像データと第２フレームの画像データとを比較して、画像データの値が異なっている画素数を求める画像データ比較回路と、第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第２フレームのブロック毎の画像データの平均輝度が全て所定の値以下であり、第１フレームと第２フレームとの間で画像データの値が異なっている画素数が所定数以下である場合に、メモリーから第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第１フレームの画像データを第２フレームの画像データに変更する画像データ補正部とを具備する。

本発明の第３の観点によれば、第２フレームの画像がある程度暗く、第１フレームと第２フレームとの間で画像データの差が小さい場合には、第１フレームの画像を一旦表示した後に、第２フレームの画像を早めに表示することにより、第１フレームの画像に起因する残像を早めに消去することができる。従って、有機ＥＬパネルの一部に明るい表示をさせたことによってその部分の発光ダイオードに残留電荷が蓄積しても、有機ＥＬパネルの広い領域における残像の発生状態を均一化して、残像が画質に与える影響を低減することができる。

本発明の第４の観点に係る画像データ処理回路は、有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置に供給される画像データを処理する画像データ処理回路であって、少なくとも２フレーム分の画像データを格納するメモリーと、第１のフレームレートで入力される画像データをメモリーに格納すると共に、メモリーに格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレートでＮ回読み出すメモリー制御回路と、１画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する輝度情報抽出部と、第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第２フレームのブロック毎の画像データの平均輝度が所定の値以下であるブロックが存在し、第１フレームの当該ブロックにおいて輝度値が所定の範囲内にある画素数が、第２フレームの当該ブロックにおいて輝度値が所定の範囲内にある画素数よりも所定数以上多い場合に、メモリーから第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第１フレームの当該ブロックにおける画像データの輝度を均一化する画像データ補正部とを具備する。

本発明の第４の観点によれば、第１フレームのあるブロックにおける画像が薄暗く複雑な画像（夜景等）であり、第２フレームの当該ブロックにおける画像がある程度暗い場合には、第１フレームの画像を一旦表示した後に、第１フレームの当該ブロックにおける複雑な画像を均一化して表示することにより、第１フレームの当該ブロックにおける画像に起因する残像を均一化することができる。従って、有機ＥＬパネルの一部に明るい表示をさせたことによってその部分の発光ダイオードに残留電荷が蓄積しても、有機ＥＬパネルの広い領域における残像の発生状態を均一化して、残像が画質に与える影響を低減することができる。

本発明の第５の観点に係る画像データ処理回路は、有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置に供給される画像データを処理する画像データ処理回路であって、少なくとも２フレーム分の画像データを格納するメモリーと、第１のフレームレートで入力される画像データをメモリーに格納すると共に、メモリーに格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレートでＮ回読み出すメモリー制御回路と、１画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する輝度情報抽出部と、第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第２フレームのブロック毎の画像データの平均輝度が所定の値以下であるブロックが存在し、第１フレームの当該ブロックにおいて輝度値が所定の範囲内にある画素数が、第２フレームの当該ブロックにおいて輝度値が所定の範囲内にある画素数よりも所定数以上多い場合に、メモリーから第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第１フレームの当該ブロックにおける画像データの輝度を略白レベルに変更する画像データ補正部とを具備する。

本発明の第５の観点によれば、第１フレームのあるブロックにおける画像が中間輝度の複雑な画像であり、第２フレームの当該ブロックにおける画像がある程度暗い場合には、第１フレームの画像を一旦表示した後に、当該ブロックに略白レベルの画像を表示してから第２フレームの画像を表示することにより、第１フレームの当該ブロックにおける画像に起因する残像を均一化することができる。従って、有機ＥＬパネルの一部に明るい表示をさせたことによってその部分の発光ダイオードに残留電荷が蓄積しても、有機ＥＬパネルの広い領域における残像の発生状態を均一化して、残像が画質に与える影響を低減することができる。

また、本発明の幾つかの観点に係る電子機器は、有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置と、上記いずれかの画像データ処理回路とを具備する。これにより、電子機器の有機ＥＬパネルにおいて、残像が画質に与える影響が低減された動画像を表示することができる。

本発明の一実施形態の画像データ処理回路を用いる電子機器のブロック図。 本発明の一実施形態に係る画像データ処理方法を示すフローチャート。 本発明の一実施形態において用いられる表示装置の一例を示す斜視図。 有機ＥＬパネルにおける画素回路の一例を示す図。

以下、本発明の実施形態について、図面を参照しながら詳しく説明する。
図１は、本発明の一実施形態に係る画像データ処理回路を用いる電子機器の構成を示すブロック図である。この電子機器は、車載用の表示機器や携帯電話等の電子機器であり、図１においては、画像表示に関する部分のみが示されている。

図１に示すように、この電子機器は、画像データ処理回路１０と、フレームレートコンバーター２０と、タイミング信号発生回路３０と、駆動電流出力回路４０と、表示装置５０とを含んでいる。ここで、画像データ処理回路１０〜タイミング信号発生回路３０が、半導体集積回路装置（表示制御ＩＣ）に内蔵されても良い。あるいは、画像データ処理回路１０〜駆動電流出力回路４０が、半導体集積回路装置（駆動用ＩＣ）に内蔵されても良い。

表示装置５０は、有機ＥＬパネル５１と、走査線駆動回路５２と、データ線駆動回路５３とを含んでいる。画像データ処理回路１０は、外部から供給される画像データＶｄａｔａに対して、有機ＥＬパネル５１における残像が目立たなくなるような処理を施す。画像データＶｄａｔａは、各画素について、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の３色の色成分（例えば、各色成分について８ビット）を含むＲＧＢフォーマットの画像データでも良い。

画像データ処理回路１０は、ＦＩＦＯ（First In, First Out）１１及び１４と、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）１２と、メモリー制御回路１３と、画像データ比較回路１５と、輝度情報抽出部１６と、画像データ補正部１７とを含んでいる。

ＦＩＦＯ１１は、ＳＲＡＭ（Static Random Access Memory）、フリップフロップ、又は、ラッチ回路を含んで構成され、画像データ処理回路１０に入力される例えば１ライン分の画像データを格納する入力バッファー回路である。ＳＤＲＡＭ１２は、第（ｎ−１）フレーム及び第ｎフレームを含む少なくとも２フレーム分の画像データを格納するメモリーである。

メモリー制御回路１３は、第１のフレームレート（例えは、６０Ｈｚ）で入力される画像データをＳＤＲＡＭ１２に格納すると共に、ＳＤＲＡＭ１２に格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレート（例えは、２４０Ｈｚ）でＮ回読み出す。

ＦＩＦＯ１４は、ＳＲＡＭ、フリップフロップ、又は、ラッチ回路を含んで構成され、ＳＤＲＡＭ１２から読み出される例えば１ライン分の画像データを格納する出力バッファー回路である。画像データ比較回路１５は、第１フレームの画像データに続いて第２フレームの画像データが画像データ処理回路１０に入力されたときに、ＳＤＲＡＭ１２から読み出されてＦＩＦＯ１４に格納された第１フレームの画像データと、ＦＩＦＯ１１に格納された第２フレームの画像データとを比較して、画像データの値が異なっている画素数をフレーム比較結果として求める。

輝度情報抽出部１６は、画像データ変換回路６１と、輝度値演算回路６２と、輝度値判定回路６３と、ＳＲＡＭ６４及び６５とを含んでおり、１画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する。以下においては、１画面が４×４の１６ブロックに分割される場合について説明する。１ブロックは、２５６画素×１９２ラインで構成されるものとする。

画像データ変換回路６１は、ＲＧＢフォーマットの画像データが画像データ処理回路１０に入力された場合に、ＲＧＢフォーマットの画像データをＹＵＶフォーマットの画像データに変換する。ＹＵＶフォーマットの画像データは、各画素について、Ｙ（輝度信号）、Ｕ（色差信号Ｃｂ）、Ｖ（色差信号Ｃｒ）の成分（例えば、各成分について８ビットとする）を含んでいる。

輝度値演算回路６２は、各ブロックについて、そのブロック内の画素の輝度信号（以下、「Ｙデータ」ともいう）の値を加算して加算値を画素数で割ることにより、輝度の平均値（平均輝度）を算出する。輝度値演算回路６２は、ブロック毎に算出された平均輝度を、ＳＲＡＭ６４に格納する。

１つのブロックについてのデータ量は、８ビット×２５６画素×１９２ライン≦２^８×２^８×２^８＝２^２４＝２４ビットとなるので、１つのフレームに含まれる１６ブロックについてのデータ量を格納するためには、２４ビット×１６（ワード）のメモリーが必要となる。図１においては、第（ｎ−１）フレームのブロック毎の平均輝度と第ｎフレームのブロック毎の平均輝度とを格納するために、２つのメモリーが用いられている。

輝度値判定回路６３は、各ブロックについて、そのブロック内の画素のＹデータの値を２つの閾値ａ及びｂと比較することにより、Ｙデータの値（輝度値Ｙ）が所定の範囲内にある（ａ＜Ｙ＜ｂ）か否かを判定する。輝度値判定回路６３は、各ブロック内の複数の画素について、輝度値が所定の範囲内にあれば、累積値に「１」を加算し、輝度値が所定の範囲外にあれば累積値に「０」を加算して、ブロック毎に算出された加算結果をＳＲＡＭ６５に格納する。なお、各ブロックについて、累積値の初期値は「０」に設定される。

加算結果の最小値は「０」で、最大値は２５６画素×１９２ライン≦２^１６であるから、１つのブロックについてのデータ量は１６ビットとなるので、１つのフレームに含まれる１６ブロックについてのデータ量を格納するためには、１６ビット×１６（ワード）のメモリーが必要となる。図１においては、第（ｎ−１）フレームのブロック毎の加算結果と第ｎフレームのブロック毎の加算結果とを格納するために、２つのメモリーが用いられている。

画像データ補正部１７は、補正方法判定回路７１と、画像データ補正回路７２とを含んでいる。補正方法判定回路７１は、第（ｎ−１）フレームの画像データに続いて第ｎフレームの画像データが入力されたときに、少なくとも輝度情報抽出部１６によって抽出された第ｎフレームの画像データの輝度に関する情報に基づいて、第（ｎ−１）フレームの画像データの補正方法を判定し、判定結果を画像データ補正回路７２に出力する。

例えば、補正方法判定回路７１は、ＳＲＡＭ６４に格納されているブロック毎に算出された平均輝度と、ＳＲＡＭ６５に格納されているブロック毎に算出された加算結果と、画像データ比較回路１５によって求められたフレーム比較結果とに基づいて、画像データの補正方法を判定しても良い。

画像データ補正回路７２は、補正方法判定回路７１の判定結果に従って、ＳＤＲＡＭ１２から複数回読み出される第（ｎ−１）フレームの画像データの輝度を、途中の読み出し回数からフレーム単位又はブロック単位で補正する。即ち、ＳＤＲＡＭ１２に格納されている画像データを、画像データ処理回路１０に入力される画像データのフレームレートよりもＮ倍（Ｎは２以上の整数）以上高いフレームレートでＮ回読み出す場合に、画像データ補正回路７２は、ＳＤＲＡＭ１２から第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第（ｎ−１）フレームの画像データの輝度を補正する。

例えば、ＳＤＲＡＭ１２から第（ｎ−１）フレームの画像データを４回読み出す場合に、画像データ補正回路７２は、ＳＤＲＡＭ１２から第２回目以降に読み出される第（ｎ−１）フレームの画像データの輝度を補正しても良いし、ＳＤＲＡＭ１２から第３回目以降に読み出される第（ｎ−１）フレームの画像データの輝度を補正しても良い。また、画像データ補正回路７２は、ＳＤＲＡＭ１２から第４回目に読み出される第（ｎ−１）フレームの画像データの輝度を補正しても良い。

次に、図１に示す画像データ処理回路を用いた画像データ処理方法について、図１及び図２を参照しながら説明する。図２は、本発明の一実施形態に係る画像データ処理方法を示すフローチャートである。

ステップＳ１において、メモリー制御回路１３が、第１のフレームレートで入力される画像データを、少なくとも２フレーム分の画像データを格納するＳＤＲＡＭ１２に格納すると共に、ＳＤＲＡＭ１２に格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレートでＮ回読み出す。

ステップＳ２において、輝度情報抽出部１６が、１画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する。

ステップＳ３において、画像データ補正部１７が、第（ｎ−１）フレームの画像データに続いて第ｎフレームの画像データが入力されたときに、少なくともステップＳ２において抽出された第ｎフレームの画像データの輝度に関する情報に基づいて、ＳＤＲＡＭ１２から第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第（ｎ−１）フレームの画像データの輝度をフレーム単位又はブロック単位で補正する。

この画像データ処理方法によれば、有機ＥＬパネル５１の一部に明るい表示をさせたことによってその部分の発光ダイオードに残留電荷が蓄積しても、有機ＥＬパネル５１の広い領域における残像の発生状態を均一化して、残像が画質に与える影響を低減することができる。

以下に、画像データ補正部１７による画像データの補正方法の幾つかの具体例について説明する。これらの補正方法の内のいずれを適用するかは、任意に定めることができる。また、複数の補正方法を適用する場合の優先順位は、以下の記載の順序と同じでも良いし、それと異なっても良い。

（補正方法１）
ＳＲＡＭ６４に格納されているブロック毎に算出された平均輝度において、第ｎフレームのブロック毎の画像データの平均輝度が全て所定の値以下である場合に、画像データ補正部１７は、ＳＤＲＡＭ１２から第Ｍ回目以降に読み出される第（ｎ−１）フレームの画像データの輝度を略黒レベルに変更する。ここで、所定の値は、階調５％〜１０％の範囲内の値であることが望ましい。なお、本願において、「略黒レベル」とは、輝度が階調１０％以下の範囲内にある状態をいうものとする。

このように、第ｎフレームの画像がある程度暗い場合には、第（ｎ−１）フレームの画像を一旦表示した後に、フレーム全体に略黒レベルの画像を表示してから第ｎフレームの画像を表示することにより、第（ｎ−１）フレームの画像に起因する残像を早めに消去することができる。

（補正方法２）
ＳＲＡＭ６４に格納されているブロック毎に算出された平均輝度において、第ｎフレームのブロック毎の画像データの平均輝度が所定の値以下であるブロックが存在する場合に、画像データ補正部１７は、ＳＤＲＡＭ１２から第Ｍ回目以降に読み出される第（ｎ−１）フレームの当該ブロックにおける画像データの輝度を略黒レベルに変更する。ここで、所定の値は、階調５％〜１０％の範囲内の値であることが望ましい。

このように、第ｎフレームのいずれかのブロックにおける画像がある程度暗い場合には、第（ｎ−１）フレームの画像を一旦表示した後に、当該ブロックに略黒レベルの画像を表示してから第ｎフレームの画像を表示することにより、第（ｎ−１）フレームの当該ブロックにおける画像に起因する残像を早めに消去することができる。

（補正方法３）
ＳＲＡＭ６４に格納されているブロック毎に算出された平均輝度において、第ｎフレームのブロック毎の画像データの平均輝度が全て所定の値以下であり、画像データ比較回路１５によって求められたフレーム比較結果において、第（ｎ−１）フレームと第ｎフレームとの間で画像データの値が異なっている画素数が所定数以下である場合に、画像データ補正部１７は、ＳＤＲＡＭ１２から第Ｍ回目以降に読み出される第（ｎ−１）フレームの画像データを第ｎフレームの画像データに変更する。その場合に、画像データ補正回路７２は、第ｎフレームの画像データをＳＤＲＡＭ１２から読み出すようにメモリー制御回路１３を制御する。ここで、所定の値は、輝度１０％〜２０％の範囲内の値であることが望ましい。また、所定数は、１フレーム中の画素数の１０％〜５０％の範囲内の数であることが望ましい。

このように、第ｎフレームの画像がある程度暗く、第（ｎ−１）フレームと第ｎフレームとの間で画像データの差が小さい場合には、第（ｎ−１）フレームの画像を一旦表示した後に、第ｎフレームの画像を早めに表示することにより、第（ｎ−１）フレームの画像に起因する残像を早めに消去することができる。

（補正方法４）
ＳＲＡＭ６４に格納されているブロック毎に算出された平均輝度において、第ｎフレームのブロック毎の画像データの平均輝度が所定の値以下であるブロックが存在し、ＳＲＡＭ６５に格納されているブロック毎に算出された加算結果において、第（ｎ−１）フレームの当該ブロックにおいて輝度値が所定の範囲内にある画素数が、第ｎフレームの当該ブロックにおいて輝度値が所定の範囲内にある画素数よりも所定数以上多い場合に、画像データ補正部１７は、ＳＤＲＡＭ１２から第Ｍ回目以降に読み出される第（ｎ−１）フレームの当該ブロックにおける画像データの輝度を均一化する。

ここで、所定の値は、輝度５%〜２０%の範囲内の値であることが望ましい。また、所定数は、１ブロック中の画素数の２５%〜７５%の範囲内の数であることが望ましい。輝度値の所定の範囲は、ａ＜Ｙ＜ｂで表され、例えば、ａは輝度５%〜１０%の範囲内の値であり、ｂは輝度１５%〜２０%の範囲内の値である。また、画像データの輝度の均一化は、第（ｎ−１）フレームの当該ブロックにおいて輝度がａ＜Ｙ＜ｂとなる画素数が、第ｎフレームの当該ブロックにおいてａ＜Ｙ＜ｂとなる画素数よりｃ以上である場合には、Ｙ＜ｄの画像データの各色の成分の値にeを加算し、Ｙ＞ｆの画像データの各色の成分の値からｇを減算することにより行われる。ここで、ｃの値は２５%〜７５%の範囲内の数であることが望ましい。また、ｄの範囲は５%〜１５%、ｆの範囲は１０%〜２０%であることが望ましい。ｅ、ｇの範囲は１〜２であることが望ましい。

このように、第（ｎ−１）フレームのあるブロックにおける画像が薄暗く複雑な画像（夜景等）であり、第ｎフレームの当該ブロックにおける画像がある程度暗い場合には、第（ｎ−１）フレームの画像を一旦表示した後に、第（ｎ−１）フレームの当該ブロックにおける複雑な画像を均一化して表示することにより、第（ｎ−１）フレームの当該ブロックにおける画像に起因する残像を均一化することができる。

（補正方法５）
ＳＲＡＭ６４に格納されているブロック毎に算出された平均輝度において、第ｎフレームのブロック毎の画像データの平均輝度が所定の値以下であるブロックが存在し、ＳＲＡＭ６５に格納されているブロック毎に算出された加算結果において、第（ｎ−１）フレームの当該ブロックにおいて輝度値が所定の範囲内にある画素数が、第ｎフレームの当該ブロックにおいて輝度値が所定の範囲内にある画素数よりも所定数以上多い場合に、画像データ補正部１７は、ＳＤＲＡＭ１２から第Ｍ回目以降に読み出される第（ｎ−１）フレームの当該ブロックにおける画像データの輝度を略白レベルに変更する。

ここで、所定の値は、輝度７５%〜９５%の範囲内の値であることが望ましい。また、所定数は１ブロック中の画素数の２５%〜７５%の範囲内の数であることが望ましい。輝度値の所定の範囲はｈ＜Ｙ＜ｉで表され、例えば、ｈは輝度７５%〜８５%の範囲内の値であり、ｉは階調８５%〜９５%の範囲内の値である。なお、本願において、「略白レベル」とは、輝度が階調８５％以上の範囲内にある状態をいうものとする。

このように、第（ｎ−１）フレームのあるブロックにおける画像が中間輝度の複雑な画像であり、第ｎフレームの当該ブロックにおける画像がある程度暗い場合には、第（ｎ−１）フレームの画像を一旦表示した後に、当該ブロックに略白レベルの画像を表示してから第ｎフレームの画像を表示することにより、第（ｎ−１）フレームの当該ブロックにおける画像に起因する残像を均一化することができる。

以上のようにして、画像データ処理回路１０は、外部から供給される画像データＶｄａｔａに対し、表示装置５０の有機ＥＬパネル５１における残像が目立たなくなるような処理を施す。その処理において、画像データ処理回路１０は、画像データのフレームレートをＮ倍（例えば、４倍）に変更する。

しかしながら、フレームレートが常に高い画像を有機ＥＬパネル５１に表示すると、消費電力が増加したり、有機ＥＬパネル５１の寿命が低下したりする。そこで、フレームレートコンバーター２０が、補正方法判定回路７１から出力される判定結果に基づいて、有機ＥＬパネル５１に画像を表示する際のフレームレートを適切な値に設定し、画像データのフレームレートを変換する。

例えば、フレームレートコンバーター２０は、画像データの補正が行われない場合に、有機ＥＬパネル５１に表示される画像のフレームレートを、外部から供給される画像データＶｄａｔａのフレームレート（例えば、６０Ｈｚ）に一致させる。一方、フレームレートコンバーター２０は、画像データの補正が行われる場合に、有機ＥＬパネル５１に表示される画像のフレームレートを、外部から供給される画像データＶｄａｔａのフレームレートのＮ倍（例えば、２４０Ｈｚ）に一致させる。

タイミング信号発生回路３０は、外部から供給される垂直同期信号Ｖｓ、水平同期信号Ｈｓ、及び、ドットクロック信号Ｄｃｌｋに同期して、また、フレームレートコンバーター２０によって設定されたフレームレートに従って、表示装置５０を制御するための各種のタイミング信号を発生する。

例えば、タイミング信号発生回路３０は、スタート信号Ｄｙ及びクロック信号Ｃｌｙを生成して、表示装置５０の走査線駆動回路５２に供給する。スタート信号Ｄｙは、垂直走査の開始タイミングを規定するスタートパルスを含み、有機ＥＬパネル５１の複数の走査線を順に選択するためのトリガーとなる。スタートパルスは、１フレーム期間の最初に１回供給され、１つの走査線は、１フレーム期間において１回選択される。

駆動電流出力回路４０は、複数のＤ／Ａコンバーターと、カレントミラー回路等の複数の直流電流源とを含んでいる。駆動電流出力回路４０は、フレームレートコンバーター２０から出力される画像データによって表される階調に応じた複数の駆動電流ＩＬを生成し、それらの駆動電流ＩＬを表示装置５０に出力する。

表示装置５０の走査線駆動回路５２は、シフトレジスターや出力バッファーを含んで構成され、タイミング信号発生回路３０から供給されるスタート信号Ｄｙ及びクロック信号Ｃｌｙに基づいて、複数の走査信号Ｇ１〜Ｇｍを順次生成する。それらの走査信号Ｇ１〜Ｇｍは、有機ＥＬパネル５１の複数の走査線にそれぞれ供給される。これにより、スタートパルスをトリガーとして全ての走査線が順次選択され、１垂直走査駆動が行われる。

表示装置５０のデータ線駆動回路５３は、走査信号Ｇ１〜Ｇｍに同期したタイミングで、対応する複数のデータ線に複数のデータ信号をそれぞれ出力する。また、各々のデータ信号がアクティブレベルに保持されている期間に渡って、駆動電流出力回路４０から有機ＥＬパネル５１に駆動電流ＩＬが供給される。

図３は、本発明の一実施形態において用いられる表示装置の一例を示す斜視図である。図３に示すように、表示装置５０は、有機ＥＬパネル５１と、フレキシブル基板３とを含んでいる。有機ＥＬパネル５１は、素子基板１と対向基板２との間に、有機化合物からなる発光層を含む機能層を挟持したトップエミッション型のパネルであり、対向基板２側から表示光を出射する。

有機ＥＬパネル５１は、マトリックス状に配置された複数の画素を有する表示領域Ｖを備えている。図３の右上に拡大して示すように、表示領域Ｖには、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光素子が周期的に配置されており、それらの発光素子が出射する光によりフルカラーの画像が表示される。

例えば、素子基板１側に、ＲＧＢの光を発する３つの発光層を積層することにより、それらの発光層が放つ光を合成して略白色光を出射する複数の発光素子が設けられている。さらに、対向基板２側に、ＲＧＢのカラーフィルターを配置することにより、ＲＧＢの発光素子が形成される。

有機ＥＬパネル５１の表示領域Ｖの周縁部（額縁部）には、走査線駆動回路５２及びデータ線駆動回路５３（図１）が形成されている。これらの回路を構成する回路素子は、後述する画素回路と同様に、低温ポリシリコンやアモルファスシリコンを活性層として基板上に形成されている。

また、表示装置５０において、素子基板１が対向基板２から張り出した領域に、フレキシブル基板３が接続されている。フレキシブル基板３には、画像データ処理回路１０（図１）等を内蔵した駆動用ＩＣ（Integrated Circuit）４が実装されており、その端部には、外部機器又は専用のコントローラーと接続するための複数の端子が形成されている。有機ＥＬパネル５１は、フレキシブル基板３を介して、外部機器又はコントローラーから画像データや電力や制御信号の供給を受けることにより、表示領域Ｖに画像や文字等を表示する。

図４は、有機ＥＬパネルにおける画素回路の一例を示す図である。ここでは、図１及び図４を参照しながら、有機ＥＬパネル５１の画素回路、及び、複数の画素の走査駆動の概要について説明する。

図３において表示領域Ｖにマトリックス状に配置された複数の画素の各々には、図４に示すような画素回路が形成されている。画素回路は、画素を選択するためのスイッチング用のトランジスター（薄膜トランジスター）Ｔｒ１と、発光ダイオードの有機ＥＬ層８に電流を流すための駆動用のトランジスター（薄膜トランジスター）Ｔｒ２と、保持容量Ｃ等とを含んでいる。

トランジスターＴｒ１のゲート端子には、走査線駆動回路５２からの走査線ＳＬが接続されており、ドレイン端子には、データ線駆動回路５３からのデータ線ＤＬが接続されている。トランジスターＴｒ１のソース端子には、トランジスターＴｒ２のゲート端子と、保持容量Ｃの一端とが接続されている。

トランジスターＴｒ２のドレイン端子と、保持容量Ｃの他端とは、駆動電流出力回路４０からの駆動電流ＩＬの供給ラインに接続されている。トランジスターＴｒ２のソース端子は、発光ダイオードの個別電極７（陽極）に接続されている。また、発光ダイオードの共通電極９（陰極）は、アースライン（共通電位）に接続されている。

走査線ＳＬに供給される走査信号によって選択されたトランジスターＴｒ１がオンし、データ線ＤＬに供給されるデータ信号がトランジスターＴｒ２のゲート端子及び保持容量Ｃに供給される。これにより、トランジスターＴｒ２がオンし、有機ＥＬ層８に駆動電流ＩＬが流れて発光する。また、トランジスターＴｒ２がオンするのと並行して、保持容量Ｃにデータ信号が保持されるので、容量に応じた時間において発光が維持される。

ここで、ＳＤＲＡＭ１２から第１回目〜第（Ｍ−１）回目に読み出される第（ｎ−１）フレームの画像データによって、有機ＥＬパネル５１の一部において個別電極７又は共通電極９に残留電荷が発生しても、画像データ補正部１７が、ＳＤＲＡＭ１２から第Ｍ回目以降に読み出される第（ｎ−１）フレームの画像データの輝度をフレーム単位又はブロック単位で補正することにより、有機ＥＬパネル５１の広い領域における残留電荷の発生状態を均一化して、残像が画質に与える影響を低減することができる。

本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１…素子基板、２…対向基板、３…フレキシブル基板、４…駆動用ＩＣ、７…個別電極、８…有機ＥＬ層、９…共通電極、１０…画像データ処理回路、１１、１４…ＦＩＦＯ、１２…ＳＤＲＡＭ、１３…メモリー制御回路、１５…画像データ比較回路、１６…輝度情報抽出部、１７…画像データ補正部、２０…フレームレートコンバーター、３０…タイミング信号発生回路、４０…駆動電流出力回路、５０…表示装置、５１…有機ＥＬパネル、５２…走査線駆動回路、５３…データ線駆動回路、６１…画像データ変換回路、６２…輝度値演算回路、６３…輝度値判定回路、６４、６５…ＳＲＡＭ、７１…補正方法判定回路、７２…画像データ補正回路、Ｔｒ１、Ｔｒ２…トランジスター、Ｃ…保持容量

Claims (6)

1. 有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置に供給される画像データを処理する画像データ処理回路であって、
   少なくとも２フレーム分の画像データを格納するメモリーと、
   第１のフレームレートで入力される画像データを前記メモリーに格納すると共に、前記メモリーに格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレートでＮ回読み出すメモリー制御回路と、
   １画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する輝度情報抽出部と、
   第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第２フレームのブロック毎の画像データの平均輝度が全て所定の値以下である場合に、前記メモリーから第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第１フレームの画像データの輝度を略黒レベルに変更する画像データ補正部と、
   を具備する画像データ処理回路。
2. 有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置に供給される画像データを処理する画像データ処理回路であって、
   少なくとも２フレーム分の画像データを格納するメモリーと、
   第１のフレームレートで入力される画像データを前記メモリーに格納すると共に、前記メモリーに格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレートでＮ回読み出すメモリー制御回路と、
   １画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する輝度情報抽出部と、
   第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第２フレームのブロック毎の画像データの平均輝度が所定の値以下であるブロックが存在する場合に、前記メモリーから第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第１フレームの当該ブロックにおける画像データの輝度を略黒レベルに変更する画像データ補正部と、
   を具備する画像データ処理回路。
3. 有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置に供給される画像データを処理する画像データ処理回路であって、
   少なくとも２フレーム分の画像データを格納するメモリーと、
   第１のフレームレートで入力される画像データを前記メモリーに格納すると共に、前記メモリーに格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレートでＮ回読み出すメモリー制御回路と、
   １画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する輝度情報抽出部と、
   第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第１フレームの画像データと第２フレームの画像データとを比較して、画像データの値が異なっている画素数を求める画像データ比較回路と、
   第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第２フレームのブロック毎の画像データの平均輝度が全て所定の値以下であり、第１フレームと第２フレームとの間で画像データの値が異なっている画素数が所定数以下である場合に、前記メモリーから第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第１フレームの画像データを第２フレームの画像データに変更する画像データ補正部と、
   を具備する画像データ処理回路。
4. 有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置に供給される画像データを処理する画像データ処理回路であって、
   少なくとも２フレーム分の画像データを格納するメモリーと、
   第１のフレームレートで入力される画像データを前記メモリーに格納すると共に、前記メモリーに格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレートでＮ回読み出すメモリー制御回路と、
   １画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する輝度情報抽出部と、
   第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第２フレームのブロック毎の画像データの平均輝度が所定の値以下であるブロックが存在し、第１フレームの当該ブロックにおいて輝度値が所定の範囲内にある画素数が、第２フレームの当該ブロックにおいて輝度値が前記所定の範囲内にある画素数よりも所定数以上多い場合に、前記メモリーから第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第１フレームの当該ブロックにおける画像データの輝度を均一化する画像データ補正部と、
   を具備する画像データ処理回路。
5. 有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置に供給される画像データを処理する画像データ処理回路であって、
   少なくとも２フレーム分の画像データを格納するメモリーと、
   第１のフレームレートで入力される画像データを前記メモリーに格納すると共に、前記メモリーに格納されている画像データを、第１のフレームレートよりもＮ倍（Ｎは２以上の整数）以上高い第２のフレームレートでＮ回読み出すメモリー制御回路と、
   １画面を分割して得られる複数のブロックについて、入力される画像データの輝度に関する情報を抽出する輝度情報抽出部と、
   第１フレームの画像データに続いて第２フレームの画像データが入力されたときに、第２フレームのブロック毎の画像データの平均輝度が所定の値以下であるブロックが存在し、第１フレームの当該ブロックにおいて輝度値が所定の範囲内にある画素数が、第２フレームの当該ブロックにおいて輝度値が前記所定の範囲内にある画素数よりも所定数以上多い場合に、前記メモリーから第Ｍ回目（Ｍは２以上でＮ以下の整数）以降に読み出される第１フレームの当該ブロックにおける画像データの輝度を略白レベルに変更する画像データ補正部と、
   を具備する画像データ処理回路。
6. 有機ＥＬ（エレクトロルミネッセンス）パネルを含む表示装置と、
   請求項１〜５のいずれか１項記載の画像データ処理回路と、
   を具備する電子機器。

Images