JP5032893B2 - 昇圧回路 - Google Patents
昇圧回路 Download PDFInfo
- Publication number
- JP5032893B2 JP5032893B2 JP2007151793A JP2007151793A JP5032893B2 JP 5032893 B2 JP5032893 B2 JP 5032893B2 JP 2007151793 A JP2007151793 A JP 2007151793A JP 2007151793 A JP2007151793 A JP 2007151793A JP 5032893 B2 JP5032893 B2 JP 5032893B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- voltage
- circuit
- current control
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
以下、同図を参照しつつ、この従来回路について説明する。
この昇圧回路201Aは、入力電圧VDDを、負荷LED回路101aを駆動するために必要な電圧に昇圧して出力するものである。
負荷LED回路101aは、複数のLED1−1A、1−2A、・・・1−nAが直列接続されてなるもので、そのアノード側に昇圧回路201Aの出力電圧VOUTが印加される一方、カソード側、すなわち、負荷LED回路101aとグランドとの間には、負荷LED回路101aを定電流駆動するための定電流回路101bが設けられたものとなっている。
なお、負荷LED回路101aは、必ずしも複数のLEDから構成されたものに限らず、LED単体であっても良い。
ところで、定電流回路101bに加わる電圧は、昇圧回路201Aの出力電圧VOUTから負荷LED回路101aにおける電圧降下分を差し引いた電圧となる。すなわち、VOUTから、各LED1−1A〜1−nAの順方向電圧の総和を差し引いた値である。
なお、この種の回路としては、例えば、特許文献1等に開示されたものがある。
しかし、LEDの順方向電圧のばらつきが標準値より低めにばらついた場合には、定電流回路101bに加わる電圧が大きくなり、定電流回路101bにおける消費電力の増大を招き、電力効率が低下するという問題が発生する。
ところが、かかる方法にあっては、定電流回路101bにおける基準電圧VREF1を可変して定電流回路101bの定電流値を変え得るようにした場合、定電流制御トランジスタM1Aのソース電位が変化し、定電流回路101bに必要な電圧も変化するため、先の問題を解決するための最善の方策とはならない。
これは、定電流制御トランジスタM1Aの定電流制御用の抵抗器R1Aを可変とし、定電流回路101bの定電流値を変化させた場合や、定電流制御トランジスタM1Aのしきい値電圧がその製造ばらつき等によって変化した場合などにも同様に生じ得る問題である。
1つ又は複数の直列接続された発光素子からなる負荷回路と、
当該負荷回路の一端とグランドとの間に設けられ、当該負荷回路を定電流駆動するための定電流回路と、
前記負荷回路の他端側に接続されて、入力電圧を前記負荷回路の駆動に必要な電圧に昇圧して出力する昇圧回路とを具備し、
前記定電流回路は、前記負荷回路の一端とグランドとの間に、前記負荷回路側から定電流制御トランジスタと定電流制御用抵抗器とが直列接続されて設けられ、
前記昇圧回路は、前記定電流制御トランジスタのドレイン電圧とゲート電圧との差分に応じた電圧を出力する電圧監視手段を有し、
所定の昇圧回路用基準電圧と前記電圧監視手段の出力との差分に応じたパルス幅の信号に応じてスイッチング駆動されるスイッチングトランジスタにより、入力電圧がスイッチング制御されることで出力昇圧電圧が得られるよう構成されてなり、前記電圧監視手段は、ソースが定電流制御トランジスタのドレインに、ゲートが定電流制御トランジスタのゲートに、それぞれ接続される一方、ドレインがプルアップされた電圧監視トランジスタを有してなり、当該電圧監視トランジスタのドレインが電圧監視手段の出力端とされてなるものである。
さらに、上記本発明の目的を達成するため、1つ又は複数の直列接続された発光素子からなる負荷回路と、
前記各負荷回路の一端とグランドとの間に設けられ、当該負荷回路を定電流駆動するための定電流回路とからなる直列回路が複数設けられると共に、
前記各々の負荷回路の他端側に接続されて、入力電圧を前記負荷回路の駆動に必要な電圧に昇圧して出力する昇圧回路が設けられ、
前記定電流回路は、前記負荷回路の一端とグランドとの間に、前記負荷回路側から定電流制御トランジスタと定電流制御用抵抗器とが直列接続されて設けられ、
前記昇圧回路は、前記定電流制御トランジスタのドレイン電圧とゲート電圧との差分に応じた電圧を出力する電圧監視手段が、前記各々の定電流回路に対応して設けられると共に、
前記各々の電圧監視手段の出力の内、最小の出力を選択出力する選択回路が設けられ、
所定の昇圧回路用基準電圧と前記選択回路を介して出力された電圧監視手段の出力との差分に応じたパルス幅の信号に応じてスイッチング駆動されるスイッチングトランジスタにより、入力電圧がスイッチング制御されることで出力昇圧電圧が得られるよう構成されてなり、前記電圧監視手段は、ソースが定電流制御トランジスタのドレインに、ゲートが定電流制御トランジスタのゲートに、それぞれ接続される一方、ドレインがプルアップされた電圧監視トランジスタを有してなり、当該電圧監視トランジスタのドレインが電圧監視手段の出力端とされてなる昇圧回路であってもよい。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における昇圧回路の第1の構成例について、図1を参照しつつ説明する。
この昇圧回路2は、特に、この昇圧回路2の負荷となる負荷LED回路1aと、負荷LED回路1aを定電流駆動するための定電流回路1bと、昇圧回路2とから構成されてなる発光素子駆動回路において用いるに適したものであり、入力電圧VDDを後述するように昇圧して、その出力昇圧電圧VOUTを負荷LED回路1aの駆動電圧として出力するよう構成されたものである。
なお、本発明の実施の形態においては、負荷LED回路1aは、複数のLED1−1〜1−nから構成されたものとしたが、必ずしも複数である必要はなく、LED単独で構成されたものとしても良い。
以下、具体的な接続、構成を説明すれば、まず、PチャンネルMOS型電界効果トランジスタを用いた定電流制御トランジスタ16は、そのソースが定電流制御用抵抗器18を介してグランドに接続される一方、ドレインは、先に説明した負荷LED回路1aの第nのLED1−nのカソードに接続されると共に、昇圧回路2を構成する電圧監視用増幅器1cの非反転入力端子に接続されている。
定電流制御用誤差増幅器17は、その非反転入力端子に定電流制御用基準電圧VREF1が印加されるようになっている一方、反転入力端子は、定電流制御トランジスタ16のソースと定電流制御用抵抗器18との接続点に接続されている。
まず、昇圧回路2は、誤差増幅器11の出力に応じてパルス変換回路21により発生されたパルス信号によってスイッチングトランジスタ12がスイッチング駆動される。そして、インダクタ13を介して入力された電圧VDDがスイッチングトランジスタ12によりスイッチング制御されることで、コンデンサ15に、昇圧された出力昇圧電圧VOUTが得られる点は、基本的に従来と同様であるが、誤差増幅器11の反転入力端子へ入力される電圧が、次述するように定電流回路1bの定電流制御トランジスタ16のドレイン・ゲート間電圧である点が従来と異なっている。
そのため、本発明の実施の形態においては、定電流制御トランジスタ16のドレイン・ゲート間電圧が、電圧監視用増幅器1cにより検出されるようになっており、ドレイン電圧からゲート電圧を減じた差電圧が昇圧回路2の誤差増幅器11の反転入力端子へフィードバックされるようになっている。
なお、定電流制御トランジスタ16のドレインに加わる電圧は、昇圧回路2の出力昇圧電圧VOUTから、負荷LED回路1aにおける各LED1−1〜1−nの順方向電圧の総和を減じた値となる。
そのため、昇圧回路2の出力昇圧電圧VOUTが上昇し、定電流回路1bに加わる電圧の上昇を招き、先のような定電流制御用抵抗器18における電圧降下が補償され、定電流回路1bに加わる電圧は、定電流回路1bが定電流源として正常動作する電圧に常に維持されることとなる。
これに対して、本発明の実施の形態においては、定電流制御用基準電圧VREF1を上下に変化させた場合であっても、常に定電流制御トランジスタ16に必要なドレイン電圧、すなわち、定電流回路1bが定電流源として正常動作する電圧が供給されるように出力昇圧電圧VOUTが設定されることとなり、電力効率が最良値に保たれるものとなっている。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第2の構成例は、昇圧回路2Aに複数の負荷が並列に接続された構成例である。
まず、この第2の構成例においては、昇圧回路2Aの出力端に第1乃至第3の負荷LED回路1a、2a、3aのアノード側の端部がそれぞれ接続されたものとなっている。
定電流回路2bの定電流制御用誤差増幅器17b(図2においては「EA2」と表記)及び定電流回路3bの定電流制御用誤差増幅器17c(図2においては「EA3」と表記)は、定電流回路1bの定電流制御用誤差増幅器17に対応するものである。
さらに、定電流回路2bの定電流制御用抵抗器18b(図2においては「R2」と表記)及び定電流回路3bの定電流制御用抵抗器18c(図2においては「R3」と表記)は、定電流回路1bの定電流制御用抵抗器18に対応するものである。
またさらに、定電流回路2bにおける定電流制御用基準電圧VREF2及び定電流回路3bにおける定電流制御用基準電圧VREF3は、定電流回路1bの定電流制御用基準電圧VREF1に相当するものである。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第3の構成例における昇圧回路2Bは、図1に示された電圧監視用増幅器11に代えて、電圧監視トランジスタ19(図3においては「M1c」と表記)とプルアップ手段としての定電流源20(図3においては「IREF1」と表記)により電圧監視手段が実現された構成となっている。
一方、電圧監視トランジスタ19のゲートは、定電流制御用誤差増幅器17の出力端子と定電流制御トランジスタ16のゲートとの接続点に接続されたものとなっている。
例えば、出力昇圧電圧VOUTが低下し、定電流制御トランジスタ16に十分な電圧が加わっていない状態となった場合、定電流制御トランジスタ16のドレイン電圧が下降し、電圧監視トランジスタ19のドレイン電流が増加する。
電圧監視トランジスタ19のドレインは、定電流源20によって、その電流が制限されているため、電圧監視トランジスタ19のドレイン電圧、すなわち、誤差増幅器11の反転入力端子へのフィードバック電圧は下降し、誤差増幅器11の出力電圧は上昇する。その結果、昇圧回路2Bの出力昇圧電圧VOUTは上昇し、先のような出力昇圧電圧VOUTの低下が補償されることとなる。
また、本発明の実施の形態における定電流制御トランジスタ16のドレイン・ソース間電圧VDSは、下記する式2により表すことができる。
さらに、第3の構成例においては、上述のMβ及びMIを、それぞれ適切な値に設定することで、定電流制御トランジスタ16の動作状態を飽和領域に保ちつつ、出力昇圧電圧VOUTがより低い値に設定され、電力効率がより一層高められるものとなっている。
なお、図1、図2又は図3に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第4の構成例は、先の図3に示された構成例を基本とし、特に、負荷LED回路が複数設けられた場合の構成例であり、複数の負荷LED回路を設けた構成は、先の図2に示された構成例と同様である。
以下、具体的に説明すれば、まず、第4の構成例においては、第1乃至第3の負荷LED回路1a、2a、3aと、対応する定電流回路1b、2b、3bとの直列回路が、昇圧回路2Cの出力とグランドとの間に並列接続されて設けられたものとなっている。
すなわち、電圧監視トランジスタ19、19b、19cは、そのドレインが相互に接続されて、定電流源20に接続されると共に、誤差増幅器11の反転入力端子に接続されたものとなっている。なお、電圧監視トランジスタ19、19b、19cの各々のソース、ゲートの、対応する定電流回路1b、2b、3bに対する接続は、図3の構成例で説明したものと基本的に同一であるので、ここでの詳細な説明は省略する。
例えば、出力昇圧電圧VOUTが低下し、各定電流制御トランジスタ16、16b、16cに十分な電圧が加わっていない状態となった場合、定電流制御トランジスタ16、16b、16cのいずれか、又は、全てのドレイン電圧が低下し、それに応じて電圧監視トランジスタ19、19b、19cのいずれか、又は、全てのドレイン電流が増加する。そして、電圧監視トランジスタ19、19b、19cのドレイン電流は、定電流源20によってその電流値が制限されているため、そのドレイン電圧、すなわち、誤差増幅器11の反転入力端子へのフィードバック電圧は下降し、誤差増幅器11の出力電圧の上昇と共に、出力昇圧電圧VOUTも上昇し、出力昇圧電圧VOUTの低下が補償されることとなる。
さらに、第4の構成例においては、先の式3に示されたMβ及びMIを、それぞれ適切な値に設定することで、定電流制御トランジスタ16、16b、16cの動作状態を、飽和領域に保ちつつ、出力昇圧電圧VOUTがより低い値に設定され、電力効率がより一層高められるものとなっている。
1b、2b、3b…定電流回路
1c、2c、3c…電圧監視用増幅器
2、2A、2B、2C…昇圧回路
3…選択回路
16、16b、16c…定電流制御トランジスタ
19、19b、19c…電圧監視トランジスタ
Claims (2)
- 1つ又は複数の直列接続された発光素子からなる負荷回路と、
当該負荷回路の一端とグランドとの間に設けられ、当該負荷回路を定電流駆動するための定電流回路と、
前記負荷回路の他端側に接続されて、入力電圧を前記負荷回路の駆動に必要な電圧に昇圧して出力する昇圧回路とを具備し、
前記定電流回路は、前記負荷回路の一端とグランドとの間に、前記負荷回路側から定電流制御トランジスタと定電流制御用抵抗器とが直列接続されて設けられ、
前記昇圧回路は、前記定電流制御トランジスタのドレイン電圧とゲート電圧との差分に応じた電圧を出力する電圧監視手段を有し、
所定の昇圧回路用基準電圧と前記電圧監視手段の出力との差分に応じたパルス幅の信号に応じてスイッチング駆動されるスイッチングトランジスタにより、入力電圧がスイッチング制御されることで出力昇圧電圧が得られるよう構成されてなり、前記電圧監視手段は、ソースが定電流制御トランジスタのドレインに、ゲートが定電流制御トランジスタのゲートに、それぞれ接続される一方、ドレインがプルアップされた電圧監視トランジスタを有してなり、当該電圧監視トランジスタのドレインが電圧監視手段の出力端とされてなることを特徴とする昇圧回路。 - 1つ又は複数の直列接続された発光素子からなる負荷回路と、
前記各負荷回路の一端とグランドとの間に設けられ、当該負荷回路を定電流駆動するための定電流回路とからなる直列回路が複数設けられると共に、
前記各々の負荷回路の他端側に接続されて、入力電圧を前記負荷回路の駆動に必要な電圧に昇圧して出力する昇圧回路が設けられ、
前記定電流回路は、前記負荷回路の一端とグランドとの間に、前記負荷回路側から定電流制御トランジスタと定電流制御用抵抗器とが直列接続されて設けられ、
前記昇圧回路は、前記定電流制御トランジスタのドレイン電圧とゲート電圧との差分に応じた電圧を出力する電圧監視手段が、前記各々の定電流回路に対応して設けられると共に、
前記各々の電圧監視手段の出力の内、最小の出力を選択出力する選択回路が設けられ、
所定の昇圧回路用基準電圧と前記選択回路を介して出力された電圧監視手段の出力との差分に応じたパルス幅の信号に応じてスイッチング駆動されるスイッチングトランジスタにより、入力電圧がスイッチング制御されることで出力昇圧電圧が得られるよう構成されてなり、前記電圧監視手段は、ソースが定電流制御トランジスタのドレインに、ゲートが定電流制御トランジスタのゲートに、それぞれ接続される一方、ドレインがプルアップされた電圧監視トランジスタを有してなり、当該電圧監視トランジスタのドレインが電圧監視手段の出力端とされてなることを特徴とする昇圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007151793A JP5032893B2 (ja) | 2007-06-07 | 2007-06-07 | 昇圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007151793A JP5032893B2 (ja) | 2007-06-07 | 2007-06-07 | 昇圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008305978A JP2008305978A (ja) | 2008-12-18 |
JP5032893B2 true JP5032893B2 (ja) | 2012-09-26 |
Family
ID=40234425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007151793A Expired - Fee Related JP5032893B2 (ja) | 2007-06-07 | 2007-06-07 | 昇圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5032893B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11202016B2 (en) | 2018-07-13 | 2021-12-14 | Olympus Corporation | Imaging device |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5275134B2 (ja) * | 2009-05-22 | 2013-08-28 | 新日本無線株式会社 | Led駆動回路 |
JP5203320B2 (ja) * | 2009-06-10 | 2013-06-05 | シャープ株式会社 | 発光素子駆動装置およびそれを備えた面状照明装置または表示装置 |
US8081199B2 (en) | 2009-06-26 | 2011-12-20 | Panasonic Corporation | Light emitting element drive apparatus, planar illumination apparatus, and liquid crystal display apparatus |
WO2010150444A1 (ja) * | 2009-06-26 | 2010-12-29 | パナソニック株式会社 | 発光素子駆動装置、面状照明装置および液晶表示装置 |
JP4657355B2 (ja) * | 2009-06-30 | 2011-03-23 | パナソニック株式会社 | 発光素子駆動装置および発光装置 |
JP5620713B2 (ja) * | 2010-05-17 | 2014-11-05 | 新日本無線株式会社 | 発光素子駆動回路 |
JP5601021B2 (ja) * | 2010-05-19 | 2014-10-08 | ソニー株式会社 | 発光素子駆動装置および表示装置 |
KR101057684B1 (ko) * | 2011-03-31 | 2011-08-18 | 주식회사 동운아나텍 | 조명 구동 장치 |
CN102664524B (zh) * | 2012-05-09 | 2015-08-12 | 无锡创想华微科技有限公司 | 采用数字pwm控制的恒流型dc-dc变换器与恒流型led驱动dc-dc变换器 |
JP6362159B2 (ja) * | 2014-03-31 | 2018-07-25 | Necエンベデッドプロダクツ株式会社 | 駆動回路、駆動方法及びプログラム |
KR101964292B1 (ko) * | 2014-08-26 | 2019-04-01 | 클로스드-업 조인트-스톡 컴파니 드라이브 | 직류 부하 전력 공급을 생성하기 위한 장치 |
CN108139764B (zh) * | 2015-09-09 | 2020-09-08 | 克罗斯优普股份公司 | 用于获得dc电压的装置 |
CN107318197A (zh) * | 2017-08-17 | 2017-11-03 | 无锡市益明光电有限公司 | 一种多路led电流平衡电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2587595B2 (ja) * | 1994-08-31 | 1997-03-05 | 九州日本電気株式会社 | 不揮発性半導体メモリの書込み回路 |
JP4527316B2 (ja) * | 2001-05-18 | 2010-08-18 | ティーオーエー株式会社 | 発光ダイオード点灯回路及び発光ダイオード点灯方法 |
JP3745310B2 (ja) * | 2002-05-31 | 2006-02-15 | ソニー株式会社 | 発光素子駆動装置およびそれを用いた携帯装置 |
JP4467395B2 (ja) * | 2004-09-29 | 2010-05-26 | ローム株式会社 | 電源装置 |
JP3904579B2 (ja) * | 2004-12-03 | 2007-04-11 | ローム株式会社 | 電源装置およびそれを用いた発光装置、電子機器 |
JP5239138B2 (ja) * | 2005-08-31 | 2013-07-17 | 東芝ライテック株式会社 | Led点灯装置 |
-
2007
- 2007-06-07 JP JP2007151793A patent/JP5032893B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11202016B2 (en) | 2018-07-13 | 2021-12-14 | Olympus Corporation | Imaging device |
Also Published As
Publication number | Publication date |
---|---|
JP2008305978A (ja) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5032893B2 (ja) | 昇圧回路 | |
JP5233136B2 (ja) | 定電流回路及び定電流回路を使用した発光ダイオード駆動装置 | |
US7683553B2 (en) | LED current control circuits and methods | |
JP5168910B2 (ja) | 定電流回路及び定電流回路を使用した発光ダイオード駆動装置 | |
JP4660526B2 (ja) | 負電圧検知回路を備えた半導体集積回路 | |
US7932707B2 (en) | Voltage regulator with improved transient response | |
JP5470128B2 (ja) | 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路 | |
JP5499944B2 (ja) | 定電流回路及び定電流回路を使用した発光ダイオード駆動装置 | |
CN100578587C (zh) | 电流驱动电路 | |
JPWO2017164197A1 (ja) | レギュレータ回路 | |
JP6951305B2 (ja) | 定電圧回路 | |
JP2017506032A (ja) | バッファ回路および方法 | |
JP2009003886A (ja) | 電圧レギュレータ回路 | |
JP2017126259A (ja) | 電源装置 | |
JP2004192743A (ja) | 電圧発生回路 | |
JP2008276566A (ja) | 定電圧電源回路 | |
JP6090214B2 (ja) | 電源回路 | |
US8704501B2 (en) | Driver, current regulating circuit thereof, and method of current regulation, with alternating voltages therein | |
JP2010109006A (ja) | 発光素子駆動回路 | |
TWI397034B (zh) | 改善led顯示系統效能的電流調節器及方法 | |
JP2005135366A (ja) | カレントミラー回路 | |
JP2010074379A (ja) | ドライバ回路、及び電子回路装置 | |
JP5666694B2 (ja) | 負荷電流検出回路 | |
JP5849585B2 (ja) | 過電流検出回路 | |
JP2008218911A (ja) | 発光ダイオード駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5032893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |