WO2023120433A1 - 電流生成回路および半導体集積回路 - Google Patents

電流生成回路および半導体集積回路 Download PDF

Info

Publication number
WO2023120433A1
WO2023120433A1 PCT/JP2022/046487 JP2022046487W WO2023120433A1 WO 2023120433 A1 WO2023120433 A1 WO 2023120433A1 JP 2022046487 W JP2022046487 W JP 2022046487W WO 2023120433 A1 WO2023120433 A1 WO 2023120433A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
circuit
temperature
cell
correction
Prior art date
Application number
PCT/JP2022/046487
Other languages
English (en)
French (fr)
Inventor
尚弘 野村
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to CN202280075257.6A priority Critical patent/CN118235100A/zh
Publication of WO2023120433A1 publication Critical patent/WO2023120433A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Definitions

  • the present disclosure relates to a current generation circuit in a semiconductor integrated circuit.
  • a bandgap reference circuit is widely used to generate a constant voltage that is independent of temperature.
  • the bandgap reference circuit can achieve almost completely flat temperature characteristics in a certain temperature range through primary and secondary temperature compensation. Specifically, in the case of a bandgap reference circuit, for example, a flat temperature characteristic can be realized in the temperature range of 30 to 110.degree.
  • the present disclosure has been made in view of such problems, and one exemplary purpose of certain aspects thereof is to provide a current generation circuit that can set temperature characteristics more flexibly than in the past.
  • a current generation circuit includes a plurality of current cells and a synthesis circuit that synthesizes a plurality of temperature dependent currents generated by the plurality of current cells.
  • the temperature dependent current produced by each current cell is zero in the temperature range specific to that current cell and varies linearly with temperature outside the temperature range.
  • FIG. 1 is a block diagram of a semiconductor integrated circuit according to an embodiment.
  • FIG. 2 is a block diagram of a current generation circuit.
  • FIG. 3 is a diagram explaining an example of the operation of the current generation circuit.
  • FIG. 4 is a diagram explaining another example of the operation of the current generation circuit.
  • FIG. 5 is a diagram explaining an example of the operation of the current generation circuit.
  • FIG. 6 is a circuit diagram showing a configuration example of a low temperature correction cell.
  • FIG. 7 is a diagram for explaining the operation of the low temperature correction cell of FIG.
  • FIG. 8 is a circuit diagram showing a configuration example of a high temperature correction cell.
  • FIG. 9 is a diagram for explaining the operation of the high temperature correction cell of FIG.
  • FIG. 10 is a circuit diagram of a synthesis circuit according to one embodiment.
  • FIG. 11 is a circuit diagram of a combining circuit according to one embodiment.
  • FIG. 12 is a circuit diagram showing a semiconductor integrated circuit according to an example.
  • FIG. 13 is a diagram showing temperature characteristics of the output voltage VBGR of the bandgap reference circuit of FIG. 14 is a circuit diagram of a current generation circuit according to Modification 1.
  • FIG. 15A and 15B are diagrams for explaining the operation of the current generation circuit of FIG. 14.
  • FIG. FIG. 16 is a diagram for explaining a setting example of a synthesizing circuit in the current generation circuit of FIG.
  • a current generation circuit includes a plurality of current cells and a synthesis circuit that synthesizes a plurality of temperature dependent currents generated by the plurality of current cells.
  • the temperature dependent current produced by each current cell is zero in the temperature range specific to that current cell and varies linearly with temperature outside the temperature range.
  • this current generation circuit it is possible to generate a current that is zero or constant in the temperature range in which conventional temperature compensation is performed, and that has temperature dependence in a low temperature region or a high temperature region where conventional temperature compensation is insufficient. .
  • this current generation circuit as a temperature characteristic correction circuit, the temperature dependence of the object can be compensated.
  • the plurality of current cells may include at least one low temperature correction cell.
  • a cold correction cell may produce a cold correction current that is zero in the temperature range above its own threshold and has a negative temperature coefficient in the temperature range below the threshold.
  • a cold correction cell may generate a cold correction current by subtracting a current with a positive temperature coefficient from a current with a negative temperature coefficient.
  • the cold correction cell has a first current mirror circuit, a second current mirror circuit that folds a current having a negative temperature coefficient and feeds the input of the first current mirror circuit, and a positive temperature coefficient. a third current mirror circuit that folds back and draws the current from the input of the first current mirror circuit to another path.
  • the plurality of current cells may include at least one high temperature compensation cell.
  • a high temperature correction cell may produce a high temperature correction current that is zero in the temperature range below its own threshold and has a positive temperature coefficient in the temperature range above the threshold.
  • a high temperature correction cell may generate a high temperature correction current by subtracting a current with a negative temperature coefficient from a current with a positive temperature coefficient.
  • the high temperature correction cell has a fourth current mirror circuit, a fifth current mirror circuit that folds back a current having a positive temperature coefficient and feeds the input of the fourth current mirror circuit, and a negative temperature coefficient. a sixth current mirror circuit that folds back and draws the current from the input of the fourth current mirror circuit to another path.
  • the combining circuit may have a variable ratio of multiple currents.
  • the temperature compensation circuit may further include a constant current cell that generates a constant current independent of temperature.
  • a combining circuit may combine multiple temperature dependent currents and constant currents.
  • a constant current cell may add a current with a positive temperature coefficient and a current with a negative temperature coefficient to produce a constant current.
  • the temperature compensation circuit may be monolithically integrated on one semiconductor substrate. "Integrated integration" includes cases in which all circuit components are formed on a semiconductor substrate and cases in which the main components of a circuit are integrated. A resistor, capacitor, or the like may be provided outside the semiconductor substrate. By integrating the circuits on one chip, the circuit area can be reduced and the characteristics of the circuit elements can be kept uniform.
  • a semiconductor integrated circuit may include a bandgap reference circuit and any of the above-described current generating circuits connected to the bandgap reference circuit.
  • a state in which member A is connected to member B refers to a case in which member A and member B are physically directly connected, or a case in which member A and member B are electrically connected to each other. It also includes the case of being indirectly connected via other members that do not substantially affect the connected state or impair the functions and effects achieved by their combination.
  • the state in which member C is provided between member A and member B refers to the case where member A and member C or member B and member C are directly connected, as well as the case where they are electrically connected. It also includes the case of being indirectly connected through other members that do not substantially affect the physical connection state or impair the functions and effects achieved by their combination.
  • FIG. 1 is a block diagram of a semiconductor integrated circuit 100 according to an embodiment.
  • the semiconductor integrated circuit 100 includes a circuit to be corrected 110 whose temperature characteristics are to be compensated, and a temperature characteristics correction circuit 120 .
  • the temperature characteristic correction circuit 120 supplies a correction current Icomp having temperature dependence to the circuit to be corrected 110 to correct the temperature dependence of the circuit to be corrected 110 .
  • the corrected circuit 110 may be a constant voltage source or a constant current source.
  • FIG. 2 is a block diagram of the current generation circuit 200. As shown in FIG.
  • the current generation circuit 200 comprises a plurality of current cells 210 and a combiner circuit 220 .
  • a plurality of current cells 210 generate a temperature dependent current.
  • the temperature dependent current produced by each current cell 210 is zero in the temperature range specific to that current cell and varies linearly with temperature outside the temperature range.
  • the high temperature correction cell 214 produces a high temperature correction current Ib that is zero in the temperature range below its own threshold Tb and has a positive temperature coefficient ⁇ in the temperature range above the threshold Tb.
  • Ib 0 (T ⁇ Tb)
  • Ib ⁇ (T ⁇ Tb) (Tb ⁇ T)
  • the plurality of current cells 210 includes at least one (m) low temperature correction cells 212_1 to 212_m and/or at least one (n) high temperature correction cells 214_1 to 214_n.
  • the current cell 210 may include only a plurality of low temperature correction cells 212.
  • Current cells 210 may include only a plurality of high temperature compensation cells 214 .
  • Current cells 210 may include both one or more cold correction cells 212 and one or more hot correction cells 214 .
  • the synthesizing circuit 220 synthesizes a plurality of temperature dependent currents Ia and Ib generated by the plurality of current cells 210 to generate a correction current Icomp.
  • the low-temperature correction current generated by the i-th (1 ⁇ i ⁇ m) low-temperature correction cell 212_i is denoted by Ia i
  • the high-temperature correction current generated by the j-th (1 ⁇ j ⁇ n) high-temperature correction cell 214_j is denoted by Ib j
  • the correction current Icomp is represented by the formula (1).
  • Ca i , Cb j are coefficients of synthesis.
  • FIG. 3 is a diagram illustrating an example of the operation of the current generating circuit 200.
  • the correction current Icomp is zero in the temperature range R1 of Ta3 ⁇ T, has a negative temperature coefficient ⁇ in the temperature range R2 of Ta2 ⁇ T ⁇ Ta3, and has a negative temperature coefficient ⁇ of 2 ⁇ in the temperature range R3 of Ta1 ⁇ T ⁇ Ta2. It has a negative temperature coefficient, and has a negative temperature coefficient of 3 ⁇ in the temperature range R4 where T ⁇ Ta1.
  • FIG. 4 is a diagram explaining another example of the operation of the current generation circuit 200.
  • the correction current Icomp is zero in the temperature range R1 with T ⁇ Tb1, has a positive temperature coefficient ⁇ in the temperature range R2 with Tb1 ⁇ T ⁇ Tb2, and has a positive temperature coefficient ⁇ of 2 ⁇ in the temperature range R3 with Tb2 ⁇ T. It has a temperature coefficient.
  • FIG. 5 is a diagram illustrating an example of the operation of the current generating circuit 200.
  • the correction current Icomp is zero in the temperature range R1 of Ta2 ⁇ T ⁇ Tb1, has a negative temperature coefficient ⁇ in the temperature range R2 of Ta1 ⁇ T ⁇ Ta2, and has a negative temperature coefficient ⁇ of 2 ⁇ in the temperature range R3 of T ⁇ Ta1. It has a negative temperature coefficient. Further, the correction current Icomp has a positive temperature coefficient ⁇ in the temperature range R4 of Tb1 ⁇ T ⁇ Tb2, and has a positive temperature coefficient of 2 ⁇ in the temperature range R5 of Tb2 ⁇ T.
  • the above is the operation of the current generating circuit 200.
  • the number of current cells 210, the combination of the types of the current cells 210, and the combination of the coefficients Ca and Cb of the synthesis circuit 220 can generate the correction current Icomp having various temperature characteristics.
  • the temperature dependence of the correction current Icomp may be designed in consideration of the temperature characteristics of the circuit 110 to be corrected.
  • FIG. 6 is a circuit diagram showing a configuration example of the low temperature correction cell 212. As shown in FIG.
  • the low temperature correction cell 212 includes a first current mirror circuit CM1 to a third current mirror circuit CM3.
  • a current Ip having a positive temperature coefficient and a current In having a negative temperature coefficient are supplied to the low temperature correction cell 212 .
  • the current Ip with a positive temperature coefficient may be a PTAT (Proportional To Absolute Temperature) current proportional to absolute temperature.
  • the current In having a negative temperature coefficient may be a CTAT (Complementary to Absolute Temperature) current that is complementary to the PTAT current.
  • the low temperature correction cell 212 is configured to generate a low temperature correction current Ia by subtracting a current Ip' having a positive temperature coefficient from a current In' having a negative temperature coefficient.
  • the second current mirror circuit CM2 folds back the current In having a negative temperature coefficient and supplies the folded current In' to the input of the first current mirror circuit CM1.
  • the third current mirror circuit CM3 folds back the current Ip having a positive temperature coefficient and draws the folded current Ip' from the input of the first current mirror circuit CM1 to another path.
  • FIG. 7 is a diagram illustrating the operation of the low temperature correction cell 212 of FIG.
  • K2 and K3 are mirror ratios of the second current mirror circuit CM2 and the third current mirror circuit CM3.
  • the threshold temperature Ta is determined by the temperature at which the output current In' of the second current mirror circuit CM2 and the output current Ip' of the third current mirror circuit CM3 are the same.
  • the low-temperature correction current Ia which is the output current of the first current mirror circuit CM1
  • the threshold temperature Ta can be adjusted according to mirror ratios K 2 and K 3 of the two current mirror circuits CM2 and CM3.
  • FIG. 8 is a circuit diagram showing a configuration example of the high temperature correction cell 214. As shown in FIG. The high temperature correction cell 214 includes a fourth current mirror circuit CM4 to a sixth current mirror circuit CM6.
  • a current Ip having a positive temperature coefficient and a current In having a negative temperature coefficient are supplied to the high temperature correction cell 214 .
  • the high temperature correction cell 214 is configured to generate a high temperature correction current Ib by subtracting a current In' having a negative temperature coefficient from a current Ip' having a positive and negative temperature coefficient.
  • the fifth current mirror circuit CM5 folds back the current Ip with a positive temperature coefficient and supplies the folded current Ip' to the input of the fourth current mirror circuit CM4.
  • the sixth current mirror circuit CM6 folds back the current In having a negative temperature coefficient, and draws the folded current In' from the input of the fourth current mirror circuit CM4 to another path.
  • FIG. 9 is a diagram illustrating the operation of the high temperature correction cell 214 of FIG.
  • K5 and K6 are mirror ratios of the fifth current mirror circuit CM5 and the sixth current mirror circuit CM6.
  • the threshold temperature Tb is determined by the temperature at which the output current Ip' of the fifth current mirror circuit CM5 and the output current In' of the sixth current mirror circuit CM6 are the same.
  • the high temperature correction current Ib which is the output current of the fourth current mirror circuit CM4, becomes zero.
  • the threshold temperature Tb can be adjusted according to mirror ratios K5 and K6 of the two current mirror circuits CM5 and CM6.
  • the current generation circuit 200 may be individually designed according to the corrected circuit 110 to be corrected. Alternatively, it may be designed with versatility that can correspond to various corrected circuits 110 . In this case, the synthesizing circuit 220 may be configured such that the coefficients Ca 1 to Cam and the coefficients Cb 1 to Cb n are variable.
  • FIG. 10 is a circuit diagram of a combining circuit 220A according to one embodiment.
  • Combining circuit 220 A includes a plurality of current mirror circuits 222 corresponding to a plurality of current cells 210 .
  • the plurality of current mirror circuits 222 are switchable in mirror ratio.
  • the mirror ratio of current mirror circuit 222 corresponds to coefficients Ca and Cb.
  • the synthesizing circuit 220A outputs the total current of the output currents of the plurality of current mirror circuits 222 as the correction current Icomp.
  • Combining circuit 220A of FIG. 10 is capable of generating positive correction current Icomp.
  • FIG. 11 is a circuit diagram of a combining circuit 220B according to one embodiment.
  • Combining circuit 220 includes multiple current mirror circuits 222 corresponding to multiple current cells 210 . Similar to FIG. 10, each current mirror circuit 222 can switch the mirror ratio. Further, in FIG. 11, each current mirror circuit 222 is capable of switching the direction (polarity, ie source/sink) of the output current. When the polarity of the current mirror circuit 222 is positive (source), the coefficient Ca/Cb is positive, and when the polarity of the current mirror circuit 222 is negative (sink), the coefficient Ca/Cb takes a negative value. be able to.
  • FIG. 12 is a circuit diagram showing a semiconductor integrated circuit 100C according to one embodiment.
  • the semiconductor integrated circuit 100C includes a bandgap reference circuit 110C, which is a circuit to be corrected.
  • a primary correction circuit 114 and a secondary correction circuit 116 are provided in the bandgap reference circuit 110C.
  • the primary correction circuit 114 includes a resistor and corrects the primary temperature characteristic.
  • the secondary correction circuit 116 is connected to the collectors of the differential pair of the amplifier 112 and corrects the secondary temperature characteristics.
  • the current generation circuit 200 is connected to the collectors of the differential pair of the amplifier 112 and corrects the temperature dependence that cannot be compensated by the primary correction circuit 114 and secondary correction circuit 116 .
  • FIG. 13 is a diagram showing temperature characteristics of the output voltage VBGR of the bandgap reference circuit 110C of FIG.
  • a dashed line (i) indicates the temperature characteristics when the current generation circuit 200 is not provided, and temperature dependence higher than the third order remains.
  • a solid line (ii) indicates the temperature characteristics when the current generating circuit 200 is added.
  • the current generation circuit 200 can correct the temperature dependence of each of the high temperature region and the low temperature region, and can stabilize the voltage V BGR within a range of ⁇ 1 mV over a wide range of -60°C to 140°C.
  • FIG. 14 is a circuit diagram of a current generation circuit 200D according to Modification 1.
  • the current generation circuit 200D includes a low temperature correction cell 212, a high temperature correction cell 214, constant current cells 216 and 218, and a combining circuit 220.
  • the low temperature correction cell 212 generates the low temperature correction current Ia.
  • a high temperature correction cell 214 produces a high temperature correction current Ib.
  • the constant current cells 216, 218 generate constant currents Ic1, Ic2 of different current amounts, which are not temperature dependent.
  • FIG. 15 is a diagram explaining the operation of the current generation circuit 200D of FIG.
  • the left diagram of FIG. 15 shows the currents Ia, Ib, Ic1 and Ic2.
  • the threshold value Ta of the low temperature correction cell 212 is 80° C.
  • the threshold value Tb of the high temperature correction cell 214 is 20° C.
  • a constant current cell 218 can receive a current Ip with a positive temperature coefficient and a current In with a negative temperature coefficient and add them together to generate a constant current Ic2.
  • a current generating circuit comprising:
  • the current of item 1 wherein the cold correction cell is zero in a temperature range above its own threshold and produces a cold correction current with a negative temperature coefficient in a temperature range below the threshold. generation circuit.
  • the low temperature correction cell comprises: a first current mirror circuit; a second current mirror circuit that folds back the current having the negative temperature coefficient and supplies it to the input of the first current mirror circuit; a third current mirror circuit that folds back the current having the positive temperature coefficient and draws it from the input of the first current mirror circuit to another path;
  • the plurality of current cells includes at least one high temperature compensation cell; 5. Any of items 1 through 4, wherein the high temperature correction cell is zero in a temperature range below its own threshold and produces a high temperature correction current with a positive temperature coefficient in a temperature range above the threshold.
  • the current generating circuit according to any one of the preceding claims.
  • the high temperature correction cell comprises: a fourth current mirror circuit; a fifth current mirror circuit that folds back the current having the positive temperature coefficient and supplies it to the input of the fourth current mirror circuit; a sixth current mirror circuit that folds back the current having the negative temperature coefficient and draws it from the input of the fourth current mirror circuit to another path;
  • a current generating circuit according to item 6, comprising:
  • (Item 8) 8. The current generation circuit according to any one of items 1 to 7, wherein the synthesis circuit has a variable ratio of the plurality of currents.
  • a semiconductor integrated circuit comprising:
  • the present disclosure relates to semiconductor integrated circuits.
  • DESCRIPTION OF SYMBOLS 100 Semiconductor integrated circuit, 110... Circuit to be corrected, 120... Temperature characteristic correction circuit, 200... Current generation circuit, 210... Current cell, 212... Low temperature correction cell, 214... High temperature correction cell, 220... Synthesis circuit, CM1... Third 1 current mirror circuit, CM2...second current mirror circuit, CM3...third current mirror circuit, CM4...fourth current mirror circuit, CM5...fifth current mirror circuit, CM6...sixth current mirror circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

電流生成回路２００は、複数の電流セル２１０と、合成回路２２０を備える。各電流セル２１０が生成する温度依存電流は、当該電流セルに固有の温度範囲においてゼロであり、温度範囲外において、温度に対して線形に変化する。合成回路２２０は、複数の電流セル２１０が生成する複数の温度依存電流を合成し、補正電流Ｉｃｏｍｐを出力する。

Description

電流生成回路および半導体集積回路
　本開示は、半導体集積回路における電流生成回路に関する。
　半導体集積回路において、温度依存性のない定電圧や定電流が必要とされる。温度依存性のない定電圧を生成するために、バンドギャップリファレンス回路が広く利用される。
特開２０２０－４２７７６号公報
　バンドギャップリファレンス回路は、一次および二次の温度補償によって、ある温度範囲においてはほぼ完全にフラットな温度特性を実現できる。具体的には、バンドギャップリファレンス回路の場合、たとえば３０～１１０℃の温度範囲ではフラットな温度特性を実現できる。
　ところが、－４０℃～１４０℃の温度範囲で使用する場合、５～６ｍＶ程度変動することとなる。幅広い温度範囲で、柔軟な温度特性を有する電流を生成可能な電流生成回路があれば、それを温度特性補正回路として利用することにより、バンドギャップリファレンス回路の温度特性をよりフラットなものとすることができる。
　本開示はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、従来よりも柔軟に温度特性を設定可能な電流生成回路の提供にある。
　本開示のある態様の電流生成回路は、複数の電流セルと、複数の電流セルが生成する複数の温度依存電流を合成する合成回路と、を備える。各電流セルが生成する温度依存電流は、当該電流セルに固有の温度範囲においてゼロであり、温度範囲外において、温度に対して線形に変化する。
　なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
　本開示のある態様によれば、従来よりも柔軟に温度特性を設定可能な電流生成回路を提供できる。
図１は、実施形態に係る半導体集積回路のブロック図である。 図２は、電流生成回路のブロック図である。 図３は、電流生成回路の動作の一例を説明する図である。 図４は、電流生成回路の動作の別の一例を説明する図である。 図５は、電流生成回路の動作の一例を説明する図である。 図６は、低温補正セルの構成例を示す回路図である。 図７は、図６の低温補正セルの動作を説明する図である。 図８は、高温補正セルの構成例を示す回路図である。 図９は、図８の高温補正セルの動作を説明する図である。 図１０は、一実施例に係る合成回路の回路図である。 図１１は、一実施例に係る合成回路の回路図である。 図１２は、一実施例に係る半導体集積回路を示す回路図である。 図１３は、図１２のバンドギャップリファレンス回路の出力電圧ＶＢＧＲの温度特性を示す図である。 図１４は、変形例１に係る電流生成回路の回路図である。 図１５は、図１４の電流生成回路の動作を説明する図である。 図１６は、図１４の電流生成回路における合成回路の設定例を説明する図である。
（実施形態の概要）
　本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
　本開示のある態様の電流生成回路は、複数の電流セルと、複数の電流セルが生成する複数の温度依存電流を合成する合成回路と、を備える。各電流セルが生成する温度依存電流は、当該電流セルに固有の温度範囲においてゼロであり、温度範囲外において、温度に対して線形に変化する。
　この電流生成回路によれば、従来の温度補償が行われる温度範囲においてゼロもしくは一定量となり、従来の温度補償では不十分な低温領域または高温領域において温度依存性を有する電流を生成することができる。この電流生成回路を、温度特性補正回路として利用することにより、対象の温度依存性を補償できる。
　一実施形態において、複数の電流セルは、少なくともひとつの低温補正セルを含んでもよい。低温補正セルは、それに固有のしきい値より高い温度範囲でゼロであり、しきい値より低い温度範囲で、負の温度係数を持つ低温補正電流を生成してもよい。
　一実施形態において、低温補正セルは、負の温度係数を有する電流から正の温度係数を有する電流を減算することにより、低温補正電流を生成してもよい。
　一実施形態において、低温補正セルは、第１カレントミラー回路と、負の温度係数を有する電流を折り返し、第１カレントミラー回路の入力に供給する第２カレントミラー回路と、正の温度係数を有する電流を折り返し、第１カレントミラー回路の入力から別経路に引き込む第３カレントミラー回路と、を含んでもよい。
　一実施形態において、複数の電流セルは、少なくともひとつの高温補正セルを含んでもよい。高温補正セルは、それに固有のしきい値より低い温度範囲でゼロであり、しきい値より高い温度範囲で、正の温度係数を持つ高温補正電流を生成してもよい。
　一実施形態において、高温補正セルは、正の温度係数を有する電流から負の温度係数を有する電流を減算することにより、高温補正電流を生成してもよい。
　一実施形態において、高温補正セルは、第４カレントミラー回路と、正の温度係数を有する電流を折り返し、第４カレントミラー回路の入力に供給する第５カレントミラー回路と、負の温度係数を有する電流を折り返し、第４カレントミラー回路の入力から別経路に引き込む第６カレントミラー回路と、を含んでもよい。
　一実施形態において、合成回路は、複数の電流の比率が可変であってもよい。
　一実施形態において、温度補償回路は、温度に依存しない定電流を生成する定電流セルをさらに備えてもよい。合成回路は、複数の温度依存電流と定電流を合成してもよい。
　一実施形態において、定電流セルは、正の温度係数を有する電流と負の温度係数を有する電流とを加算して、定電流を生成してもよい。
　一実施形態において、温度補償回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
　一実施形態に係る半導体集積回路は、バンドギャップリファレンス回路と、バンドギャップリファレンス回路と接続される上述のいずれかに記載の電流生成回路と、を備えてもよい。
（実施形態）
　以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
　本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
　同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
　図１は、実施形態に係る半導体集積回路１００のブロック図である。半導体集積回路１００は、温度特性の補償の対象となる被補正回路１１０と、温度特性補正回路１２０と、を備える。温度特性補正回路１２０は、被補正回路１１０に対して、温度依存性を有する補正電流Ｉｃｏｍｐを供給し、被補正回路１１０の温度依存性を補正する。その限りでないが、被補正回路１１０は、定電圧源や定電流源であってもよい。
　以下、温度特性補正回路１２０として利用可能な電流生成回路２００について説明する。図２は、電流生成回路２００のブロック図である。電流生成回路２００は、複数の電流セル２１０と、合成回路２２０を備える。
　複数の電流セル２１０は、温度依存電流を生成する。各電流セル２１０が生成する温度依存電流は、当該電流セルに固有の温度範囲においてゼロであり、温度範囲外において、温度に対して線形に変化する。
　電流セル２１０は、低温補正セル２１２と高温補正セル２１４の２タイプ存在する。低温補正セル２１２は、それに固有のしきい値Ｔａより高い温度範囲でゼロであり、しきい値Ｔａより低い温度範囲で、負の温度係数αを持つ低温補正電流Ｉａを生成する。
　Ｉａ＝０　　（Ｔａ＜Ｔ）
　Ｉａ＝α・（Ｔ－Ｔａ）　（Ｔ＜Ｔａ）
　高温補正セル２１４は、それに固有のしきい値Ｔｂより低い温度範囲でゼロであり、しきい値Ｔｂより高い温度範囲で、正の温度係数βを持つ高温補正電流Ｉｂを生成する。
　Ｉｂ＝０　　（Ｔ＜Ｔｂ）
　Ｉｂ＝β・（Ｔ－Ｔｂ）　（Ｔｂ＜Ｔ）
　複数の電流セル２１０は、少なくともひとつ（ｍ個）の低温補正セル２１２＿１～２１２＿ｍ、および／または、少なくともひとつ（ｎ個）の高温補正セル２１４＿１～２１４＿ｎを含む。
　電流セル２１０は、複数の低温補正セル２１２のみを含んでもよい。電流セル２１０は、複数の高温補正セル２１４のみを含んでもよい。電流セル２１０は、ひとつ、または複数の低温補正セル２１２と、ひとつ、または複数の高温補正セル２１４の両方を含んでもよい。
　合成回路２２０は、複数の電流セル２１０が生成する複数の温度依存電流Ｉａ，Ｉｂを合成し、補正電流Ｉｃｏｍｐを生成する。ｉ番目（１≦ｉ≦ｍ）の低温補正セル２１２＿ｉが生成する低温補正電流をＩａｉ、ｊ番目（１≦ｊ≦ｎ）の高温補正セル２１４＿ｊが生成する高温補正電流をＩｂｊと表記するとき、補正電流Ｉｃｏｍｐは式（１）で表される。Ｃａｉ、Ｃｂｊは、合成の係数である。
　Ｉｃｏｍｐ＝Σｉ＝１：ｍＣａｉＩａｉ＋Σｊ＝１：ｎＣｂｉＩｂｊ　　　…（１）
　以上が電流生成回路２００の構成である。
　図３は、電流生成回路２００の動作の一例を説明する図である。ここではｍ＝３、ｎ＝０、Ｃａ１＝Ｃａ２＝Ｃａ３＝１とする。
　補正電流Ｉｃｏｍｐは、Ｔａ３＜Ｔの温度範囲Ｒ１においてゼロであり、Ｔａ２＜Ｔ＜Ｔａ３の温度範囲Ｒ２において、負の温度係数αを有し、Ｔａ１＜Ｔ＜Ｔａ２の温度範囲Ｒ３において、２αの負の温度係数を有し、Ｔ＜Ｔａ１の温度範囲Ｒ４において、３αの負の温度係数を有する。
　図４は、電流生成回路２００の動作の別の一例を説明する図である。ここではｍ＝０、ｎ＝２、Ｃｂ１＝Ｃｂ２＝１とする。
　補正電流Ｉｃｏｍｐは、Ｔ＜Ｔｂ１の温度範囲Ｒ１においてゼロであり、Ｔｂ１＜Ｔ＜Ｔｂ２の温度範囲Ｒ２において、正の温度係数βを有し、Ｔｂ２＜Ｔの温度範囲Ｒ３において、２βの正の温度係数を有する。
　図５は、電流生成回路２００の動作の一例を説明する図である。ここではｍ＝２、ｎ＝２、Ｃａ１＝Ｃａ２＝Ｃｂ１＝Ｃｂ２＝１とする。
　補正電流Ｉｃｏｍｐは、Ｔａ２＜Ｔ＜Ｔｂ１の温度範囲Ｒ１においてゼロであり、Ｔａ１＜Ｔ＜Ｔａ２の温度範囲Ｒ２において、負の温度係数αを有し、Ｔ＜Ｔａ１の温度範囲Ｒ３において、２αの負の温度係数を有する。また補正電流Ｉｃｏｍｐは、Ｔｂ１＜Ｔ＜Ｔｂ２の温度範囲Ｒ４において、正の温度係数βを有し、Ｔｂ２＜Ｔの温度範囲Ｒ５において、２βの正の温度係数を有する。
　以上が電流生成回路２００の動作である。この電流生成回路２００によれば、電流セル２１０の個数、電流セル２１０のタイプの組み合わせ、合成回路２２０の係数Ｃａ，Ｃｂの組み合わせによって、さまざまな温度特性を有する補正電流Ｉｃｏｍｐを生成することができる。補正電流Ｉｃｏｍｐの温度依存性は、被補正回路１１０の温度特性を考慮して設計すればよい。
　続いて電流セル２１０の構成例を説明する。
　図６は、低温補正セル２１２の構成例を示す回路図である。低温補正セル２１２は、第１カレントミラー回路ＣＭ１～第３カレントミラー回路ＣＭ３を含む。
　低温補正セル２１２には、正の温度係数を有する電流Ｉｐと、負の温度係数を有する電流Ｉｎが供給される。正の温度係数を有する電流Ｉｐは、絶対温度に比例するＰＴＡＴ（Proportional To Absolute Temperature）電流であってもよい。負の温度係数を有する電流Ｉｎは、ＰＴＡＴ電流と相補的なＣＴＡＴ（Complementary to Absolute Temperature）電流であってもよい。
　低温補正セル２１２は、負の温度係数を有する電流Ｉｎ’から正の温度係数を有する電流Ｉｐ’を減算することにより、低温補正電流Ｉａを生成するように構成される。
　第２カレントミラー回路ＣＭ２は、負の温度係数を有する電流Ｉｎを折り返し、折り返された電流Ｉｎ’を第１カレントミラー回路ＣＭ１の入力を供給する。第３カレントミラー回路ＣＭ３は、正の温度係数を有する電流Ｉｐを折り返し、折り返された電流Ｉｐ’を第１カレントミラー回路ＣＭ１の入力から別経路に引き込む。
　図７は、図６の低温補正セル２１２の動作を説明する図である。第２カレントミラー回路ＣＭ２の出力電流は、Ｉｎ’＝Ｉｎ×Ｋ２であり、第３カレントミラー回路ＣＭ３の出力電流は、Ｉｐ’＝Ｉｐ×Ｋ３である。Ｋ２およびＫ３は、第２カレントミラー回路ＣＭ２および第３カレントミラー回路ＣＭ３のミラー比である。しきい値温度Ｔａは、第２カレントミラー回路ＣＭ２の出力電流Ｉｎ’と、第３カレントミラー回路ＣＭ３の出力電流Ｉｐ’が同量となる温度で決まる。
　Ｔ＞Ｔａにおいて、Ｉｎ’＜Ｉｐ’であるから、第１カレントミラー回路ＣＭ１の出力電流である低温補正電流Ｉａはゼロとなる。Ｔ＜Ｔａにおいて、低温補正電流Ｉａは、Ｉｎ’－Ｉｐ’＝Ｉｎ×Ｋ２－Ｉｐ×Ｋ１となる。
　しきい値温度Ｔａは、２つのカレントミラー回路ＣＭ２，ＣＭ３のミラー比Ｋ２，Ｋ３に応じて調節することが可能である。
　図８は、高温補正セル２１４の構成例を示す回路図である。高温補正セル２１４は、第４カレントミラー回路ＣＭ４～第６カレントミラー回路ＣＭ６を含む。
　高温補正セル２１４には、正の温度係数を有する電流Ｉｐと、負の温度係数を有する電流Ｉｎが供給される。
　高温補正セル２１４は、正負の温度係数を有する電流Ｉｐ’から負の温度係数を有する電流Ｉｎ’を減算することにより、高温補正電流Ｉｂを生成するように構成される。
　第５カレントミラー回路ＣＭ５は、正の温度係数を有する電流Ｉｐを折り返し、折り返された電流Ｉｐ’を第４カレントミラー回路ＣＭ４の入力に供給する。第６カレントミラー回路ＣＭ６は、負の温度係数を有する電流Ｉｎを折り返し、折り返された電流Ｉｎ’を第４カレントミラー回路ＣＭ４の入力から別経路に引き込む。
　図９は、図８の高温補正セル２１４の動作を説明する図である。第５カレントミラー回路ＣＭ５の出力電流は、Ｉｐ’＝Ｉｐ×Ｋ５であり、第６カレントミラー回路ＣＭ６の出力電流は、Ｉｎ’＝Ｉｎ×Ｋ６である。Ｋ５およびＫ６は、第５カレントミラー回路ＣＭ５および第６カレントミラー回路ＣＭ６のミラー比である。しきい値温度Ｔｂは、第５カレントミラー回路ＣＭ５の出力電流Ｉｐ’と、第６カレントミラー回路ＣＭ６の出力電流Ｉｎ’が同量となる温度で決まる。
　Ｔ＜Ｔｂにおいて、Ｉｎ’＞Ｉｐ’であるから、第４カレントミラー回路ＣＭ４の出力電流である高温補正電流Ｉｂはゼロとなる。Ｔｂ＜Ｔにおいて、高温補正電流Ｉｂは、Ｉｐ’－Ｉｎ’＝Ｉｐ×Ｋ５－Ｉｎ×Ｋ６となる。
　しきい値温度Ｔｂは、２つのカレントミラー回路ＣＭ５，ＣＭ６のミラー比Ｋ５，Ｋ６に応じて調節することが可能である。
　電流生成回路２００は、補正対象の被補正回路１１０に応じて個別に設計してもよい。あるいは、さまざまな被補正回路１１０に対応できる汎用性を持って設計してもよい。この場合、合成回路２２０を、係数Ｃａ１～Ｃａｍおよび係数Ｃｂ１～Ｃｂｎが可変となるように構成してもよい。
　図１０は、一実施例に係る合成回路２２０Ａの回路図である。合成回路２２０Ａは、複数の電流セル２１０に対応する複数のカレントミラー回路２２２を含む。複数のカレントミラー回路２２２は、ミラー比が切替可能となっている。カレントミラー回路２２２のミラー比は、係数ＣａおよびＣｂに対応する。合成回路２２０Ａは、複数のカレントミラー回路２２２の出力電流の合計電流を、補正電流Ｉｃｏｍｐとして出力する。図１０の合成回路２２０Ａは、正の補正電流Ｉｃｏｍｐを生成可能である。
　図１１は、一実施例に係る合成回路２２０Ｂの回路図である。合成回路２２０は、複数の電流セル２１０に対応する複数のカレントミラー回路２２２を含む。図１０と同様に、各カレントミラー回路２２２は、ミラー比が切替可能である。さらに図１１において各カレントミラー回路２２２は、出力電流の向き（極性、つまりソース／シンク）が切替可能となっている。カレントミラー回路２２２の極性が正（ソース）であるとき、その係数Ｃａ／Ｃｂは正であり、カレントミラー回路２２２の極性が負（シンク）であるとき、係数Ｃａ／Ｃｂは負の値をとることができる。
　図１２は、一実施例に係る半導体集積回路１００Ｃを示す回路図である。半導体集積回路１００Ｃは、被補正回路であるバンドギャップリファレンス回路１１０Ｃを備える。バンドギャップリファレンス回路１１０Ｃには、一次補正回路１１４、二次補正回路１１６が設けられる。一次補正回路１１４は、抵抗を含み、一次の温度特性を補正する。二次補正回路１１６は、アンプ１１２の差動対のコレクタと接続され、二次の温度特性を補正する。
　電流生成回路２００は、アンプ１１２の差動対のコレクタと接続され、一次補正回路１１４および二次補正回路１１６では補償しきれない、温度依存性を補正する。
　図１３は、図１２のバンドギャップリファレンス回路１１０Ｃの出力電圧ＶＢＧＲの温度特性を示す図である。破線（i）は、電流生成回路２００を設けないときの温度特性を示しており、三次より高次の温度依存性が残存している。実線（ii）は、電流生成回路２００が追加された場合の温度特性が示されている。電流生成回路２００によって、高温領域と低温領域それぞれの温度依存性を補正することができ、－６０℃～１４０℃の広範囲において、±１ｍＶの範囲に、電圧ＶＢＧＲを安定化することができる。
（変形例）
　上述した実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なことが当業者に理解される。以下、こうした変形例について説明する。
　図１４は、変形例１に係る電流生成回路２００Ｄの回路図である。電流生成回路２００Ｄは、低温補正セル２１２、高温補正セル２１４、定電流セル２１６，２１８、合成回路２２０を含む。
　低温補正セル２１２は、低温補正電流Ｉａを生成する。高温補正セル２１４は、高温補正電流Ｉｂを生成する。定電流セル２１６，２１８は、異なる電流量の、温度依存性を有しない定電流Ｉｃ１，Ｉｃ２を生成する。
　図１５は、図１４の電流生成回路２００Ｄの動作を説明する図である。図１５の左図には、電流Ｉａ，Ｉｂ，Ｉｃ１，Ｉｃ２が示される。低温補正セル２１２のしきい値Ｔａは８０℃、高温補正セル２１４のしきい値Ｔｂは２０℃であり、定電流Ｉｃ１＝７μＡ、Ｉｃ２＝１１μＡであるとする。
　図１５の右図には、電流Ｉｃ２の生成方法が示される。定電流セル２１８は、正の温度係数を有する電流Ｉｐと、負の温度係数を有する電流Ｉｎを受け、それらを加算することにより、定電流Ｉｃ２を生成することができる。
　図１６は、図１４の電流生成回路２００Ｄにおける合成回路２２０の設定例を説明する図である。（i）は、Ｉｃｏｍｐ＝Ｉａ＋Ｉｂとした例である。（ii）は、Ｉｃｏｍｐ＝Ｉａ＋Ｉｂ－Ｉｃ１とした例である。（iii）は、Ｉｃｏｍｐ＝Ｉｃ２－（Ｉａ＋Ｉｂ）とした例である。
　実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにさまざまな変形例が存在すること、またそうした変形例も本開示または本発明の範囲に含まれることは当業者に理解されるところである。
（付記）
　本明細書には以下の技術が開示される。
（項目１）
　複数の電流セルであって、各電流セルが生成する温度依存電流は、当該電流セルに固有の温度範囲においてゼロであり、前記温度範囲外において、温度に対して線形に変化するものである、複数の電流セルと、
　前記複数の電流セルが生成する複数の温度依存電流を合成する合成回路と、
　を備える、電流生成回路。
（項目２）
　前記複数の電流セルは、少なくともひとつの低温補正セルを含み、
　前記低温補正セルは、それに固有のしきい値より高い温度範囲でゼロであり、前記しきい値より低い温度範囲で、負の温度係数を持つ低温補正電流を生成する、項目１に記載の電流生成回路。
（項目３）
　前記低温補正セルは、負の温度係数を有する電流から正の温度係数を有する電流を減算することにより、前記低温補正電流を生成する、項目２に記載の電流生成回路。
（項目４）
　前記低温補正セルは、
　第１カレントミラー回路と、
　前記負の温度係数を有する電流を折り返し、前記第１カレントミラー回路の入力に供給する第２カレントミラー回路と、
　前記正の温度係数を有する電流を折り返し、前記第１カレントミラー回路の入力から別経路に引き込む第３カレントミラー回路と、
　を含む、項目３に記載の電流生成回路。
（項目５）
　前記複数の電流セルは、少なくともひとつの高温補正セルを含み、
　前記高温補正セルは、それに固有のしきい値より低い温度範囲でゼロであり、前記しきい値より高い温度範囲で、正の温度係数を持つ高温補正電流を生成する、項目１から４のいずれかに記載の電流生成回路。
（項目６）
　前記高温補正セルは、正の温度係数を有する電流から負の温度係数を有する電流を減算することにより、前記高温補正電流を生成する、項目５に記載の電流生成回路。
（項目７）
　前記高温補正セルは、
　第４カレントミラー回路と、
　前記正の温度係数を有する電流を折り返し、前記第４カレントミラー回路の入力に供給する第５カレントミラー回路と、
　前記負の温度係数を有する電流を折り返し、前記第４カレントミラー回路の入力から別経路に引き込む第６カレントミラー回路と、
　を含む、項目６に記載の電流生成回路。
（項目８）
　前記合成回路は、前記複数の電流の比率が可変である、項目１から７のいずれかに記載の電流生成回路。
（項目９）
　温度に依存しない定電流を生成する定電流セルをさらに備え、
　前記合成回路は、前記複数の温度依存電流と前記定電流を合成する、項目１から８のいずれかに記載の電流生成回路。
（項目１０）
　前記定電流セルは、正の温度係数を有する電流と負の温度係数を有する電流とを加算して、前記定電流を生成する項目９に記載の電流生成回路。
（項目１１）
　ひとつの半導体基板に一体集積化される、項目１から１０のいずれかに記載の電流生成回路。
（項目１２）
　バンドギャップリファレンス回路と、
　前記バンドギャップリファレンス回路と接続される項目１から１０のいずれかに記載の電流生成回路と、
　を備える、半導体集積回路。
　本開示は、半導体集積回路に関する。
　１００…半導体集積回路、１１０…被補正回路、１２０…温度特性補正回路、２００…電流生成回路、２１０…電流セル、２１２…低温補正セル、２１４…高温補正セル、２２０…合成回路、ＣＭ１…第１カレントミラー回路、ＣＭ２…第２カレントミラー回路、ＣＭ３…第３カレントミラー回路、ＣＭ４…第４カレントミラー回路、ＣＭ５…第５カレントミラー回路、ＣＭ６…第６カレントミラー回路。

Claims (12)

  1. 　複数の電流セルであって、各電流セルが生成する温度依存電流は、当該電流セルに固有の温度範囲においてゼロであり、前記温度範囲外において、温度に対して線形に変化するものである、複数の電流セルと、
    　前記複数の電流セルが生成する複数の温度依存電流を合成する合成回路と、
    　を備える、電流生成回路。
  2. 　前記複数の電流セルは、少なくともひとつの低温補正セルを含み、
    　前記低温補正セルは、それに固有のしきい値より高い温度範囲でゼロであり、前記しきい値より低い温度範囲で、負の温度係数を持つ低温補正電流を生成する、請求項１に記載の電流生成回路。
  3. 　前記低温補正セルは、負の温度係数を有する電流から正の温度係数を有する電流を減算することにより、前記低温補正電流を生成する、請求項２に記載の電流生成回路。
  4. 　前記低温補正セルは、
    　第１カレントミラー回路と、
    　前記負の温度係数を有する電流を折り返し、前記第１カレントミラー回路の入力に供給する第２カレントミラー回路と、
    　前記正の温度係数を有する電流を折り返し、前記第１カレントミラー回路の入力から別経路に引き込む第３カレントミラー回路と、
    　を含む、請求項３に記載の電流生成回路。
  5. 　前記複数の電流セルは、少なくともひとつの高温補正セルを含み、
    　前記高温補正セルは、それに固有のしきい値より低い温度範囲でゼロであり、前記しきい値より高い温度範囲で、正の温度係数を持つ高温補正電流を生成する、請求項１から４のいずれかに記載の電流生成回路。
  6. 　前記高温補正セルは、正の温度係数を有する電流から負の温度係数を有する電流を減算することにより、前記高温補正電流を生成する、請求項５に記載の電流生成回路。
  7. 　前記高温補正セルは、
    　第４カレントミラー回路と、
    　前記正の温度係数を有する電流を折り返し、前記第４カレントミラー回路の入力に供給する第５カレントミラー回路と、
    　前記負の温度係数を有する電流を折り返し、前記第４カレントミラー回路の入力から別経路に引き込む第６カレントミラー回路と、
    　を含む、請求項６に記載の電流生成回路。
  8. 　前記合成回路は、前記複数の電流の比率が可変である、請求項１から７のいずれかに記載の電流生成回路。
  9. 　温度に依存しない定電流を生成する定電流セルをさらに備え、
    　前記合成回路は、前記複数の温度依存電流と前記定電流を合成する、請求項１から８のいずれかに記載の電流生成回路。
  10. 　前記定電流セルは、正の温度係数を有する電流と負の温度係数を有する電流とを加算して、前記定電流を生成する請求項９に記載の電流生成回路。
  11. 　ひとつの半導体基板に一体集積化される、請求項１から１０のいずれかに記載の電流生成回路。
  12. 　バンドギャップリファレンス回路と、
    　前記バンドギャップリファレンス回路と接続される請求項１から１０のいずれかに記載の電流生成回路と、
    　を備える、半導体集積回路。
PCT/JP2022/046487 2021-12-24 2022-12-16 電流生成回路および半導体集積回路 WO2023120433A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280075257.6A CN118235100A (zh) 2021-12-24 2022-12-16 电流生成电路及半导体集成电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-210827 2021-12-24
JP2021210827 2021-12-24

Publications (1)

Publication Number Publication Date
WO2023120433A1 true WO2023120433A1 (ja) 2023-06-29

Family

ID=86902703

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/046487 WO2023120433A1 (ja) 2021-12-24 2022-12-16 電流生成回路および半導体集積回路

Country Status (2)

Country Link
CN (1) CN118235100A (ja)
WO (1) WO2023120433A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074129A (ja) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 温度特性補正回路
JP2010152566A (ja) * 2008-12-24 2010-07-08 Fujitsu Semiconductor Ltd 電流生成回路、電流生成方法及び電子機器
JP2011232931A (ja) * 2010-04-27 2011-11-17 Rohm Co Ltd 電流生成回路およびそれを用いた基準電圧回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074129A (ja) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 温度特性補正回路
JP2010152566A (ja) * 2008-12-24 2010-07-08 Fujitsu Semiconductor Ltd 電流生成回路、電流生成方法及び電子機器
JP2011232931A (ja) * 2010-04-27 2011-11-17 Rohm Co Ltd 電流生成回路およびそれを用いた基準電圧回路

Also Published As

Publication number Publication date
CN118235100A (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
CN106200732B (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
US9785176B2 (en) Small-circuit-scale reference voltage generating circuit
US6642699B1 (en) Bandgap voltage reference using differential pairs to perform temperature curvature compensation
US6891358B2 (en) Bandgap voltage reference circuit with high power supply rejection ratio (PSRR) and curvature correction
TWI501067B (zh) 能帶隙參考電路及能帶隙參考電流源
US20070080740A1 (en) Reference circuit for providing a temperature independent reference voltage and current
US8179115B2 (en) Bandgap circuit having a zero temperature coefficient
US8476967B2 (en) Constant current circuit and reference voltage circuit
TWI801414B (zh) 用於生成一恆定電壓參考位準的方法和電路
TW200537270A (en) A low offset bandgap voltage reference
EP2018704A1 (en) Very low power analog compensation circuit
US20080297131A1 (en) Bandgap reference circuit
US9310825B2 (en) Stable voltage reference circuits with compensation for non-negligible input current and methods thereof
CN108369428A (zh) 跨电阻器施加受控电压的温度补偿参考电压生成器
JP2010009423A (ja) 基準電圧発生回路
TW201931046A (zh) 包括帶隙參考電路的電路
JP7316116B2 (ja) 半導体装置
CN109343641B (zh) 一种高精度的电流基准电路
WO2023120433A1 (ja) 電流生成回路および半導体集積回路
US7522003B2 (en) Constant margin CMOS biasing circuit
JP4328391B2 (ja) 電圧および電流基準回路
US6853164B1 (en) Bandgap reference circuit
US10007289B2 (en) High precision voltage reference circuit
TWI401889B (zh) 產生一可調整直流斜度之電壓產生系統及其方法
US11714445B2 (en) Current mirror circuit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22911136

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023569406

Country of ref document: JP