TWI801414B - 用於生成一恆定電壓參考位準的方法和電路 - Google Patents

用於生成一恆定電壓參考位準的方法和電路 Download PDF

Info

Publication number
TWI801414B
TWI801414B TW107131736A TW107131736A TWI801414B TW I801414 B TWI801414 B TW I801414B TW 107131736 A TW107131736 A TW 107131736A TW 107131736 A TW107131736 A TW 107131736A TW I801414 B TWI801414 B TW I801414B
Authority
TW
Taiwan
Prior art keywords
current
stage
channel mosfet
circuit
ptat
Prior art date
Application number
TW107131736A
Other languages
English (en)
Other versions
TW201924195A (zh
Inventor
敬東 鄧
Original Assignee
新加坡商馬維爾亞洲私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商馬維爾亞洲私人有限公司 filed Critical 新加坡商馬維爾亞洲私人有限公司
Publication of TW201924195A publication Critical patent/TW201924195A/zh
Application granted granted Critical
Publication of TWI801414B publication Critical patent/TWI801414B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本發明涉及用於低電壓的電流模式帶隙的方法和電路。帶隙參考位準(BGR)電路和方法生成恆定電壓參考位準，該恆定電壓參考位準隨溫度變化是穩定的。BGR電路是由與絕對溫度成比例的(Proportional To Absolute Temperature，PTAT)級、與絕對溫度互補的(Complementary To Absolute Temperature，CTAT)級以及在PTAT級和CTAT級之間所插入的輸出級組成的。PTAT級被配置為產生PTAT電流，並且CTAT級被配置為產生CTAT電流。BGR電路被配置為鏡像PTAT電流並且鏡像CTAT電流，以在輸出級中產生鏡像PTAT電流和鏡像CTAT電流，並且輸出級被配置為結合鏡像PTAT電流和鏡像CTAT電流，以生成恆定電壓參考位準。

Description

用於生成一恆定電壓參考位準的方法和電路
本公開的實施例涉及電路領域，並且具體涉及用於生成恆定電壓參考位準的電路和方法。
帶隙電壓參考位準電路(Bandgap Voltage Reference Circuit)是產生獨立於溫度的電壓參考位準的電路，在本文中還可被互換地稱為帶隙電壓參考位準，其在積體電路中是有用的。不管供電電源的變化、溫度改變和從採用該帶隙電壓參考位準的設備的電路負載如何，帶隙電壓參考位準都是固定的(即，恆定的)電壓。帶隙電壓參考位準通常是在大約1.25V的電壓參考位準，即接近矽的理論帶隙的電壓值1.22V。
根據一個示例實施例，用於生成恆定電壓參考位準的電路可以包括與絕對溫度成比例的(Proportional To Absolute Temperature，PTAT)級、與絕對溫度互補的(Complementary To Absolute Temperature，CTAT)級以及輸出級，PTAT級被配置為產生PTAT電流，CTAT級被配置為產生CTAT電流，輸出 級被插入在PTAT級和CTAT級之間。電路可以被配置為鏡像PTAT電流並且鏡像CTAT電流，以在輸出級中產生鏡像PTAT電流和鏡像CTAT電流。輸出級可以被配置為結合鏡像PTAT電流和鏡像CTAT電流，以生成恆定電壓參考位準。
電路的電路元件可以由矽材料組成，並且生成的恆定電壓可以獨立於溫度，並且不大於矽材料的帶隙電壓。
輸出級可以包括電阻器，並且跨電阻器的該恆定電壓參考位準可以是恆定的，並且可以獨立於溫度。
PTAT級可以包括運算放大器，並且電路可以進一步包括啟動級，啟動級包括可以被耦合到運算放大器的輸出端的啟動電路。啟動電路可以被配置為感測運算放大器的輸出端並且將輸出耦合到接地參考位準，以引起電路中的電流的流動並且響應於該流動而自動關閉。
電路可以進一步包括第一電流鏡和第二電流鏡。第一電流鏡可以被配置為鏡像PTAT電流，並且第二電流鏡可以被配置為鏡像CTAT電流。
第一電流鏡可以由第一p通道金屬氧化物半導體場效電晶體(MOSFET)、第二p通道MOSFET和第三p通道MOSFET組成，第一p通道MOSFET和第二p通道MOSFET被包括在PTAT級中，第三p通道MOSFET被包括在輸出級中。第二電流鏡可以由第四p通道MOSFET和第五p通道MOSFET組成，第四p通道MOSFET被包括在輸出級中，第五p通道MOSFET在CTAT級中。第三p通道MOSFET和第四p通道MOSFET可以被並聯地配置在輸出級中。
PTAT級可以由第一p通道MOSFET、第二p通道MOSFET、運算放大器、電阻器、第一二極體和第二二極體組成。運算放大器的輸出端可以被耦合到第一p通道MOSFET的第一閘極和第二p通道MOSFET的第二閘極。運算放大器的負輸入端可以被耦合到第一p通道MOSFET、第一二極體和第一p通道 MOSFET的第一汲極。運算放大器的正輸入端可以被耦合到第二p通道MOSFET、電阻器和第二p通道MOSFET的第二汲極。電阻器可以被耦合到第二二極體。
CTAT級可以由p通道MOSFET、運算放大器和電阻器組成。電阻器可以被耦合到p通道MOSFET的汲極。汲極可以被耦合到運算放大器的正輸入端。運算放大器的負輸入端可以被耦合到PTAT級，並且運算放大器的輸出端可以被耦合到p通道MOSFET的閘極。
PTAT級可以包括具有第一負輸入端的第一運算放大器，CTAT級可以包括具有第二負輸入端的第二運算放大器，並且第一負輸入端可以被耦合到第二負輸入端。
PTAT級進一步包括p通道MOSFET和二極體，並且第一負輸入端可以進一步被耦合到p通道MOSFET和二極體。
根據另一示例實施例，一種用於生成恆定電壓參考位準的方法可以包括在電路的與絕對溫度成比例的(PTAT)級中產生PTAT電流；在電路的與絕對溫度互補的(CTAT)級中產生CTAT電流；在電路的輸出級中鏡像PTAT電流並且鏡像CTAT電流，以在輸出級中產生鏡像PTAT電流和鏡像CTAT電流。輸出級可以被插入在PTAT級和CTAT級之間。方法可以包括在輸出級中結合鏡像PTAT電流和鏡像CTAT電流，以生成恆定電壓參考位準。
電路的電路元件可以由矽材料組成，並且生成的恆定電壓可以獨立於溫度，並且可以不大於矽材料的帶隙電壓。
方法可以進一步包括在輸出級中包括電阻器。跨電阻器的恆定電壓參考位準可以是恆定的，並且可以獨立於溫度。
電路可以進一步包括在PTAT級中的運算放大器並且包括啟動級，並且方法可以進一步包括：將啟動級的啟動電路耦合到運算放大器的輸出 端；由啟動電路感測運算放大器的輸出端；回應於該感測，由啟動電路將輸出耦合到接地參考位準，以引起電路中的電流的流動；以及回應於流動而自動關閉啟動電路。
電路可以進一步包括第一電流鏡和第二電流鏡，並且方法可以進一步包括經由第一電流鏡來鏡像PTAT電流，以及經由第二電流鏡來鏡像CTAT電流。
方法可以進一步包括經由第一p通道金屬氧化物半導體場效電晶體(MOSFET)、第二p通道MOSFET和第三p通道MOSFET來形成第一電流鏡，第一p通道MOSFET和第二p通道MOSFET被包括在PTAT級中，第三p通道MOSFET被包括在輸出級中。方法可以進一步包括經由第四p通道MOSFET和第五p通道MOSFET形成第二電流鏡，第四p通道MOSFET被包括在輸出級中，第五p通道MOSFET在CTAT級中；以及將第三p通道MOSFET和第四p通道MOSFET並聯地配置在輸出級中。
PTAT級可以由第一p通道MOSFET、第二p通道MOSFET、運算放大器、電阻器、第一二極體和第二二極體組成，並且方法可以進一步包括將運算放大器的輸出端耦合到第一p通道MOSFET的第一閘極和第二p通道MOSFET的第二閘極。方法可以進一步包括將運算放大器的負輸入端耦合到第一p通道MOSFET、第一二極體和第一p通道MOSFET的第一汲極。方法可以進一步包括將運算放大器的正輸入端耦合到第二p通道MOSFET、電阻器和第二p通道MOSFET的第二汲極。方法可以進一步包括將電阻器耦合到第二二極體。
CTAT級可以由p通道MOSFET、運算放大器和電阻器組成。方法可以進一步包括：將電阻器耦合到p通道MOSFET的汲極；將汲極耦合到運算放大器的正輸入端；將運算放大器的負輸入端耦合到PTAT級；以及將運算放大器的輸出端耦合到p通道MOSFET的閘極。
PTAT級可以包括具有第一負輸入端的第一運算放大器，CTAT級可以包括具有第二負輸入端的第二運算放大器，並且方法可以進一步包括將第一負輸入端耦合到第二負輸入端。
PTAT級可以進一步包括p通道MOSFET和二極體，並且方法可以進一步包括將第一負輸入端耦合到p通道MOSFET和二極體。
100:方塊圖
102:電路
104:恆定電壓參考位準
106:與絕對溫度成比例的級(PTAT級)
108:PTAT電流
110:與絕對溫度互補的級(CTAT級)
112:CTAT電流
114:輸出級
115:電流組合路徑
116:鏡像PTAT電流
118:鏡像CTAT電流
200:電路圖
202:電路
204:恆定電壓參考位準
206:PTAT級
208:PTAT電流
210:CTAT級
212:CTAT電流
214:輸出級
215:電流組合路徑
216:鏡像PTAT電流
218:鏡像CTAT電流
220:電阻器R2
222:運算放大器OP1
224:啟動級
226:輸出端OT1
228:接地參考位準
230:第一p通道MOSFET M1
232:第二p通道MOSFET M2
234:第三p通道MOSFET M3
236:第四p通道MOSFET M4
238:第五p通道MOSFET M5
240:電阻器R1
242:第一二極體D1
244:第二二極體D2
246:第一閘極G1
248:第二閘極G2
250:負輸入端N1
252:第一汲極D1
254:正輸入端P1
256:第二汲極D2
258:運算放大器OP2
260:電阻器R3
262:汲極D3
264:正輸入端P2
266:負輸入端N2
268:輸出端OT2
271:第三閘極G3
272:啟動電路
273:第四閘極G4
274:供應電壓VDD
275:第五閘極G5
278:電壓V1
280:電壓V2
282:電壓V3
284:電壓V4
300:電路圖
301:電壓模式帶隙基準電路(BGR電路)
303:供應電壓VDD
305:PTAT電壓VR1
307:CTAT電壓VD2
309:電阻器R1
311:第一二極體D2
313:第二電極體D1
315:輸出電壓Vout
320:匯流圖
321:PTAT電流曲線圖
323:CTAT電流曲線圖
325:匯流
328:接地參考位準VSS
330:電路圖
331:電流模式BGR電路
332:運算放大器
333:CTAT電流
335:PTAT電流
337:第一電流
338:第二電流
339:輸出電流
341:輸出電壓Vout
343:二極體D2
344:漏流二極體
345:電阻器R3
347:電阻器R2
348:電阻器R1
349:二極體D1
350:匯流圖
351:第一電流曲線圖
353:第二電流曲線圖
355:匯流點
如在附圖中所圖示的，從示例實施例的以下更具體的描述中將更清楚理解前述內容，在附圖中，不同視圖中的相同元件符號是指相同的部分。附圖未必是按比例繪製，而是將重點放置在說明實施例上。
圖1是用於生成恆定電壓參考位準的電路的一個示例實施例的方塊圖。
圖2是圖1的電路的一個示例實施例的電路圖。
圖3A是現有技術的高電壓的電壓模式帶隙參考位準(BGR)電路的一個示例實施例的電路圖。
圖3B是針對圖3A的現有技術的高電壓的電壓模式BGR電路的匯流圖(graph of convergence)。
圖3C是現有技術的低電壓的電流模式BGR電路的一個示例實施例的電路圖。
圖3D是針對圖3C的現有技術的低電壓的電流模式BGR電路的匯流圖。
圖4是用於生成恆定電壓參考位準的方法的一個示例實施例的流程圖。
下文是對示例實施例的描述。
參考位準(諸如，電壓參考位準和電流參考位準)被廣泛用於電子系統中，並且這種參考位準的熱穩定性可以在這種電子系統的性能中起到關鍵作用。帶隙參考位準(Bandgap Reference，BGR)電路可以依賴於下方的半導體材料的帶隙能隨溫度的可預見的變化，以生成具有熱穩定性的這種電壓參考位準和電流參考位準。通常存在兩種類型的BGR電路，本文中被稱為「電壓模式」和「電流模式」BGR配置。
根據一個示例實施例，用於低電壓帶隙(即，低於1.2V)的電流模式帶隙電路生成恆定電壓參考位準，該恆定電壓參考位準隨溫度是穩定的。一個示例實施例採用分離的電流組合路徑，用於結合與絕對溫度成比例的(Proportional to Absolute Temperature，PTAT)電流和與絕對溫度互補的(Complementary to Absolute Temperature，CTAT)電流，該分離的電流組合路徑與PTAT電流生成電路和CTAT電流生成電路分離。根據一個示例實施例，用於低電壓帶隙的電流模式帶隙電路具有定義明確的PTAT/CTAT電流匯流(Convergence)，並且因此增加低電壓帶隙的精確度。
圖1是用於生成恆定電壓參考位準104的電路102的一個示例實施例的方塊圖100。電路102可以包括PTAT級106、CTAT級110以及輸出級114，PTAT級106被配置為產生PTAT電流108，CTAT級110被配置為產生CTAT電流112，輸出級114被插入在PTAT級106和CTAT級110之間。電路102可以被配置為鏡像PTAT電流108並且鏡像CTAT電流112，以在輸出級114中產生鏡像PTAT電 流116和鏡像CTAT電流118。輸出級114可以被配置為結合鏡像PTAT電流116和鏡像CTAT電流118，以生成恆定電壓參考位準104。
「級(stage)」可以在本文中可被互換地稱為電路。根據圖1的示例實施例，輸出級114中的分離的電流組合路徑115被採用用於結合鏡像PTAT電流116和鏡像CTAT電流118，並且分離的電流組合路徑115與PTAT電流生成電路和CTAT電流生成電路(即，分別為PTAT級106和CTAT級108)分離。
圖2是圖1的電路102的一個示例實施例(即，電路202)的電路圖200。電路202包括與絕對溫度成比例的(Proportional to Absolute Temperature，PTAT)級206、與絕對溫度互補的(Complementary to Absolute Temperature，CTAT)級210以及輸出級214，PTAT級206被配置為產生PTAT電流208，CTAT級210被配置為產生CTAT電流212，輸出級214被插入在PTAT級206和CTAT級210之間。電路202可以被配置為鏡像PTAT電流208並且鏡像CTAT電流212，以在輸出級214中產生鏡像PTAT電流216和鏡像CTAT電流218。輸出級214可以被配置為結合鏡像PTAT電流216和鏡像CTAT電流218，以生成恆定電壓參考位準204。
恆定電壓參考位準204可以在本文中可被互換地稱為V out (帶隙參考位準(BGR)電壓)。根據圖2的示例實施例，輸出級214中的分離的電流組合路徑215被採用用於結合鏡像PTAT電流216和鏡像CTAT電流218，並且由於分離的電流組合路徑215位於輸出級214中，因此分離的電流組合路徑215與PTAT電流生成電路和CTAT電流生成電路(即，分別為PTAT級206和CTAT級210)分離。
電路202(在本文中還可被互換地稱為BGR電路、電流模式帶隙電路、低電壓帶隙電路、或低電壓的電流模式帶隙電路)可以被設計為不具有雙極電晶體，這是因為可以使用互補金屬氧化物半導體(CMOS)製程來製造 BGR電路，CMOS製程通常用於製造半導體設備(諸如，半導體記憶體，或採用參考位準電壓生成器的任何其他適當的半導體設備)。
電路202的電路元件可以由矽材料組成，並且生成的恆定電壓(即，恆定電壓204)可以獨立於溫度，並且不大於矽材料的帶隙電壓。
輸出級214可以包括電阻器(即，電阻器R2 220)，並且跨電阻器R2 220的恆定電壓參考位準204可以是恆定的，並且可以獨立於溫度。
PTAT級206可以包括運算放大器(即，運算放大器OP1 222)，並且電路202可以進一步包括具有啟動電路272的啟動級224，啟動電路272被耦合到運算放大器OP1 222的輸出端OT1 226。啟動電路272可以被配置為感測運算放大器OP1 222的輸出端OT1 226、並且將輸出端OT1 226耦合到接地參考位準(ground reference)228，以引起電路202中的電流的流動並且以響應於流動而自動關閉。
啟動電路272可以以任何適當的方式(諸如，通過去啟動或者進入被動或重置態)來關閉。由於電源(即，電力供應電壓VDD 274)首先被提供到電路202中，因此電路202可以處在鎖定且穩定的狀態；然而，電路202可以處在非操作模式中，在非操作模式中在電路202中不存在電流的流動。
例如，在PTAT級206的運算放大器OP1 222的輸出端OT1 226處的電壓可以處在高電壓水準(諸如，接近供電供應電壓VDD 274的電壓水準)，這防止任何電流流過電路202的p通道金屬氧化物半導體場效電晶體(MOSFET)。根據一個示例實施例，供電供應電壓VDD 274可以處在低電壓值(即，低於1.2V)。啟動電路272可以被配置為感測在輸出端OT1 226處的電壓，並且將其拉低到接地參考位準228，簡言之，以使得電流開始流動。一旦在輸出端OT1 226處的電壓足夠低至能夠使電流流動，那麼啟動電路272可以自動關閉。例如，啟動電路272可以釋放對在輸出端OT1 226處的電壓的控制。
電路202可以進一步包括第一電流鏡和第二電流鏡。第一電流鏡可以被配置為在輸出級214中鏡像PTAT電流208，並且第二電流鏡可以被配置為在輸出級214中鏡像CTAT電流212。第一電流鏡可以由第一p通道MOSFET M1 230、第二p通道MOSFET M2 232和第三p通道MOSFET M3 234組成，第一p通道MOSFET M1 230和第二p通道MOSFET M2 232兩者都被包括在PTAT級206中，第三p通道MOSFET M3 234被包括在輸出級214中。第二電流鏡可以由第四p通道MOSFET M4 236和第五p通道MOSFET M5 238組成，第四p通道MOSFET M4 236被包括在輸出級214中，第五p通道MOSFET M5 238被包括在CTAT級210中。第三p通道MOSFET M3 234和第四p通道MOSFET M4 236可以被並聯地配置在輸出級214中。
PTAT級206可以由第一p通道MOSFET M1 230、第二p通道MOSFET M2 232、運算放大器(即，運算放大器OP1 222)、電阻器R1 240、第一二極體D1 242和第二二極體D2 244組成。運算放大器OP1 222的輸出端(即，輸出端OT1 226)可以被耦合到第一p通道MOSFET M1 230的第一閘極G1 246和第二p通道MOSFET M2 232的第二閘極G2 248。第一閘極G1 246和第二閘極G2 248可以進一步被耦合到被包括在輸出級214中的第三p通道MOSFET M3 234的第三閘極G3 271。
運算放大器OP1 222的負輸入端N1 250可以被耦合到第一p通道MOSFET M1 230、第一二極體D1 242和第一p通道MOSFET M1 230的第一汲極D1 252。運算放大器OP1 222的正輸入端P1 254可以被耦合到第二p通道MOSFET M2 232、電阻器R1 240和第二p通道MOSFET M2 232的第二汲極D2 256。電阻器R1 240可以被耦合到第二二極體D2 244。第一二極體D1 242和第二二極體D2 244可以被耦合到接地參考位準228。
CTAT級210可以由p通道MOSFET(即，第五p通道MOSFET M5 238)、運算放大器(即，運算放大器OP2 258)和電阻器(即，電阻器R3 260)組成。電阻器R3 260可以被耦合到p通道MOSFET M5 238的汲極D3 262。汲極D3 262可以被耦合到運算放大器OP2 258的正輸入端P2 264。運算放大器OP2 258的負輸入端N2 266可以被耦合到PTAT級206。運算放大器OP2 258的輸出端OT2 268可以被耦合到輸出級214的第四p通道MOSFET M4 236的第四閘極G4 273以及CTAT級210的第五p通道MOSFET M5 238的第五閘極G5 275。
PTAT級206可以包括具有第一負輸入端(即，負輸入端N1 250)的第一運算放大器(即，運算放大器OP1 222)。CTAT級210可以包括具有第二負輸入端(即，負輸入端N2 266)的第二運算放大器(即，運算放大器OP2 258)。第一負輸入端N1 250可以被耦合到第二負輸入端N2 266。第一負輸入端N1 250可以進一步被耦合到第一p通道MOSFET M1 230和第一二極體D1 242。
根據一個示例實施例，電路202的p通道MOSFET(即，第一p通道MOSFET M1 230、第二p通道MOSFET M2 232、第三p通道MOSFET M3 234、第四p通道MOSFET M4 236和第五p通道MOSFET M5 238)可以具有相同的尺寸，並且第一二極體D1 242可以相對於第二二極體D2 244更小。
第一運算放大器OP1 222和第二運算放大器OP2 258可以被控制，以使其相應的負輸入端和正輸入端的電壓相等。例如，在第一負輸入端N1 250和第一正輸入端P1 254處的電壓相等，而第二負輸入端N2 266和第二正輸入端P2 264的電壓相等。
PTAT級206的第一p通道MOSFET M1 230和第二p通道MOSFET M2 232以及輸出級214的第三p通道MOSFET M3 234的閘極可以被連接到第一共同節點(即，PTAT級206的第一運算放大器OP1 222的輸出端OT1 226)，以形 成第一電流鏡。第一電流鏡可以使得PTAT電流208、第一鏡像PTAT電流216和第二鏡像PTAT電流284由於第一電流鏡而具有相同的PTAT電流值。
輸出級214的第四p通道MOSFET M4 236和CTAT級的第五p通道MOSFET M5 238的閘極可以被連接到第二共同節點(即，位於CTAT級210中的第二運算放大器OP2 258的輸出端OT2 268)，以形成第二電流鏡，並且使得CTAT級的CTAT電流212被鏡像為輸出級214的鏡像CTAT電流218，並且由於第二電流鏡而具有相同的CTAT電流值。
根據一個示例實施例，在電路202中，電壓V1 278、V2 280和V3 282(在本文中也被稱為CTAT電壓)可以彼此相等，並且具有如下電壓值：V bg -a*T，其中V bg 是矽帶隙電壓，a是技術常數，並且T是絕對溫度。
根據一個示例實施例，輸出級214的鏡像CTAT電流218可以等於CTAT級210的CTAT電流212，並且CTAT電流212可以通過將電壓V1 278除以CTAT級210的電阻器R3 260的電阻值來匯出，即：(V bg -a*T)/R3。
跨電阻器R1 240的PTAT電壓(即，電壓V3 282和電壓V4 284之間的差異)是：b*T，其中b是針對電路202的電路常數，其可以通過調整第二二極體D2 244的二極體面積(diode area)相對於第一二極體D1 242的另一二極體面積的二極體面積比率來調整。
PTAT電流208可以從電壓V3 282和電壓V4 284之間的差異(即，b*T)、並且通過將該差異除以PTAT級206的電阻器R1 240的電阻值來匯出。因此，PTAT電流208可以是： b*T/R1，且輸出級214中的第一鏡像PTAT電流216以及PTAT級206中的第二鏡像PTAT電流284等於PTAT電流208。
因此，根據一個示例實施例，恆定電壓參考位準204(即，V out )可以由以下給出：V out =(鏡像PTAT電流216+鏡像CTAT電流218)* R2，其即：V out =((V bg -a*T)/R3+b*T/R1)* R2。通過調整b、R3和R1，a*T和b*T兩項相消，餘下：V out =V bg /R3 * R2。因此，恆定電壓參考位準204(即，V out )獨立於溫度。
返回到圖2，在電路202(在本文中還可被互換地稱為「電流模式帶隙電路」)中，一旦通電則在電路203中不存在跟隨的電流。在運算放大器OP1 222的輸出端OT1 226的電壓接近供電供應電壓VDD 274。在啟動電路272開始生效(即，啟動)之後，在輸出端OT1 226處的電壓開始減小，這使得電流流動，並且在運算放大器OP1 222的負輸入端N1 250和正輸入端P1 254處的電壓升高。
運算放大器OP1 222開始運轉，並且試圖經由回饋而迫使在負輸入端N1 250和正輸入端P1 254處的電壓相等。運算放大器OP1 222通過控制在輸出端OT1 226處的輸出電壓來進行該操作，並且從而控制PTAT級206中的PTAT電流208和鏡像PTAT電流284(其是恆等的)。
初始地，當PTAT級206中的PTAT電流208和鏡像PTAT電流284仍然很低時，在V2 280處的電壓比在V3 282處的電壓大，這是因為在這種低電流條件下，二極體電壓降占主導地位。根據一個示例實施例，由於第一二極體D1 242二極體面積比第二二極體D2 244的另一二極體面積小，並且較小的二極體電阻更大，因此二極體電壓降V2 280占主導地位。由於電壓V2 280被施加到運算 放大器OP1 222的負輸入端N1 250，因此在輸出端OT1 226處的輸出電壓減小，從而導致電流增大。當電流足夠大到使得跨PTAT級206的電阻器R1 240的電壓降平衡PTAT級206的第一二極體D1 242和第二二極體D2 244的二極體大小之間的差異時，則達到平衡。
圖3A是現有技術的高電壓的電壓模式帶隙參考位準(BGR)電路301的一個示例實施例的電路圖300。BGR電路301具有高電壓(即，大於1.5V供應電壓VDD 303)。BGR電路301是電壓模式BGR電路。BGR電路301可以被配置為縮放和增加PTAT電壓和CTAT電壓(即，PTAT電壓V R1 305和CTAT電壓V D2 307)，其分別為跨電阻器R1 309和第一二極體D2 311的電壓。
在示例實施例中，第一二極體D2 311和第二二極體D1 313具有基於常數k的大小關係，即，D1=k * D2。PTAT電壓VR1 305是由以下給定的：V R1 =kT/q *ln(k)，其中T是溫度，q是電荷，kT/q可以被稱為熱電壓，並且「ln」表示自然對數運算。CTAT電壓VD2 307是由以下給定的：V D2
Figure 107131736-A0305-02-0015-1
Vbg-m*kT/q，其中V bg 是1.2V的矽帶隙電壓，m是基於用於製造的晶片的已知值且與第一二極體D2 311的特性相關聯。電路301縮放和增加PTAT電壓和CTAT電壓(即，VR1 305和VD2 307)以消除溫度依賴性，並且生成近似為1.25V(即矽材料的帶隙電壓)的VVout 315。
圖3B是針對上面所公開的圖3A的現有技術的高電壓的電壓模式BGR電路301的匯流圖320。在圖320中，PTAT電流曲線圖321是圖3A的電阻器R1 309的第一電流的曲線圖。圖320包括圖3A的第一二極體D2 311的第二電流的CTAT電流曲線圖323。如圖320中所示，PTAT電流曲線圖321和CTAT電流曲線圖323具有定義明確(well-defined)的匯流325。在下文所公開的參照圖3C的現 有技術的低電壓的電流模式BGR電路的情況下，則沒有實現這種定義明確的匯流。
圖3C是現有技術的低電壓的電流模式BGR電路331的一個示例實施例的電路圖330。BGR電路331具有低電壓(即，小於1.2V之供應電壓VDD 303)。BGR電路331是電流模式BGR電路。BGR電路331可以被配置為將電壓轉換為電流，並且然後鏡像出電流並轉換回電壓。例如，第一電流337可以包括CTAT電流333和PTAT電流335，並且第一電流337可以被鏡像作為輸出電流339，用於生成輸出電壓Vout 341。然而，輸出電壓Vout 341隨溫度可以是不穩定的，如以下關於圖3D所公開的。
圖3D是針對圖3C的現有技術的低電壓的電流模式BGR電路331的匯流圖350。在圖350中，第一電流曲線圖351是第二電流338的曲線圖，第二電流338進入上面所公開的圖3C的電路331中的彼此並聯的二極體D2 343和電阻器R3 345中。圖350包括第一電流337的第二電流曲線圖353，第一電流337流進電阻器R1 348和二極體D1 349，電阻器R1 348和二極體D1 349在電路331中與電阻器R2 347並聯。如圖350中所示，在第一電流曲線圖351和第二電流曲線圖353之間沒有定義明確的匯流，因為存在多個匯流點355。
在現有技術的低電壓的電流模式BGR電路331中，在運算放大器332的正輸入端和負輸入端與接地參考位準VSS 328之間存在電阻器(即，電阻器R3 345和R2 347)，電阻器R3 345和R2 347將第一電流337和第二電流338分流到接地參考位準VSS 328。在運算放大器332的正輸入端和負輸入端處於低電壓(即，接近接地參考位準VSS 328)的事件中，這些分流電流可以主導通過二極體分支(即，包括二極體D2 343和D1 349的路徑)的電流，使得在正輸入端和負輸入端處的電壓匯流到與所期望的不同的值，如上面所公開的在圖3D的圖350中的多個匯流點355所示。
返回到圖3C，分流電阻器(諸如，電阻器R3 345和R2 347，其分別將第一電流337和第二電流338分流到接地參考位準VSS 328)與二極體(諸如，二極體D2 343和D1 349)相結合，在本文中可以被稱為「漏流(leaky)」二極體344。由於漏流二極體344之故，電流模式帶隙(即，Vout 341)在不匹配的事件中可能匯流到錯誤值，並且在製程變化的情況下可能導致故障的部分。
與上文所公開的圖3C的現有技術的低電壓的電流模式BGR電路331相對比，本文所公開的低電壓的電流模式帶隙電路的一個示例實施例(諸如，上文所公開的圖2的電路202的示例實施例)呈現沒有「漏流」二極體的情形，並且因此沒有關於匯流的問題。本文所公開的低電壓的電流模式帶隙電路的一個示例實施例可以結合在分離的電路中的PTAT電流和CTAT電流，諸如，輸出級214，輸出級214相對於PTAT級206和CTAT級210是分離的，PTAT級206和CTAT級210分別生成PTAT電流208和CTAT電流212。通過採用附加的運算放大器(即，CTAT級210中的第二運算放大器OP2 258)，PTAT電流208和CTAT電流212可以在分離的電路中相結合。根據本文所公開的低電壓的電流模式帶隙電路的一個示例實施例(諸如，上文所公開的圖2的低電壓的電流模式帶隙電路202)，可以實現PTAT電流和CTAT電流之間的定義明確的匯流，這類似於參照現有技術的高電壓的電壓模式BGR電路301的示例實施例的上文所公開的圖3B的定義明確的匯流325。
圖4是用於生成恆定電壓參考位準的方法的一個示例實施例的流程圖400。方法開始(402)，並且可以在電路的與絕對溫度成比例的(PTAT)級中產生PTAT電流(404)。方法可以在電路的與絕對溫度互補的(CTAT)級中產生CTAT電流(406)，並且在電路的輸出級中鏡像PTAT電流並且鏡像CTAT電流，以在輸出級中產生鏡像PTAT電流和鏡像CTAT電流(408)。輸出級可以被插入在PTAT級和CTAT級之間。在示例實施例中，方法可以在輸出級中結合 鏡像PTAT電流和鏡像CTAT電流，以生成恆定電壓參考位準(410)，並且方法隨後結束(412)。
方法可以進一步包括在輸出級中包括電阻器(諸如，上文所公開的圖2的輸出級214的電阻器R2 220)。跨電阻器的恆定電壓參考位準可以是恆定的，並且可以獨立於溫度。
電路可以進一步包括在PTAT中的運算放大器(諸如，圖2的PTAT級206的第一運算放大器OP1 222)和啟動級(諸如，圖2的啟動級224)，並且方法可以進一步包括將啟動級的啟動電路耦合到運算放大器的輸出端(諸如，圖2的啟動級224的啟動電路272，其被耦合到第一運算放大器OP1 222的輸出端OT1 226)；由啟動電路感測運算放大器的輸出端；回應於該感測，由啟動電路將輸出耦合到接地參考位準，以引起電路中的電流的流動；以及回應於該流動而自動關閉啟動電路。
電路可以進一步包括第一電流鏡和第二電流鏡，並且方法可以進一步包括經由第一電流鏡來鏡像PTAT電流，以及經由第二電流鏡來鏡像CTAT電流(諸如，上文關於圖2所公開的)。
方法可以進一步包括經由第一p通道金屬氧化物半導體場效電晶體(MOSFET)、第二p通道MOSFET和第三p通道MOSFET形成第一電流鏡，第一p通道MOSFET和第二p通道MOSFET被包括在PTAT級中(諸如，圖2的PTAT級206的第一p通道MOSFET M1 230和第二p通道MOSFET M2 232)，第三p通道MOSFET被包括在輸出級中(諸如，被包括在圖2的輸出級214中的第三p通道MOSFET M3 234)。方法可以進一步包括經由第四p通道MOSFET和第五p通道MOSFET來形成第二電流鏡，以及將第三p通道MOSFET和第四p通道MOSFET並聯地配置在輸出級中，其中第四p通道MOSFET被包括在輸出級中(諸如，被包括在圖2的輸出級214中的第四p通道MOSFET M4 236)，第五p通道MOSFET 在CTAT級中(諸如，被包括在圖2的CTAT級210中的第五p通道MOSFET M5 238)。
PTAT級可以由第一p通道MOSFET、第二p通道MOSFET、運算放大器、電阻器、第一二極體和第二二極體組成，並且方法可以進一步包括將運算放大器的輸出端(諸如，圖2的輸出端OT1 226)耦合到第一p通道MOSFET的第一閘極和第二p通道MOSFET的第二閘極(諸如，圖2的第一閘極G1 246和第二閘極G2 248)。方法可以進一步包括將運算放大器的負輸入端(諸如，圖2的負輸入端N1 250)耦合到第一p通道MOSFET、第一二極體和第一p通道MOSFET的第一汲極。方法可以進一步包括將運算放大器的正輸入端(諸如，圖2的正輸入端P1 254)耦合到第二p通道MOSFET、電阻器和第二p通道MOSFET的第二汲極。方法可以進一步包括將電阻器耦合到第二二極體。
CTAT級可以由p通道MOSFET、運算放大器和電阻器組成。方法可以進一步包括：將電阻器耦合到p通道MOSFET的汲極(諸如，電阻器R3 260，其被耦合到圖2中的汲極D3 262)；將汲極耦合到運算放大器的正輸入端(諸如，耦合到圖2的正輸入端P2 264)；將運算放大器的負輸入端耦合到PTAT級(諸如，負輸入端N2 266，其被耦合到圖2的PTAT級206)；以及將運算放大器的輸出端耦合到p通道MOSFET的閘極(諸如，上文所公開的輸出端OT 268，其被耦合到圖2中的閘極G5 275)。
PTAT級可以包括具有第一負輸入端的第一運算放大器，CTAT級可以包括具有第二負輸入端的第二運算放大器，並且方法可以進一步包括將第一負輸入端耦合到第二負輸入端(諸如，上文所公開的第一負輸入端N1 250，其被耦合到圖2中的第二負輸入端N2 266)。
PTAT級可以進一步包括p通道MOSFET和二極體，並且方法可以進一步包括將第一負輸入端耦合到p通道MOSFET和二極體(諸如，上文所公開 的第一負輸入端N1 250，其被耦合到圖2的第一p通道MOSFET M1 230和第一二極體242)。
儘管已具體地示出和描述了示例實施例，但是本領域技術人員將理解，在不偏離由所附權利要求所涵蓋的實施例的範圍的情況下，可以在其中進行形式和細節上的各種改變。
100:方塊圖
102:電路
104:恆定電壓參考位准
106:與絕對溫度成比例的級(PTAT級)
108:PTAT電流
110:與絕對溫度互補的級(CTAT級)
112:CTAT電流
114:輸出級
115:電流組合路徑
116:鏡像PTAT電流
118:鏡像CTAT電流

Claims (20)

  1. 一種用於生成一恆定電壓參考位準的電路，所述電路包括：一與絕對溫度成比例的(Proportional To Absolute Temperature，PTAT)級，被配置以產生一PTAT電流；一與絕對溫度互補的(Complementary To Absolute Temperature，CTAT)級，被配置以產生一CTAT電流；一輸出級，係插置在所述PTAT級和所述CTAT級之間，所述電路被配置以鏡像所述PTAT電流及鏡像所述CTAT電流，以在所述輸出級中產生一鏡像PTAT電流和一鏡像CTAT電流，所述輸出級被配置以結合所述鏡像PTAT電流和所述鏡像CTAT電流，以生成所述恆定電壓參考位準；以及一啟動電路，耦合到所述PTAT級，所述啟動電路被配置以引起所述電路中的電流的流動並且響應於所述流動而自動關閉。
  2. 根據申請專利範圍第1項所述的電路，其中所述電路的電路元件是由矽材料組成的，且所生成的恆定電壓係獨立於溫度，並且不大於所述矽材料的一帶隙電壓。
  3. 根據申請專利範圍第1項所述的電路，其中所述輸出級包括一電阻器，並且跨所述電阻器的所述恆定電壓參考位準是恆定的且獨立於溫度。
  4. 根據申請專利範圍第1項所述的電路，其中所述PTAT級包括一運算放大器，其中所述啟動電路被耦合到所述運算放大器的一輸出端，且其中所述啟動電路被配置為感測所述運算放大器的所述輸出端並且將所述輸出端耦合到一接地參考位準，以引起所述電路中的電流的所述流動。
  5. 根據申請專利範圍第1項所述的電路，其中所述電路進一步包括一第一電流鏡和一第二電流鏡，所述第一電流鏡被配置以鏡像所述PTAT電流，且所述第二電流鏡被配置以鏡像所述CTAT電流。
  6. 根據申請專利範圍第5項所述的電路，其中：所述第一電流鏡是由一第一p通道金屬氧化物半導體場效電晶體(MOSFET)、一第二p通道MOSFET和一第三p通道MOSFET所組成，所述第一p通道MOSFET和所述第二p通道MOSFET被包括在所述PTAT級中，所述第三p通道MOSFET被包括在所述輸出級中；所述第二電流鏡是由一第四p通道MOSFET和一第五p通道MOSFET所組成，所述第四p通道MOSFET被包括在所述輸出級中，所述第五p通道MOSFET在所述CTAT級中；以及所述第三p通道MOSFET和所述第四p通道MOSFET被並聯地配置在所述輸出級中。
  7. 根據申請專利範圍第6項所述的電路，其中：所述PTAT級是由所述第一p通道MOSFET、所述第二p通道MOSFET、一運算放大器、一電阻器、一第一二極體和一第二二極體組成；所述運算放大器的一輸出端被耦合到所述第一p通道MOSFET的一第一閘極和所述第二p通道MOSFET的一第二閘極；所述運算放大器的一負輸入端被耦合到所述第一p通道MOSFET、所述第一二極體和所述第一p通道MOSFET的一第一汲極；所述運算放大器的一正輸入端被耦合到所述第二p通道MOSFET、所述電阻器和所述第二p通道MOSFET的一第二汲極；並且所述電阻器被耦合到所述第二二極體。
  8. 根據申請專利範圍第1項所述的電路，其中： 所述CTAT級是由一p通道MOSFET、一運算放大器和一電阻器組成；所述電阻器被耦合到所述p通道MOSFET的一汲極；所述汲極被耦合到所述運算放大器的一正輸入端；以及所述運算放大器的一負輸入端被耦合到所述PTAT級，且所述運算放大器的一輸出端被耦合到所述p通道MOSFET的一閘極。
  9. 根據申請專利範圍第1項所述的電路，其中：所述PTAT級包括具有一第一負輸入端的一第一運算放大器；所述CTAT級包括具有一第二負輸入端的一第二運算放大器；且所述第一負輸入端被耦合到所述第二負輸入端。
  10. 根據申請專利範圍第9項所述的電路，其中所述PTAT級進一步包括一p通道MOSFET和一二極體，並且所述第一負輸入端進一步被耦合到所述p通道MOSFET和所述二極體。
  11. 一種用於生成一恆定電壓參考位準的方法，所述方法包括：將一啟動電路耦合到一電路的一與絕對溫度成比例的(Proportional To Absolute Temperature，PTAT)級；經由所述啟動電路引起所述電路中的電流的流動；響應於所述流動而自動關閉所述啟動電路；在所述電路的所述PTAT級中產生一PTAT電流；在所述電路的一與絕對溫度互補的(Complementary To Absolute Temperature，CTAT)級中產生一CTAT電流；在所述電路的一輸出級中鏡像所述PTAT電流以及鏡像所述CTAT電流，以在所述輸出級中產生一鏡像PTAT電流和一鏡像CTAT電流，所述輸出級被插置在所述PTAT級和所述CTAT級之間；以及 在所述輸出級中結合所述鏡像PTAT電流和所述鏡像CTAT電流，以生成所述恆定電壓參考位準。
  12. 根據申請專利範圍第11項所述的方法，其中所述電路的電路元件是由矽材料組成的，而且所生成的恆定電壓係獨立於溫度且不大於所述矽材料的一帶隙電壓。
  13. 根據申請專利範圍第11項所述的方法，其中所述電路包括在所述輸出級中的一電阻器，並且其中跨所述電阻器的所述恆定電壓參考位準是恆定的，且獨立於溫度。
  14. 根據申請專利範圍第11項所述的方法，其中所述電路包括在所述PTAT級中的一運算放大器，其中所述耦合包括將所述啟動電路耦合到所述運算放大器的輸出端，且其中所述方法進一步包括：由所述啟動電路感測所述運算放大器的所述輸出端，並且回應於所述感測，由所述啟動電路將所述輸出端耦合到接地參考位準，以引起所述電路中的電流的所述流動。
  15. 根據申請專利範圍第11項所述的方法，其中所述電路包括一第一電流鏡和一第二電流鏡，並且其中所述方法進一步包括經由所述第一電流鏡來鏡像所述PTAT電流，以及經由所述第二電流鏡來鏡像所述CTAT電流。
  16. 根據申請專利範圍第15項所述的方法，其中所述方法進一步包括：經由一第一p通道金屬氧化物半導體場效電晶體(MOSFET)、一第二p通道MOSFET和一第三p通道MOSFET來形成所述第一電流鏡，所述第一p通道MOSFET和所述第二p通道MOSFET被包括在所述PTAT級中，所述第三p通道MOSFET被包括在所述輸出級中； 經由一第四p通道MOSFET和一第五p通道MOSFET形成所述第二電流鏡，所述第四p通道MOSFET被包括在所述輸出級中，所述第五p通道MOSFET在所述CTAT級中；以及將所述第三p通道MOSFET和所述第四p通道MOSFET並聯地配置在所述輸出級中。
  17. 根據申請專利範圍第16項所述的方法，其中所述PTAT級包括所述第一p通道MOSFET、所述第二p通道MOSFET、一運算放大器、一電阻器、一第一二極體和一第二二極體，並且其中所述方法進一步包括：將所述運算放大器的一輸出端耦合到所述第一p通道MOSFET的一第一閘極和所述第二p通道MOSFET的一第二閘極；將所述運算放大器的一負輸入端耦合到所述第一p通道MOSFET、所述第一二極體和所述第一p通道MOSFET的一第一汲極；將所述運算放大器的一正輸入端耦合到所述第二p通道MOSFET、所述電阻器和所述第二p通道MOSFET的一第二汲極；以及將所述電阻器耦合到所述第二二極體。
  18. 根據申請專利範圍第11項所述的方法，其中所述CTAT級包括一p通道MOSFET、一運算放大器和一電阻器，並且其中所述方法進一步包括：將所述電阻器耦合到所述p通道MOSFET的一汲極；將所述汲極耦合到所述運算放大器的一正輸入端；將所述運算放大器的一負輸入端耦合到所述PTAT級；以及將所述運算放大器的一輸出端耦合到所述p通道MOSFET的一閘極。
  19. 根據申請專利範圍第11項所述的方法，其中所述PTAT級包括具有一第一負輸入端的一第一運算放大器，所述CTAT級包括具有一第二負輸入端 的一第二運算放大器，並且其中所述方法進一步包括將所述第一負輸入端耦合到所述第二負輸入端。
  20. 根據申請專利範圍第19項所述的方法，其中所述PTAT級進一步包括一p通道MOSFET和一二極體，並且其中所述方法進一步包括將所述第一負輸入端進一步耦合到所述p通道MOSFET和所述二極體。
TW107131736A 2017-09-29 2018-09-10 用於生成一恆定電壓參考位準的方法和電路 TWI801414B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/721,236 US10222817B1 (en) 2017-09-29 2017-09-29 Method and circuit for low voltage current-mode bandgap
US15/721,236 2017-09-29

Publications (2)

Publication Number Publication Date
TW201924195A TW201924195A (zh) 2019-06-16
TWI801414B true TWI801414B (zh) 2023-05-11

Family

ID=65495952

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107131736A TWI801414B (zh) 2017-09-29 2018-09-10 用於生成一恆定電壓參考位準的方法和電路

Country Status (3)

Country Link
US (2) US10222817B1 (zh)
CN (1) CN109582078A (zh)
TW (1) TWI801414B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10419257B2 (en) * 2018-02-15 2019-09-17 Huawei Technologies Co., Ltd. OFDM communication system with method for determination of subcarrier offset for OFDM symbol generation
CN113196857B (zh) * 2018-12-21 2023-04-25 Lg电子株式会社 在无线通信系统中操作终端和基站的方法以及支持其的装置
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US11537153B2 (en) * 2019-07-01 2022-12-27 Stmicroelectronics S.R.L. Low power voltage reference circuits
KR20210064497A (ko) * 2019-11-25 2021-06-03 삼성전자주식회사 밴드갭 기준 전압 생성 회로
US11829171B1 (en) * 2022-06-20 2023-11-28 Key Asic Inc. Bandgap module and linear regulator

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200533061A (en) * 2003-12-09 2005-10-01 Analog Devices Inc Improved bandgap voltage reference
CN101533288A (zh) * 2009-04-09 2009-09-16 中国科学院微电子研究所 一种闭环曲率补偿cmos带隙基准电压源
CN102279617A (zh) * 2011-05-11 2011-12-14 电子科技大学 一种无电阻cmos电压基准源
CN102368678A (zh) * 2010-06-28 2012-03-07 富士通半导体股份有限公司 振荡电路
US8797094B1 (en) * 2013-03-08 2014-08-05 Synaptics Incorporated On-chip zero-temperature coefficient current generator
CN104714588A (zh) * 2015-01-05 2015-06-17 江苏芯力特电子科技有限公司 一种基于vbe线性化的低温漂带隙基准电压源
TW201612673A (en) * 2014-09-30 2016-04-01 Taiwan Semiconductor Mfg Co Ltd Device and method for generating bandgap reference voltage
TW201632850A (zh) * 2015-03-13 2016-09-16 台灣積體電路製造股份有限公司 溫度感測器、組合電流產生器以及溫度感測器系統
US20160315624A1 (en) * 2015-04-22 2016-10-27 Elite Semiconductor Memory Technology Inc. Method for enhancing temperature efficiency
US20170255220A1 (en) * 2016-03-02 2017-09-07 Qualcomm Incorporated Crystal-less clock that is invariant with process, supply voltage, and temperature

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867013A (en) 1997-11-20 1999-02-02 Cypress Semiconductor Corporation Startup circuit for band-gap reference circuit
US6891358B2 (en) 2002-12-27 2005-05-10 Analog Devices, Inc. Bandgap voltage reference circuit with high power supply rejection ratio (PSRR) and curvature correction
US7088085B2 (en) 2003-07-03 2006-08-08 Analog-Devices, Inc. CMOS bandgap current and voltage generator
US7307486B2 (en) 2004-03-22 2007-12-11 Mobius Microsystems, Inc. Low-latency start-up for a monolithic clock generator and timing/frequency reference
US7173407B2 (en) 2004-06-30 2007-02-06 Analog Devices, Inc. Proportional to absolute temperature voltage circuit
KR100596978B1 (ko) 2004-11-15 2006-07-05 삼성전자주식회사 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로
US7683701B2 (en) 2005-12-29 2010-03-23 Cypress Semiconductor Corporation Low power Bandgap reference circuit with increased accuracy and reduced area consumption
DE102006061512A1 (de) 2006-12-18 2008-06-19 Atmel Germany Gmbh Schaltungsanordnung zum Erzeugen eines temperaturkompensierten Spannungs- oder Stromreferenzwerts
US20080265860A1 (en) 2007-04-30 2008-10-30 Analog Devices, Inc. Low voltage bandgap reference source
US7768343B1 (en) * 2007-06-18 2010-08-03 Marvell International Ltd. Start-up circuit for bandgap reference
US7612606B2 (en) 2007-12-21 2009-11-03 Analog Devices, Inc. Low voltage current and voltage generator
US7902912B2 (en) 2008-03-25 2011-03-08 Analog Devices, Inc. Bias current generator
US8269478B2 (en) 2008-06-10 2012-09-18 Analog Devices, Inc. Two-terminal voltage regulator with current-balancing current mirror
US20100148857A1 (en) 2008-12-12 2010-06-17 Ananthasayanam Chellappa Methods and apparatus for low-voltage bias current and bias voltage generation
US7728575B1 (en) 2008-12-18 2010-06-01 Texas Instruments Incorporated Methods and apparatus for higher-order correction of a bandgap voltage reference
US9218015B2 (en) 2009-03-31 2015-12-22 Analog Devices, Inc. Method and circuit for low power voltage reference and bias current generator
CN103472883B (zh) 2012-06-06 2015-07-08 联咏科技股份有限公司 电压产生器及能带隙参考电路
US8665015B1 (en) 2012-08-17 2014-03-04 Cambridge Silicon Radio Limited Power amplifier circuit
US9864392B2 (en) * 2013-05-19 2018-01-09 The University Of Cyprus All-CMOS, low-voltage, wide-temperature range, voltage reference circuit
WO2015012798A1 (en) 2013-07-22 2015-01-29 Intel Corporation Current-mode digital temperature sensor apparatus
US9112513B2 (en) * 2013-11-20 2015-08-18 Atmel Corporation Calibrating temperature coefficients for integrated circuits
WO2015084410A1 (en) 2013-12-06 2015-06-11 Intel Corporation Method and apparatus for calibrating a sensor
US9354644B2 (en) * 2014-10-02 2016-05-31 Analog Devices, Inc. Apparatus and method of temperature drift compensation
EP4160974A1 (en) * 2015-07-06 2023-04-05 Telefonaktiebolaget LM ERICSSON (PUBL) Resource allocation for data transmission in wireless systems
CN106484015A (zh) * 2015-08-24 2017-03-08 瑞章科技有限公司 基准电压产生电路、及提供基准电压的方法
US10379566B2 (en) * 2015-11-11 2019-08-13 Apple Inc. Apparatus and method for high voltage bandgap type reference circuit with flexible output setting
EP3176669B1 (fr) 2015-11-30 2019-01-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit de génération d'une tension de référence
US9898029B2 (en) * 2015-12-15 2018-02-20 Qualcomm Incorporated Temperature-compensated reference voltage generator that impresses controlled voltages across resistors
US9898030B2 (en) * 2016-07-12 2018-02-20 Stmicroelectronics International N.V. Fractional bandgap reference voltage generator
US10203715B2 (en) * 2016-07-27 2019-02-12 Elite Semiconductor Memory Technology Inc. Bandgap reference circuit for providing a stable reference voltage at a lower voltage level
CN112134601B (zh) * 2016-09-19 2023-02-28 Oppo广东移动通信有限公司 传输信号的方法、设备及存储介质
CN106527556A (zh) * 2016-09-20 2017-03-22 天津大学 带有输出电压校准功能的基准电压源结构
EP3468289B1 (en) * 2016-09-21 2022-05-04 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Signal transmission method and apparatus
RU2731758C1 (ru) * 2016-09-21 2020-09-08 Гуандун Оппо Мобайл Телекоммьюникейшнз Корп., Лтд. Способ и устройство для передачи сигнала
US9971376B2 (en) * 2016-10-07 2018-05-15 Kilopass Technology, Inc. Voltage reference circuits with programmable temperature slope and independent offset control
US10042377B2 (en) * 2016-11-30 2018-08-07 International Business Machines Corporation Reference current circuit architecture
CN107045370B (zh) * 2017-06-20 2018-12-14 上海灿瑞科技股份有限公司 一种具有高阶温度补偿的带隙基准电压源电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200533061A (en) * 2003-12-09 2005-10-01 Analog Devices Inc Improved bandgap voltage reference
CN101533288A (zh) * 2009-04-09 2009-09-16 中国科学院微电子研究所 一种闭环曲率补偿cmos带隙基准电压源
CN102368678A (zh) * 2010-06-28 2012-03-07 富士通半导体股份有限公司 振荡电路
CN102279617A (zh) * 2011-05-11 2011-12-14 电子科技大学 一种无电阻cmos电压基准源
US8797094B1 (en) * 2013-03-08 2014-08-05 Synaptics Incorporated On-chip zero-temperature coefficient current generator
TW201612673A (en) * 2014-09-30 2016-04-01 Taiwan Semiconductor Mfg Co Ltd Device and method for generating bandgap reference voltage
CN104714588A (zh) * 2015-01-05 2015-06-17 江苏芯力特电子科技有限公司 一种基于vbe线性化的低温漂带隙基准电压源
TW201632850A (zh) * 2015-03-13 2016-09-16 台灣積體電路製造股份有限公司 溫度感測器、組合電流產生器以及溫度感測器系統
US20160315624A1 (en) * 2015-04-22 2016-10-27 Elite Semiconductor Memory Technology Inc. Method for enhancing temperature efficiency
US20170255220A1 (en) * 2016-03-02 2017-09-07 Qualcomm Incorporated Crystal-less clock that is invariant with process, supply voltage, and temperature

Also Published As

Publication number Publication date
CN109582078A (zh) 2019-04-05
US10222817B1 (en) 2019-03-05
TW201924195A (zh) 2019-06-16
US20210004038A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
TWI801414B (zh) 用於生成一恆定電壓參考位準的方法和電路
TWI505062B (zh) 溫度獨立參考電路
US7944271B2 (en) Temperature and supply independent CMOS current source
US9092044B2 (en) Low voltage, low power bandgap circuit
KR20100080958A (ko) 기준 바이어스 발생 회로
CN106200732A (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
US9898029B2 (en) Temperature-compensated reference voltage generator that impresses controlled voltages across resistors
JP2007060544A (ja) 温度係数が小さいパワー・オン・リセットを生成する方法及び装置
US20150205319A1 (en) Apparatus and Method for Low Voltage Reference and Oscillator
TW201931046A (zh) 包括帶隙參考電路的電路
US20190235560A1 (en) Wide supply range precision startup current source
TW202127173A (zh) 定電流電路及半導體裝置
US20070257729A1 (en) Reference circuit and method for generating a reference signal from a reference circuit
KR100999499B1 (ko) 밴드 갭 기준전압생성기
TW202046041A (zh) 電壓產生器
KR100930500B1 (ko) 비교기를 이용한 밴드갭 기준회로
US20090096509A1 (en) Bandgap Reference Circuits for Providing Accurate Sub-1V Voltages
US7834609B2 (en) Semiconductor device with compensation current
KR100825956B1 (ko) 기준전압 발생기
KR100668414B1 (ko) 기준 전류 발생기
US20210194368A1 (en) Constant current circuit
US9501081B2 (en) Method and circuit for generating a proportional-to-absolute-temperature current source
JP2010039648A (ja) 基準電圧発生回路及びそれを備えた半導体素子
US20070069806A1 (en) Operational amplifier and band gap reference voltage generation circuit including the same
KR20070063582A (ko) 기준 회로