KR100999499B1

KR100999499B1 - 밴드 갭 기준전압생성기

Info

Publication number: KR100999499B1
Application number: KR1020080053457A
Authority: KR
Inventors: 백승호; 정성헌; 황명운
Original assignee: (주)에프씨아이
Priority date: 2008-06-09
Filing date: 2008-06-09
Publication date: 2010-12-09
Also published as: KR20090127463A; WO2009149650A1; CN101999106A; US20100308789A1

Abstract

본 발명은 낮은 동작전압에서 공정오차나 오프셋 전압에 의한 원치 않는 평형상태에 머무르지 않고 안정적으로 동작하는 밴드 갭 기준전압생성기를 개시한다. 상기 밴드 갭 기준전압생성기는, 온도대응전압생성회로, 전압준위최적화회로 및 기준전압생성회로를 구비한다. 상기 온도대응전압생성회로는 온도가 증가함에 따라 증가하는 전류성분을 발생시키는 제1전압 및 온도가 증가함에 따라 감소하는 전류성분을 발생시키는 제2전압을 생성한다. 상기 전압준위최적화회로는 상기 제2전압의 전압준위를 최적화시킨 제3전압을 생성한다. 상기 기준전압생성회로는 상기 제1전압 및 상기 제3전압에 응답하여 온도의 변화와 무관하게 일정한 전압준위를 가지는 기준전압을 생성한다.

기준전압, 기준전압생성기, 오프셋 전압, 공정오차

Description

밴드 갭 기준전압생성기{Band Gap reference voltage generator}

본 발명은 기준전압생성기에 관한 것으로, 특히 밴드 갭을 이용한 기준전압생성기에 관한 것이다.

밴드 갭 기준전압생성기(Band gap Voltage Reference)는 실리콘 집적 회로 내부에서 실리콘의 밴드 갭 전압을 이용하여 공정(process), 온도(temperature), 외부전원전압에 무관한 기준전압을 생성한다.

도 1은 온도에 무관하게 일정한 전압준위를 가지는 기준전압을 생성하는 기준전압생성기의 개념을 설명한다.

도 1을 참조하면, 기준전압생성기는 온도가 증가함에 따라 전압준위가 증가하는 전압(PTAT)과 온도가 증가함에 따라 전압준위가 오히려 감소하는 바이폴라 트랜지스터의 베이스 에미터 사이의 전압(Vbe)을 서로 상쇄시켜 온도의 증감에 둔감한 기준전압(BVR)을 생성한다.

도 2는 종래의 밴드 갭 기준전압발생기의 회로도이다.

도 2에 도시된 기준전압발생기(200)는 일반적인 것이므로 동작에 대해 간단하게 설명한다.

종래의 기준전압발생기(200)는 3개의 모스트랜지스터(M1, M2, M3), 3개의 바이폴라 트랜지스터(Q1, Q2, Q3), 2개의 저항(R1, R2) 및 연산증폭기(OP)로 구성된다. 연산증폭기(OP)는 네거티브 피드백(negative feedback)되도록 회로가 연결되어 있으므로, 2개의 입력단자의 전압준위(Va, Vb)의 값이 같게 된다. 제1바이폴라 트랜지스터(Q1)의 크기가 제2바이폴라 트랜지스터(Q2)의 크기에 비해 m배라고 가정하며, 제1저항(R1), 제1바이폴라 트랜지스터(Q1) 및 제2바이폴라 트랜지스터(Q2)에 키르히호프 방정식을 적용하면, 제1전류(I1)는 수학식 1과 같이 표시할 수 있다.

여기서 V_T는 열 전압(Thermal Voltage)으로서 실온에서는 약 25㎷의 전압 값을 가지며 온도에 따라 증가하는 특성을 가진다. 기준전압생성회로(100)의 출력전압(Vout)은 수학식 2와 같이 표시할 수 있다.

수학식 2를 참조하면, 기준전압생성기(200)의 출력전압(Vout)은 제3모스트랜지스터(M3)를 통해 흐르는 전류(I1)에 의한 제2저항(R2)에서의 전압 강하(R1ㅧ I1) 및 제2바이폴라 트랜지스터(Q3)의 베이스-에미터 전압(Vbe3)의 합이 된다. 여기서 등호 우변의 첫 번째 항은 온도에 비례하는 전압이고, base-emitter voltage(Vbe) 는 온도에 감소하는 전압이다. 온도에 따라서 증가하는 항과 감소하는 항의 값을 적절하게 조절함으로서 출력전압(Vout)의 전압준위는 온도에 무관한 전압이 될 수 있다. 온도 계수가 0이 되는 기준전압의 전압준위는, 모스트랜지스터 및 바이폴라 트랜지스터를 구현하는 실리콘 기판의 물리적 특성에 의해서 결정이 되며 대략 1.2V(Volts)이다.

반도체 제조 공정의 미세화와 함께 집적회로의 신뢰성 향상 및 저 소비전력을 위해서 시스템의 동작전압을 낮추는 것이 유리하다. 최근 90nm(nano meter) 공정의 경우는 1.2V의 전원 전압을 사용하고 있으며, 65nm, 40nm 등으로 공정이 미세화 할수록 시스템의 동작전압은 0.9V, 0.6V 등으로 더욱 낮아지고 있다. 도 1에 도시된 종래의 회로는 1.2V보다 낮은 전원전압에서 1.2V보다 낮은 기준전압을 생성할 수 없다.

밴드 갭 전압보다 낮은 전원전압에서 기준전압을 생성하는 종래의 기술에 대해서는 논문(K. N. Leung and K. T. Mok, "A sub 1-V 15-ppm/C CMOS bandgap reference without requiring low threshold voltage device," IEEE Journal of Solid-State Circuits, vol. 37, pp. 526 - 529, April 2002.)에 기재되어 있다.

도 3은 종래의 저 전압 밴드 갭 기준전압생성기의 회로도이다.

도 3을 참조하면, 기준전압(Vout)은 수학식 3과 같이 표시할 수 있다.

도 3에 도시된 저 전압 밴드 갭 기준전압생성기의 개략적인 동작은 다음과 같다.

수학식 3에 표시된 기준전압(Vout)을 구성하는 전압 원 중, 온도가 증가함에 따라 전압 값이 증가하는 항은 2개의 바이폴라 트랜지스터(Q1, Q2)와 제3저항(R3)에 의해서 생성된다. 연산증폭기(OP)에 의해서 Va, Vb의 전압이 같도록 되며, 2개의 저항들의 비 즉 R1a:R1b 및 R2a:R2b의 비가 같다면 Va3와 Vb3의 전압도 같게 된다. 따라서 R3, Q1, Q2에 키르히호프의 법칙을 적용하면 도 2와 비슷하게 PTAT 전류가 생성이 된다. 또한 R2a, R2b, Q2에 의해서 Vbe2/(R2a+R2b)의 전류 또한 생성이 됨을 알 수 있다. 이렇게 생성된 PTAT 전류와 Vbe 전류는 M2에서 합쳐지고, 다시 M3을 거쳐 R4 에 의해서 전압이 생성된다. 이때 R4의 값을 작게 하면 최종 밴드갭 전압은 1.2V보다 더 낮은 값으로 만들 수 있으므로 저전압에서 동작이 가능하다.

그러나 도 3에 도시된 기준전압생성기(300)에는 스타트 업(start up) 의 문제가 발생할 수 있다.

도 3에 도시된 기준전압생성기(300)에서 연산증폭기(OP)의 2개의 입력단자는 가상 접지(Virtual Ground)가 되므로 2개의 전압(Va, Vb)은 동일하게 될 것이다. 이와 같은 평형상태에서 수학식 3과 같은 출력전압(Vout)이 생성된다. 그러나 원하지 않는 또 다른 평형 상태가 있는데, 이것은 전류(I1)가 흐르지 않는 경우(I1=0)이다.

도 4는 도 3에 도시된 기준전압발생회로에 대한 컴퓨터 모의실험의 결과이 다.

도 4를 참조하면, 회로의 내부에 흐르는 전류(I1)의 값을 증가하면서 모의실험을 한 것으로 연산증폭기(OP)의 2개의 입력단자의 전압이 동일한(Va=Vb) 경우가 평형상태이다. 도 4에서 I1=16㎂(micro ampere) 일 경우가 원하는 출력이 나오는 평형상태이고, I1=0㎂일 때가 전류가 흐르지 않는 원하지 않는 평형상태이다. I1=0㎂에서는 동작을 하지 않는 원치 않는 평형상태이므로, 스타트 업 회로를 이용해서 0㎂의 전류가 흐르는 것을 방지한다. 도 3에 도시된 기준전압생성기는 연산증폭기(OP)의 2개의 입력단자(Va, Vb) 사이의 전압 차이가 크지 않기 때문에 연산증폭기(OP)의 오프셋 전압(offset voltage) 등의 영향으로 원치 않는 평형 상태에 머물러 있기 쉽다.

이렇게 연산증폭기(OP)의 2개의 입력단자(Va, Vb) 사이의 전압 차이가 작은 이유는, 적은 전류가 흐를 때는 2개의 바이폴라 트랜지스터(Q1, Q2)의 등가 저항이 지수적으로(exponentially) 커지므로, 이때에는 연산증폭기(OP)의 2개의 입력단자(Va, Vb)의 전압은 2개씩 직렬로 연결된 저항들(R1a, R1b, R2a, R2b)에 의해 결정되고, 2개의 바이폴라 트랜지스터(Q1, Q2)의 등가 저항은 거의 영향을 주지 않기 때문이다.

본 발명이 해결하고자 하는 기술적 과제는, 낮은 동작전압에서 공정오차나 오프셋 전압에 의한 원치 않는 평형상태에 머무르지 않고 안정적으로 동작하는 밴 드 갭 기준전압생성기를 제공하는데 있다.

상기 기술적 과제를 이루기 위한 본 발명에 따른 밴드 갭 기준전압생성기는, 온도대응전압생성회로, 전압준위최적화회로 및 기준전압생성회로를 구비한다. 상기 온도대응전압생성회로는 온도가 증가함에 따라 증가하는 전류성분을 발생시키는 제1전압 및 온도가 증가함에 따라 감소하는 전류성분을 발생시키는 제2전압을 생성한다. 상기 전압준위최적화회로는 상기 제2전압의 전압준위를 최적화시킨 제3전압을 생성한다. 상기 기준전압생성회로는 상기 제1전압 및 상기 제3전압에 응답하여 온도의 변화와 무관하게 일정한 전압준위를 가지는 기준전압을 생성한다.

본 발명에 따른 밴드 갭 기준전압생성기는 낮은 동작전압에서 공정오차나 오프셋 전압에 의한 원치 않는 평형상태에 머무르지 않고 안정적으로 동작한다는 장점이 있다.

이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.

도 5는 본 발명에 따른 밴드 갭 기준전압생성기의 회로도이다.

도 5를 참조하면, 밴드 갭 기준전압생성기(500)는, 온도대응전압생성회로(510), 전압준위최적화회로(520) 및 기준전압생성회로(530)를 구비한다.

온도대응전압생성회로(510)는 온도가 증가함에 따라 증가하는 전류성분을 발 생시키는 제1전압(V_PTAT) 및 온도가 증가함에 따라 감소하는 전류성분을 발생시키는 제2전압(Vbe)을 생성하며, 2개의 모스트랜지스터(M1, M2), 2개의 바이폴라 트랜지스터(Q1, Q2), 제1연산증폭기(OP1) 및 제1저항(R1)을 구비한다. 제1모스트랜지스터(M1)는 일 단자가 제1공급전원에 연결되고 게이트에 제1전압(V_PTAT)이 인가된다. 제2모스트랜지스터(M2)는 일 단자가 제1공급전원에 연결되고 게이트에 인가되는 제1전압(V_PTAT)에 응답하여 다른 일 단자로 제2전압(Vbe)을 생성한다. 제1연산증폭기(OP1)는 일 입력단자가 제1모스트랜지스터(M1)의 다른 일 단자에 연결되고 다른 일 입력단자가 제2모스트랜지스터(M2)의 다른 일 단자에 연결되며 제1전압(V_PTAT)을 생성한다. 제1저항(R1)은 일 단자가 제1연산증폭기(OP1)의 일 입력단자에 연결된다. 제1바이폴라 트랜지스터(Q1)는 일 단자가 제1저항(R1)의 다른 일 단자에 연결되고 다른 일 단자 및 베이스 단자가 제2공급전원에 연결된다. 제2바이폴라 트랜지스터(Q2)는 일 단자가 제1연산증폭기(OP1)의 다른 일 단자에 연결되고 다른 일 단자 및 베이스 단자가 제2공급전원에 연결된다.

여기서 제1바이폴라 트랜지스터(Q1)의 크기는 제2바이폴라 트랜지스터(Q2)의 크기에 비해 m(m은 실수)배 인 것이 바람직하다.

전압준위최적화회로(520)은 제2전압(Vbe)의 전압준위를 변경시킨 제3전압(MVbe)을 생성하며 제2연산증폭기(OP2), 제3모스트랜지스터(M3) 및 제3저항(R3)을 구비한다. 제2연산증폭기(OP2)는 일 입력단자에 인가된 제2전압(Vbe)에 응답하여 제3전압(MVbe)을 출력한다. 제3모스트랜지스터(M3)는 일 단자가 제1공급전원에 연결되고 다른 일 단자가 제2연산증폭기(OP2)의 다른 일 입력단자에 연결되며 게이트에 제3전압(MVbe)이 인가된다. 제3저항(R3)은 일 단자가 제3모스트랜지스터(M3)의 다른 일 단자에 연결되고 다른 일 단자가 제2공급전원에 연결된다.

기준전압생성회로(530)는 제1전압(V_PTAT) 및 제2전압(Vbe)에 응답하여 온도의 변화와 무관하게 일정한 전압준위를 가지는 기준전압(Vout)을 생성하며, 제4모스트랜지스터(M4), 제5모스트랜지스터(M5) 및 제2저항(R2)을 구비한다. 제4모스트랜지스터(M4)는 일 단자가 제1공급전원에 연결되고 게이트에 인가되는 제1전압(V_PTAT)에 응답하여 다른 일 단자로 기준전압(Vout)을 생성한다. 제5모스트랜지스터(M5)는 일 단자가 제1공급전원에 연결되고 게이트에 인가되는 상기 제3전압(MVbe)에 응답하여 다른 일 단자로 상기 기준전압(Vout)을 생성한다. 제2저항(R2)은 일 단자가 제4모스트랜지스터(M4)의 다른 일 단자 및 제5모스트랜지스터(M5)의 다른 일 단자에 공통으로 연결되고 다른 일 단자가 제2공급전원에 연결된다.

이하에서는 도 5에 도시된 본 발명에 따른 기준전압생성기의 동작에 대하여 설명한다.

그림 5에 도시된 온도대응전압생성회로(510)는 온도가 증가함에 따라 증가하는 전류성분을 생성시키는 제1전압(V_PTAT)과 온도가 증가함에 따라 감소하는 전류성분을 생성시키는 제2전압(Vbe)을 생성한다.

전압준위최적화회로(520)는 제1전압(V_PTAT)에 의한 전류성분을 상쇄시키는 최적의 전류성분을 발생시키도록 제2전압(Vbe)의 전압준위를 변경시킨 제3전압(MVbe) 을 생성시킨다. 즉, 제2연산증폭기(OP2)는 음의 입력단자에는 제2전압(Vbe)을 인가시키고 제3모스트랜지스터(M3)와 제3저항(R3)의 공통노드 전압을 양의 입력단자에 피드백 시켜 최적화된 제3전압(MVbe)을 생성시킨다.

온도대응전압생성회로(510)의 내부 전류(I1)는 수학식 1에 표시된 것과 동일하며, 전압준위최적화회로(520)의 내부 전류(I2)는 수학식 4와 같이 표시할 수 있다.

게이트에 제1전압(V_PTAT)이 공통으로 인가되는 제2모스트랜지스터(M2)와 제4모스트랜지스터(M4)의 크기를 동일하게 한다면, 제2모스트랜지스터(M2)에 흐르는 전류(I1) 및 제4모스트랜지스터(M4)에 흐르는 전류의 양(I_PTAT)은 동일할 것이다. 마찬가지로, 게이트에 동일한 제3전압(MVbe)이 공통으로 인가되는 제3모스트랜지스터(M3)와 제5모스트랜지스터(M5)의 크기를 동일하게 한다면, 제3모스트랜지스터(M3)에 흐르는 전류(I2) 및 제5모스트랜지스터(M5)에 흐르는 전류(I_Vbe)는 동일할 것이다. 여기서 모스트랜지스터의 크기가 동일하다는 말은 모스트랜지스터의 게이트영역의 폭(Width)과 길이(Length)의 비(W/L)가 동일하다는 것을 의미한다.

기준전압생성회로(530)는 제4모스트랜지스터(M4)에 흐르는 전류(I_PTAT) 즉 온도가 증가함에 따라 증가하는 전류와 제5모스트랜지스터(M5)에 흐르는 전류(I_Vbe) 즉 온도가 증가함에 따라 감소하는 전류 성분을 합한 전류에 의해서 생성되는 기준전압(Vout)을 생성하며, 이는 수학식 5와 같이 표시할 수 있다.

수학식 5를 참조하면, 기준전압(Vout)은 온도가 증가함에 따라 감소하는 전압 성분(Vbe)과 온도가 증가하면 증가하는 전압 성분(V_T(=kT/q))의 적절한 합으로 표현이 되며, 따라서 저항 값을 적절하게 조절한다면, 본 발명에 따른 밴드 갭 기준전압생성기가 전압준위가 낮은 공급전원 상에서 동작하더라도, 1V 미만의 전압준위를 가지고 온도 계수가 0인 밴드 갭 기준전압(Vout)을 생성할 수 있다.

상기의 설명으로부터 본 발명에 따른 기준전압발생기의 동작은 문제가 없다는 것을 알았다. 이하에서는 도 3에 도시된 종래의 기준전압발생기가 가지고 있는 원치 않는 평형상태를 도 5에 도시된 기준전압발생기는 가지고 있지 않다는 점에 대하여 설명한다.

도 6은 도 2에 도시된 기준전압발생회로에 대한 컴퓨터 모의실험의 결과이다.

도 6을 참조하면, 상부의 도면은 제1연산증폭기(OP1)의 두 개의 입력단자의 전압(Va, Vbe)의 차이를 나타내며, 하부의 도면은 두 개의 입력단자 각각의 전압 값이다. 도 6에서 Vb로 표시된 부분은 도 5의 Vbe에 대응된다.

평형지점은 도 4에 도시된 결과와 마찬가지로 I1=0 일 때와 I1=7㎂ 일 때 인 데, 그 사이에 두 개의 입력단자의 전압(Va, Vb)의 차이가 많이 나서(하부 도면 참조), 제1연산증폭기(OP1)의 오프셋 전압에 의해서 원치 않는 평형 상태에 머무를 위험이 없다. 이는 도 3에 도시된 종래의 기준전압생성기와는 달리 병렬저항(R1a, R1b, R2a, R2b)을 사용하지 않았기 때문이다. 일반적으로 연산증폭기의 오프셋 전압은 수 ㎷(milli volts)가 된다.

상기 도 6 및 이에 대한 설명은 도 2에 대한 것이지만, 도 2에 도시된 본 발명에 따른 온도대응전압생성회로(510)에 대응되는 부분은 동일하므로, 상기의 기술적 내용은 본 발명에도 그대로 적용할 수 있다.

이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

도 2는 종래의 밴드 갭 기준전압발생기의 회로도이다.

도 4는 도 3에 도시된 기준전압발생회로에 대한 컴퓨터 모의실험의 결과이다.

Claims

삭제
온도가 증가함에 따라 증가하는 전류성분을 발생시키는 제1전압(V_PTAT) 및 온도가 증가함에 따라 감소하는 전류성분을 발생시키는 제2전압(Vbe)을 생성하는 온도대응전압생성회로(510);

상기 제2전압(Vbe)의 전압준위를 최적화시킨 제3전압(MVbe)을 생성하는 전압준위최적화회로(520); 및

상기 제1전압(V_PTAT) 및 상기 제3전압(MVbe)에 응답하여 온도의 변화와 무관하게 일정한 전압준위를 가지는 기준전압(Vout)을 생성하는 기준전압생성회로(530)를 구비하되,

상기 온도대응전압생성회로(510)는,

일 단자가 제1공급전원에 연결되고 게이트에 상기 제1전압(V_PTAT)이 인가되는 제1모스트랜지스터(M1);

일 단자가 제1공급전원에 연결되고 게이트에 인가되는 상기 제1전압(V_PTAT)에 응답하여 다른 일 단자로 상기 제2전압(Vbe)을 생성하는 제2모스트랜지스터(M2);

일 입력단자가 상기 제1모스트랜지스터(M1)의 다른 일 단자에 연결되고 다른 일 입력단자가 상기 제2모스트랜지스터(M2)의 다른 일 단자에 연결되며 상기 제1전압(V_PTAT)을 생성하는 제1연산증폭기(OP1);

일 단자가 상기 제1연산증폭기(OP1)의 일 입력단자에 연결된 제1저항(R1);

일 단자가 상기 제1저항(R1)의 다른 일 단자에 연결되고 다른 일 단자 및 베이스 단자가 제2공급전원에 연결된 제1바이폴라 트랜지스터(Q1); 및

일 단자가 상기 제1연산증폭기(OP1)의 다른 일 단자에 연결되고 다른 일 단자 및 베이스 단자가 제2공급전원에 연결된 제2바이폴라 트랜지스터(Q2)를 구비하며,

상기 제1바이폴라 트랜지스터(Q1)의 크기는 상기 제2바이폴라 트랜지스터(Q2)의 크기에 비해 m(m은 실수)배 인 것을 특징으로 하는 밴드 갭 기준전압생성기.
제2항에 있어서, 상기 전압준위최적화회로(520)는,

일 입력단자에 인가되는 상기 제2전압(Vbe)에 응답하여 상기 제3전압(MVbe)을 출력하는 제2연산증폭기(OP2);

일 단자가 제1공급전원에 연결되고 다른 일 단자가 상기 제2연산증폭기(OP2)의 다른 일 입력단자에 연결되며 게이트에 상기 제3전압(MVbe)이 인가되는 제3모스트랜지스터(M3); 및

일 단자가 상기 제3모스트랜지스터(M3)의 다른 일 단자에 연결되고 다른 일 단자가 제2공급전원에 연결된 제3저항(R3)을 구비하는 것을 특징으로 하는 밴드 갭 기준전압생성기.
제2항에 있어서, 상기 기준전압생성회로(530)는,

일 단자가 제1공급전원에 연결되고 게이트에 인가되는 상기 제1전압(V_PTAT)에 응답하여 다른 일 단자로 상기 기준전압(Vout)을 생성하는 제4모스트랜지스터(M4);

일 단자가 제1공급전원에 연결되고 게이트에 인가되는 상기 제3전압(MVbe)에 응답하여 다른 일 단자로 상기 기준전압(Vout)을 생성하는 제5모스트랜지스터(M5); 및

일 단자가 상기 제4모스트랜지스터(M4)의 다른 일 단자 및 상기 제5모스트랜지스터(M5)의 다른 일 단자에 공통으로 연결되고 다른 일 단자가 제2공급전원에 연결된 제2저항(R2)을 구비하는 것을 특징으로 하는 밴드 갭 기준전압생성기.