CN103092251A

CN103092251A - 带隙参考电压产生电路

Info

Publication number: CN103092251A
Application number: CN2011103525525A
Authority: CN
Inventors: 张蕙如; 洪硕钧
Original assignee: Silicon Motion Inc
Current assignee: Silicon Motion Inc
Priority date: 2011-11-01
Filing date: 2011-11-01
Publication date: 2013-05-08

Abstract

本发明提供一种带隙参考电压产生电路。于一实施例中，该带隙参考电压产生电路包括一第一电流产生电路、一第二电流产生电路、以及一输出电压产生电路。该第一电流产生电路产生一具有正温度系数的一第一电流。该第二电流产生电路产生一具有负温度系数的一第二电流。该输出电压产生电路产生一大小等于该第一电流的一第三电流，产生一大小等于该第二电流的一第四电流，将该第三电流及该第四电流相加以产生接近于零温度系数的一汇合电流，以及依据该汇合电流产生一参考电压。

Description

带隙参考电压产生电路

【技术领域】

本发明系有关于参考电压，特别是有关于参考电压产生电路。

【背景技术】

参考电压产生器提供电路一参考电压(reference voltage)的位准。大多数的模拟电路皆需要参考电压才能准确的运作。例如，模拟至数字转换器与数字至模拟转换器的最低有效位(least significant bit，LSB)的电压、稳压器(regulator)的输出电压，皆需依据参考电压以决定。因此，参考电压产生器必须提供精确而稳定的参考电压，才能维持电路的效能。

然而，大多数的模拟电路组件的电性质容易随着温度变化而改变。为了避免电路的效能随温度变化而变动，即使电路的温度变化，参考电压产生器仍必须提供稳定的参考电压。图1A为一带隙(bandgap)参考电压产生电路100的电路图。带隙参考电压产生电路100产生一参考电压V_ref，该参考电压V_ref具有零温度系数的优点。亦即，参考电压V_ref不随温度上升而改变其大小。带隙参考电压产生电路100包括PMOS晶体管101、102、103，二极管式连接的(diode connected)BJT晶体管130、131、…、13N，电阻121、122、123、124，以及运算放大器150。

带隙参考电压产生电路100的运作解释如下。运算放大器150的输出电压耦接至PMOS晶体管101、102、103的栅极，且PMOS晶体管101、102、103的源极均耦接至电压源Vcc。由于PMOS晶体管101、102、103的栅极至源极压降相等，因此通过PMOS晶体管101、102、103的电流I₁、I₂、I₃的大小是相同的，即I₁＝I₂＝I₃。因此，参考电压V_ref可以藉下式表示：

V_ref＝I₃×R₁₂₄＝I₂×R₁₂₄＝(I_2a+I_2b)×R₁₂₄

＝[(ΔV/R₁₂₂)+V₁₆₂/R₁₂₃]×R₁₂₄(1)

其中R₁₂₄为电阻124的阻值，R₁₂₂为电阻122的阻值，R₁₂₃为电阻123的阻值，ΔV为跨过电阻122的压降，而V₁₆₂为节点162的电压。

由于运算放大器150的正负输入端分别耦接至节点162及节点161，因此节点162与节点161的电压相等。因此，参考电压V_ref可以藉下式表示：

V_ref＝[(ΔV/R₁₂₂)+V₁₆₁/R₁₂₃]×R₁₂₄(2)

其中V₁₆₁为节点161的电压。节点161的电压V₁₆₁为跨过BJT晶体管130的压降，因此压降V₁₆₁会随温度升高而降低(负温度系数)。ΔV为跨过电阻122的压降，由于电阻122末端与地电位之间耦接了多个BJT晶体管131、…、13N，因此压降ΔV会随温度升高而降升高(正温度系数)。由于参考电压V_ref为负温度系数的压降V₁₆₁与正温度系数的压降ΔV的组合，因此参考电压V_ref不随温度升降而变化(零温度系数)。

虽然带隙参考电压产生电路100可提供零温度系数的参考电压，但带隙参考电压产生电路100仍然具有很大的缺点。当带隙参考电压产生电路100刚开始上电时，节点161的电位非常低而接近于地电位。然而，BJT晶体管130必须节点161的电位高于0.7V才会导通。当节点161的电位尚未高于0.7V时，BJT晶体管130不导通，因此通过PMOS晶体管101的电流I₁将通过电阻121流至地电位而不流经BJT晶体管130，形成稳态电路。由于BJT晶体管130不导通，节点161的电压V₁₆₁将不具负温度系数，使依据公式(2)形成的参考电压V_ref无法达成零温度系数，因此带隙参考电压产生电路100无法正常运作。

图1B为带隙参考电压产生电路的一启动电路170的电路图。于一实施例中，启动电路170包括PMOS晶体管171、172、173以及NMOS晶体管174。由于图1A的带隙参考电压产生电路100会有BJT晶体管130不导通的状况，现有技艺人士通常通过一启动电路170将BJT晶体管130的电压拉高，强迫使的导通。但即使加了启动电路170，仍不能保证BJT晶体管130在所有状态下都一定能导通，故亦很难能保证传统的带隙参考电压产生电路100能正常动作。

为了避免此运作错误的缺点，需要一种新型态的带隙参考电压产生电路。

【发明内容】

有鉴于此，本发明的目的在于提供一种带隙参考电压产生电路(bandgapreference voltage generator)，以解决现有技术存在的问题。于一实施例中，该带隙参考电压产生电路包括一第一电流产生电路、一第二电流产生电路、以及一输出电压产生电路。该第一电流产生电路产生一具有正温度系数的一第一电流。该第二电流产生电路产生一具有负温度系数的一第二电流。该输出电压产生电路产生一大小等于该第一电流的一第三电流，产生一大小等于该第二电流的一第四电流，将该第三电流及该第四电流相加以产生接近于零温度系数的一汇合电流，以及依据该汇合电流产生一参考电压。

本发明提供一种带隙参考电压产生电路(bandgap reference voltagegenerator)。于一实施例中，该带隙参考电压产生电路包括一第一电流产生电路、一第二电流产生电路、一钳位电路、以及一输出电压产生电路。该第一电流产生电路产生一具有正温度系数的一第一电流。该第二电流产生电路产生一具有负温度系数的一第二电流。该钳位电路将该第一电流产生电路的一第一节点以及该第二电流产生电路的一第二节点以及一第三节点钳位至相同电压，并产生一第一电压以及一第二电压。该输出电压产生电路依据该第一电流以及该第二电流产生接近于零温度系数的一汇合电流，以及依据该汇合电流产生一参考电压

为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举数较佳实施例，并配合所附图示，作详细说明如下：

【附图说明】

图1A为一带隙参考电压产生电路的电路图；

图1B为带隙参考电压产生电路的一启动电路的电路图；以及

图2为依据本发明的带隙参考电压产生电路的电路图。

【主要组件符号说明】

(图1A、图1B)

100～带隙参考电压产生电路；

101、102、103～PMOS晶体管；

121、122、123、124～电阻；

130、131、132、…、13N～BJT晶体管；

150～运算放大器；

170～启动电路；

171、172、173～PMOS晶体管；

174～NMOS晶体管；

(图2)

200～带隙参考电压产生电路；

201～第一电流产生电路；

202～第二电流产生电路；

203～钳位电路；

204～输出电压产生电路；

211、212、213、214、215～PMOS晶体管；

221、222、223～电阻；

230、231、232、…、23N～BJT晶体管；

261、262、263、264、265～节点；

270、280～运算放大器。

【具体实施方式】

图2为依据本发明的带隙参考电压产生电路(bandgap referencevoltage generator)200的电路图。带隙参考电压产生电路200耦接于电压源Vcc与地电位之间。于一实施例中，带隙参考电压产生电路200包括第一电流产生电路201、第二电流产生电路202、钳位电路203、以及输出电压产生电路204。第一电流产生电路201产生具有正温度系数的电流I₁，亦即电流I₁的大小会随温度的上升而增加。第二电流产生电路202产生具有负温度系数的电流I₂，亦即电流I₂的大小会随温度的上升而减少。钳位电路203将第一电流产生电路201的节点261、第二电流产生电路202的节点262、以及第二电流产生电路202的节点263钳位至相同电位。输出电压产生电路204产生大小等于电流I₁的电流I₁’，产生大小等于电流I₂的电流I₂’，将电流I1’及电流I2’相加以产生接近于零温度系数的汇合电流(I₁’+I₂’)，并依据该汇合电流(I₁’+I₂’)产生一参考电压V_ref，以使参考电压V_ref亦具有零温度系数。

于一实施例中，钳位电路203包括两个运算放大器270与280。运算放大器270的正输入端耦接至第一电流产生电路201的节点261，而其负输入端耦接至第二电流产生电路202的节点262，因此将节点261与262的电压钳位至相同电位。运算放大器270的输出端耦接至PMOS晶体管211、212、以及214的栅极。运算放大器280的正输入端耦接至第二电流产生电路202的节点263，而其负输入端耦接至第二电流产生电路202的节点262，因此将节点262与263的电压钳位至相同电位。运算放大器280的输出端耦接至PMOS晶体管213以及215的栅极。

于一实施例中，第一电流产生器电路201包括PMOS晶体管211、电阻221、以及多个二极管式耦接的BJT晶体管231、232、…、23N。二极管式耦接的BJT晶体管231、232、…、23N的基极耦接至集极。PMOS晶体管211耦接于电压源Vcc与节点261之间，其栅极耦接至运算放大器270的输出端。电阻221耦接于节点261与节点264之间。BJT晶体管231、232、…、23N耦接于节点264与地电位之间。电流I₁通过PMOS晶体管211的源极与汲极之间。

于一实施例中，第二电流产生器电路202包括PMOS晶体管212、二极管式耦接的BJT晶体管230、PMOS晶体管213、以及电阻222。PMOS晶体管212耦接于电压源Vcc与节点262之间，其栅极耦接至运算放大器270的输出端。BJT晶体管230的基极耦接至集极，且耦接于节点262与地电位之间。PMOS晶体管213耦接于电压源Vcc与节点263之间，其栅极耦接至运算放大器280的输出端。电流I₂通过PMOS晶体管213的源极与汲极之间，而电流I₃通过PMOS晶体管212的源极与汲极之间。

于一实施例中，输出电压产生电路204包括PMOS晶体管214、PMOS晶体管215、以及电阻223。PMOS晶体管214耦接于电压源Vcc与节点265之间，其栅极耦接至运算放大器270的输出端。PMOS晶体管215耦接于电压源Vcc与节点265之间，其栅极耦接至运算放大器280的输出端。电阻223耦接于节点265与地电位之间。电流I₁’通过PMOS晶体管214的源极与汲极之间，而电流I₂’通过PMOS晶体管215的源极与汲极之间。汇合电流(I₁’+I₂’)通过电阻223，而跨过电阻223的电压降为输出的参考电压V_ref。

因此，输出电压产生电路204产生的参考电压V_ref可如下式表示：

V_ref＝(I₁’+I₂’)×R₂₂₃(3)

其中R₂₂₃为电阻223的阻值。因为PMOS晶体管214的栅极与PMOS晶体管211的栅极均耦接至运算放大器270的输出端，且PMOS晶体管214的源极与PMOS晶体管211的源极均耦接至电压源Vcc，因此流过PMOS晶体管214的电流I₁’与流过PMOS晶体管211的电流I₁大小相等。同理，因为PMOS晶体管215的栅极与PMOS晶体管213的栅极均耦接至运算放大器280的输出端，且PMOS晶体管215的源极与PMOS晶体管213的源极均耦接至电压源Vcc，因此流过PMOS晶体管215的电流I₂’与流过PMOS晶体管213的电流I₂大小相等。因此，输出电压产生电路204产生的参考电压V_ref可如下式表示：

V_ref＝(I₁+I₂)×R₂₂₃＝[(ΔV/R₂₂₁)+(V₂₆₃/R₂₂₂)]×R₂₂₃(4)

其中ΔV为跨过电阻221两端的电压降，R₂₂₁为电阻221的阻值，V₂₆₃为节点263的电压，而R₂₂₂为电阻222的阻值。

由于运算放大器280将节点262与节点263钳位至相同电位，因此节点263的电压等于节点262的电压。因此，输出电压产生电路204产生的参考电压V_ref可如下式表示：

V_ref＝(I₁+I₂)×R₂₂₃＝[(ΔV/R₂₂₁)+(V₂₆₂/R₂₂₂)]×R₂₂₃(5)

其中V₂₆₂为节点262的电压。节点262的电压V₂₆₂等于跨过BJT晶体管230两端的电压，因此节点262的电压V₂₆₂会随温度上升而下降。因此，电流I₂的大小(V₂₆₂/R₂₂₂)具有负温度系数。另外，由于运算放大器270将节点262与电阻221上端的节点261钳位至相同电位，且电阻221下端耦接的多个BJT晶体管231、232、…、23N具有负温度系数，因此跨过电阻221的电压降ΔV随温度上升而上升。因此，电流I₁的大小(ΔV/R₂₂₁)具有正温度系数。因此，由电流I₁’与电流I₂’合成的汇合电流(I₁’+I₂’)具有零温度系数，而参考电压V_ref亦具有零温度系数而不随温度升降变化。

最后，第1图的带隙参考电压产生电路100因节点161与地电位之间同时耦接了BJT晶体管130及电阻121而使BJT晶体管130不导通时引起电路100的误动作。然而，本发明的BJT晶体管230耦接于节点262与地电位之间，由于节点262与地电位之间并未耦接其它的电阻，因此电路200中不会形成BJT晶体管230不导通的稳态，而不会造成电路200的误动作。因此，本发明的带隙参考电压产生电路200避免了BJT晶体管不导通的风险，而可以提供稳定且精准的参考电压。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种带隙参考电压产生电路(bandgap reference voltagegenerator)，包括：

一第一电流产生电路，产生一具有正温度系数的一第一电流；

一第二电流产生电路，产生一具有负温度系数的一第二电流；以及

一输出电压产生电路，产生一大小等于该第一电流的一第三电流，产生一大小等于该第二电流的一第四电流，将该第三电流及该第四电流相加以产生接近于零温度系数的一汇合电流，以及依据该汇合电流产生一参考电压。

2.根据权利要求1所述的带隙参考电压产生电路，其特征在于，更包括：

一钳位电路，将该第一电流产生电路的一第一节点以及该第二电流产生电路的一第二节点以及一第三节点钳位至相同电压，产生一第一电压供给至该第一电流产生电路、该第二电流产生电路、以及该输出电压产生电路，以及产生一第二电压供给至该第二电流产生电路以及该输出电压产生电路。

3.根据权利要求2所述的带隙参考电压产生电路，其特征在于，该钳位电路包括：

一第一运算放大器，具有一正输入端耦接至该第一节点，具有一负输入端耦接至该第二节点，以及具有一输出端产生该第一电压；以及

一第二运算放大器，具有一正输入端耦接至该第三节点，具有一负输入端耦接至该第二节点，以及具有一输出端产生该第二电压。

4.根据权利要求2所述的带隙参考电压产生电路，其特征在于，该第一电流产生电路包括：

一第一PMOS晶体管，耦接于一电压源与该第一节点之间，具有一栅极耦接至该第一电压；

一第一电阻，耦接于该第一节点与一第四节点之间；以及

多个第一BJT晶体管，耦接于该第四节点与一地电位之间，其基极耦接至其集极；

其中该第一电流通过该第一PMOS晶体管的源极与汲极之间。

5.根据权利要求2所述的带隙参考电压产生电路，其特征在于，该第二电流产生电路包括：

一第二PMOS晶体管，耦接于一电压源与该第二节点之间，具有一栅极耦接至该第一电压；

一第二BJT晶体管，耦接于该第二节点与一地电位之间，其基极耦接至其集极；

一第三PMOS晶体管，耦接于该电压源与该第三节点之间，具有一栅极耦接至该第二电压；以及

一第二电阻，耦接于该第三节点与该地电位之间；

其中该第二电流通过该第三PMOS晶体管的源极与汲极之间。

6.根据权利要求2所述的带隙参考电压产生电路，其特征在于，该输出电压产生电路包括：

一第四PMOS晶体管，耦接于一电压源与一第五节点之间，具有一栅极耦接至该第一电压；

一第五PMOS晶体管，耦接于该电压源与该第五节点之间，具有一栅极耦接至该第二电压；以及

一第三电阻，耦接于该第五节点与一地电位之间；

其中该第三电流通过该第四PMOS晶体管的源极与汲极之间，该第四电流通过该第五PMOS晶体管的源极与汲极之间，该汇合电流流通过该第三电阻，而该参考电压为跨过该第三电阻的电压。

7.根据权利要求1所述的带隙参考电压产生电路，其特征在于，该第一电流及该第三电流的大小随温度上升而增加，该第二电流及该第四电流的大小随温度上升而减少，且该汇合电流的大小不随温度增减而变化。

8.一种带隙参考电压产生电路(bandgap reference voltagegenerator)，耦接于一电压源以及一地电位之间，包括：

一第二电流产生电路，产生一具有负温度系数的一第二电流；

一钳位电路，将该第一电流产生电路的一第一节点以及该第二电流产生电路的一第二节点以及一第三节点钳位至相同电压，并产生一第一电压以及一第二电压；以及

一输出电压产生电路，依据该第一电流以及该第二电流产生接近于零温度系数的一汇合电流，以及依据该汇合电流产生一参考电压。

9.根据权利要求8所述的带隙参考电压产生电路，其特征在于，该钳位电路包括：

10.根据权利要求8所述的带隙参考电压产生电路，其特征在于，该第一电流产生电路包括：

一第一PMOS晶体管，耦接于该电压源与该第一节点之间，具有一栅极耦接至该第一电压；

一第一电阻，耦接于该第一节点与一第四节点之间；以及

多个第一BJT晶体管，耦接于该第四节点与该地电位之间，其基极耦接至其集极；

其中该第一电流通过该第一PMOS晶体管的源极与汲极之间。

11.根据权利要求8所述的带隙参考电压产生电路，其特征在于，该第二电流产生电路包括：

一第二PMOS晶体管，耦接于该电压源与该第二节点之间，具有一栅极耦接至该第一电压；

一第二BJT晶体管，耦接于该第二节点与该地电位之间，其基极耦接至其集极；

一第二电阻，耦接于该第三节点与该地电位之间；

其中该第二电流通过该第三PMOS晶体管的源极与汲极之间。

12.根据权利要求8所述的带隙参考电压产生电路，其特征在于，该输出电压产生电路包括：

一第四PMOS晶体管，耦接于该电压源与一第五节点之间，具有一栅极耦接至该第一电压；

一第三电阻，耦接于该第五节点与该地电位之间；

其中该汇合电流流通过该第三电阻，而该参考电压为跨过该第三电阻的电压。

13.根据权利要求8所述的带隙参考电压产生电路，其特征在于，该第一电流的大小随温度上升而增加，该第二电流的大小随温度上升而减少，且该汇合电流的大小不随温度增减而变化。