JPH10253728A - 磁気検出回路の温度補償回路 - Google Patents

磁気検出回路の温度補償回路

Info

Publication number
JPH10253728A
JPH10253728A JP9060291A JP6029197A JPH10253728A JP H10253728 A JPH10253728 A JP H10253728A JP 9060291 A JP9060291 A JP 9060291A JP 6029197 A JP6029197 A JP 6029197A JP H10253728 A JPH10253728 A JP H10253728A
Authority
JP
Japan
Prior art keywords
current
hall element
current source
temperature
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9060291A
Other languages
English (en)
Other versions
JP3548974B2 (ja
Inventor
Hirohiko Hayakawa
博彦 早川
Atsushi Utsuki
温 宇津木
Daisuke Haga
乃丞 羽賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP06029197A priority Critical patent/JP3548974B2/ja
Publication of JPH10253728A publication Critical patent/JPH10253728A/ja
Application granted granted Critical
Publication of JP3548974B2 publication Critical patent/JP3548974B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/945Proximity switches
    • H03K17/95Proximity switches using a magnetic detector
    • H03K17/9517Proximity switches using a magnetic detector using galvanomagnetic devices

Abstract

(57)【要約】 【課題】 従来のホール素子の駆動方式は、温度依存性
がないかもしくは無視できるほど小さな抵抗を必要とす
るため、IC化が困難でありコストアップにつながった
り、ホール素子を駆動する定電圧源として正の温度依存
性を持つものを必要とするため、シリコンチップ上でそ
のような定電圧源を形成すると高温度領域での必要電圧
が非常に高くなってしまうという問題点があった。 【解決手段】 ホール素子の駆動回路として定電圧源の
代わりに定電流源を用いることによりホール素子の磁気
−電気変換特性の温度依存性を定電流源の負の温度特性
で補償するとともに、ホール素子の出力を弁別するコン
パレータのスレッシュホールドレベルを発生する抵抗の
温度依存性をその抵抗に流れる電流を与える定電流源の
負の温度特性で補償させるようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ホール素子を用い
た磁気センサの駆動回路及び信号検出回路の温度補償に
適用して有効な技術に関し、例えばホール素子とその周
辺回路が1つのシリコンチップ上に形成されてなるモノ
リシックICセンサに利用して有効な技術に関する。
【0002】
【従来の技術】従来、各種測定器や制御系におけるセン
サとして磁気−電気変換特性を有するホール素子が利用
されている。ホール素子の磁気−電気変換特性は温度依
存性を有することが知られており、ホール素子を用いた
磁気センサは比較的温度変化の大きな環境にて使用され
ることがあるので、温度変動に対して安定した出力が得
られるようにするため種々の温度補償回路が従来より提
案されており、例えば特公平3−51118号や特開昭
57−197883号などがある。
【0003】特公平3−51118号の発明は、ホール
素子の磁気−電気変換特性は温度依存性が駆動電流の温
度依存性とほぼ一致することに着目し、ホール素子の駆
動電流を検出する監視手段と、検出された電流に比例し
た電圧を発生する回路とを設け、ホール素子の出力を弁
別するコンパレータに対して安定したスレッシュホール
ド電圧を与えることにより温度補償するようにしたもの
である。
【0004】また、特開昭57−197883号の発明
は、ホール素子を適当な温度温度依存性を持った定電圧
源で駆動することにより、ホール素子の磁気−電気変換
特性の温度依存性を補償するようにしたものである。
【0005】
【発明が解決しようとする課題】上記先願発明のうちホ
ール素子の駆動電流を監視する方式にあっては、検出し
た駆動電流に比例した電流を抵抗に流してスレッシュホ
ールドレベルを発生させるようにしているため、温度依
存性がないかもしくは無視できるほど小さな抵抗を必要
とする。しかしながら、そのような抵抗をモノリシック
ICにおいて実現することは現在の半導体集積回路技術
では非常に困難であり、コストアップにつながるという
という欠点がある。
【0006】一方、ホール素子を適当な温度依存性を持
った定電圧源で駆動する方式にあっては、ホール素子の
磁気−電気変換特性を最小にするには定電圧源として正
の温度依存性を持つものが必要となるが、シリコンチッ
プ上でそのような定電圧源を形成すると、高温度領域で
の必要電圧が非常に高くなってしまうという問題点があ
ることが明らかになった。
【0007】この発明の目的は、ホール素子の磁気−電
気変換特性の温度依存性を補償可能な回路技術を提供す
ることにある。
【0008】この発明の他の目的は、ホール素子とその
周辺回路を一つのシリコンチップ上に有し低電圧で駆動
可能なモノリシックIC化されたセンサを低コストで提
供できるようにすることにある。
【0009】この発明の他の目的は、広い温度範囲にお
いて動作可能でありかつ周辺回路を含んでモノリシック
IC化が容易な自動車のトランスミッションやエンジン
等の回転検出に適したセンサを提供できるようにするこ
とにある。
【0010】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【0012】すなわち、ホール素子の駆動回路として定
電圧源の代わりに定電流源を用いることによりホール素
子の磁気−電気変換特性の温度依存性を定電流源の負の
温度特性で補償するとともに、ホール素子の出力を弁別
するコンパレータのスレッシュホールドレベルを発生す
る抵抗の温度依存性をその抵抗に流れる電流を与える定
電流源の負の温度特性で補償させるようにしたものであ
る。
【0013】ホール素子をシリコンチップ上に形成する
場合、使用されるのはエピタキシャル層あるいは拡散層
からなるn形半導体層であり、その場合ホール素子の磁
気−電気変換特性はキャリア濃度に左右されるため、多
くは不純物濃度が1×1016/cm3程度以下である。この
ような仕様で形成されたホール素子が定電圧で駆動され
るとその消費電流の温度依存性は-4000〜-7000ppm/℃程
度となり、磁気−電気変換特性も同様の温度依存性を示
す。しかし、上記のようなホール素子が定電流で駆動さ
れると、正の温度計数を持ち磁気−電気変換特性は1000
〜3000ppm/℃程度の温度依存性となる。従って、-500〜
-2000ppm/℃程度の負の温度特性を持つ定電流源でホー
ル素子を駆動することにより、ホール素子の磁気−電気
変換特性を最小にすることができる。
【0014】このように、定電圧源の代わりに定電流源
でホール素子を駆動することができるため、高温度領域
においても高い電圧を必要としなくても済むようになる
とともに、上記のように負の温度特性を有する定電流源
はシリコンチップ上において簡単に実現できるため、広
い温度範囲で動作可能なモノリシックICセンサを低コ
ストで提供することができるようになる。
【0015】
【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。
【0016】図1はモノリシックIC化された本発明に
係る磁気センサで、1は単結晶シリコンチップ、2はこ
のシリコンチップ上にn形エピタキシャル層として形成
されたホール素子、3は内部回路の動作点を与えるため
前記ホール素子と同様にn形エピタキシャル層で構成さ
れたダミーホール素子である。これらのホール素子2お
よび3の一方の電源端子には定電圧電源回路4からの定
電圧が印加されているとともに、他方の電源端子と接地
点との間には定電流源5が接続され、この定電流源5に
よってホール素子2および3が駆動されるように構成さ
れている。
【0017】そして、上記ホール素子2の一対の出力端
子は次段の増幅器6の差動入力端子に接続され、この増
幅器6の出力電圧がコンパレータ7の反転入力端子に入
力されているとともに、上記ダミーホール素子3は一対
の出力端子間が短絡結合されその電圧が動作点を与える
基準電圧Vrとしてコンパレータ7の非反転入力端子に
印加されている。
【0018】また、特に制限されないが、上記コンパレ
ータ7の入力端子側には増幅器6の出力電圧のピークレ
ベルすなわちDCレベルを検出する時定数の大きなロー
パスフィルタからなるピークホールド回路8が接続され
ており、このピークホールド回路8の検出した電圧がコ
ンダクタンスアンプ9を介して増幅器6の反転入力端子
に帰還されている。これによって、ホール素子2からコ
ンパレータ7へ伝達される信号のDC成分が除去され、
ホール素子2の検出信号のうち時間的に変動する交流成
分(リップル)のみがコンパレータ7に入力されて上記
基準電圧Vrと比較され、その出力によってオープンコ
レクタ形式の出力バイポーラトランジスタ10が駆動さ
れて出力電流の形で出力端子OUTより外部へ出力され
る。
【0019】この実施例の磁気センサには、温度変動に
係わらずシリコンのバンドギャップに相当する一定の電
圧を発生するバンドギャップ基準電圧発生回路11と、
それぞれ所定の温度特性を有するように設計された3つ
の電流源12,13,14とが設けられている。上記3
つの電流源12〜14のうち電流源14はバンドギャッ
プ基準電圧発生回路11からの定電圧に基づいて、約-1
000ppm/℃の温度特性を有する電流を形成して上記定電
流源5に与え、その電流によってホール素子2および3
を駆動するように構成されている。
【0020】ホール素子は定電流で駆動されると、正の
温度係数を持ち磁気−電気変換特性は1000〜3000ppm/℃
程度の温度依存性となるが、-1000ppm/℃の負の温度特
性を持つ電流源5で駆動されることにより、ホール素子
2および3の磁気−電気変換特性は-500ppm/℃以下の温
度依存性を呈するようにされる。
【0021】一方、上記3つの電流源12〜14のうち
電流源13はバンドギャップ基準電圧発生回路11から
の定電圧に基づいて、約-2000ppm/℃の温度特性を有す
る電流を形成して上記コンパレータ7に供給し、その電
流をコンパレータ内部のスレッシュホールド電圧を決定
する抵抗に流すことによって、抵抗の有する約2000ppm/
℃の正の温度係数をキャンセルし、温度変動にかかわら
ず安定したスレッシュホールド電圧を形成できるように
構成されている。
【0022】さらに、上記3つの電流源12〜14のう
ち電流源12はバンドギャップ基準電圧回路11からの
定電圧に基づいて、0ppm/℃の温度特性つまり温度依存
性のない電流を形成して上記定電流源5およびコンパレ
ータ7以外のアンプ(図1の実施例では6および9)に
供給し、その温度依存性のない電流によってそれぞれの
アンプを駆動するように構成されている。これらのアン
プはそのゲインが各々抵抗の比で決まる回路とされてい
るため、温度依存性のない電流によって駆動されること
により抵抗の温度依存性によるゲインの変動が生じない
ようにされる。
【0023】次に、上記実施例の磁気センサICのより
具体的な実施例について説明する。図2はチップ上にお
けるホール素子2の断面構造の一例を示す。この実施例
のホール素子は、p型シリコン単結晶基板1上に形成さ
れたn型エピタキシャル層21の周囲に基板表面に達す
るように形成されたP型分離領域22が形成され、n型
エピタキシャル層21の表面にはp型拡散層23が形成
された構造とされている。基板表面のn+型領域24
a,24bは上記n型エピタキシャル層21の両端部に
設けられた電源端子のコンタクト領域、25a,25b
は上記n型エピタキシャル層21の中央両側部に設けら
れた出力端子のコンタクト領域である。
【0024】シリコンチップ上に形成されたエピタキシ
ャル層21からなるホール素子では検出した磁気の大き
さに応じた電流がその表面に沿って流れるため、プロセ
スの途中でチップ表面が汚染されていたり欠陥が生じて
いたりすると電流が変化してしまうが、この実施例で
は、n型エピタキシャル層21の表面が基板1と同電位
のp型拡散層23で覆われているため、ホール素子とし
てのエピタキシャル層を流れる電流はp型拡散層23と
基板1の間を流れるようになり、電流は基板表面の汚染
や欠陥に影響されないため、ばらつきの少ない安定した
検出出力を得ることができる。
【0025】図3には、コンパレータ7の具体的な回路
例が示されている。この実施例のコンパレータ5は、一
対の差動トランジスタQ11,Q12と、Q11のエミ
ッタ端子に接続された定電流用トランジスタQ13と、
差動トランジスタQ11,Q12のコレクタと電源電圧
端子Vccとの間に接続された負荷抵抗R11,R12
と、上記トランジスタQ12のエミッタと定電流トラン
ジスタトランジスタQ13のコレクタとの間に接続され
たスレッシホールド発生用抵抗R13と、トランジスタ
Q12のコレクタにベースが接続されたトランジスタQ
14と、該トランジスタQ14とエミッタ共通接続され
てカレントスイッチ回路を構成するトランジスタQ15
と、その共通エミッタに接続された定電流用トランジス
タQ16と、上記トランジスタQ15とベース共通接続
されてカレントミラー回路を構成するトランジスタQ1
7とから構成されている。
【0026】この実施例のコンパレータは、入力端子に
入力される電圧Vin1,Vin2の電位差(Vin2−Vin
1)が、抵抗R13の両端の電位差よりも小さい間はト
ランジスタQ11の側に電流が流れてQ12のコレクタ
電圧はVccに近いレベルとされ、トランジスタQ14
がオフされてQ15側に電流が流れ、カレントミラーに
よってQ17に転写された電流が出力電流として流され
る。そして、入力電圧の電位差(Vin2−Vin1)が、
抵抗R13の両端の電位差よりも大きくなるとトランジ
スタQ11の側に流れていた電流がQ12に流れてその
コレクタ電圧が下がり、トランジスタQ14がオンさ
れ、Q15側に流れていた電流がQ14に流れるように
なって出力電流が遮断されるようになる。
【0027】この実施例のコンパレータは、スレッシホ
ールド発生用抵抗R3が約2000ppm/℃の温度特性を有す
るが、上記定電流用トランジスタQ13が前記電流源1
3内の-2000ppm/℃の温度特性を有する定電流を流す出
力トランジスタ(後述)とカレントミラー接続されるこ
とにより、-2000ppm/℃の温度特性を有する定電流をス
レッシホールド発生用抵抗R13に流す。その結果、抵
抗R13の有する約2000ppm/℃の正の温度係数がキャン
セルされ、温度変動にかかわらず安定したスレッシュホ
ールド電圧が形成される。
【0028】図4には、前記電流源12〜14の具体的
な回路例が示されている。この実施例の回路は、電流源
13をメイン電流源とし、電流源12,14はこのメイ
ン電流源13で生成された電流に基づいてそれぞれの電
流を派生的に生成するサブ電流源として構成されてい
る。
【0029】メインとなる電流源13は、互いにベース
が結合されかつエミッタが電源電圧端子Vccに接続さ
れ第1のカレントミラー回路を構成する一対のpnpト
ランジスタQ1,Q2と、同じく互いにベースが結合さ
れかつコレクタが上記カレントミラー・トランジスタQ
1,Q2のコレクタ側に接続され第2のカレントミラー
回路を構成する一対のnpnトランジスタQ3,Q4と
を有し、トランジスタQ3のエミッタと接地点との間に
抵抗R1が接続されているとともに、トランジスタQ4
のコレクタとQ2のコレクタとの間に抵抗R2が接続さ
れ、Q4のエミッタにはバンドギャッブ基準電圧発生回
路11からの定電圧VBが印加されている。
【0030】これによって、トランジスタQ3,Q4に
より抵抗R1と基準電圧発生回路11へは同一の電流が
流れ、抵抗R1には同一電圧VBが印加される。従っ
て、抵抗R1の抵抗値をR1、抵抗R1に流れる電流をI1
とすると、抵抗R1を流れる電流R1の温度依存性は、 dI1/dT=d(VB/R1)/dT で表され、ここで、VBは温度の変動に係わらずほぼ一
定と見なせるので、 dI1/dT≒−(VB/R1)・(1/R1)・(dR1/d
T) となる。
【0031】この実施例では、上記抵抗R1をコンパレ
ータ7内の抵抗R13と同じ約2000ppm/℃の正の温度係
数を有する抵抗で構成しているので、抵抗R1を流れる
電流の温度依存性は-2000ppm/℃となり、この-2000ppm/
℃の電流がトランジスタQ1に流れ、さらにカレントミ
ラー回路31を介して前記コンパレータ7内の定電流用
トランジスタQ13に流れるように構成されている。そ
の結果、コンパレータ7においては、スレッシホールド
発生用抵抗R13の有する2000ppm/℃の温度特性が、定
電流用トランジスタQ13に流れる-2000ppm/℃の温度
特性を有する定電流によりキャンセルされ、温度変動に
かかわらず安定したスレッシュホールド電圧が形成され
る。
【0032】次に、電流源12は、上記トランジスタQ
2のコレクタと抵抗R2との接続ノードn1にベースが
接続されコレクタが電源電圧端子Vccに接続されたコ
レクタ接地型トランジスタQ5と、Q5のエミッタ端子
と接地点との間に直列接続された抵抗R3およびダイオ
ード接続のトランジスタQ6とから構成されている。そ
して、このトランジスタQ6に対しホール素子の定電流
源5およびコンパレータ7以外のアンプ(図1の実施例
では6および9)内の定電流トランジスタとがカレント
ミラー接続され、それによってホール素子の定電流源5
およびコンパレータ7以外のアンプにトランジスタQ6
に流れる電流I3と同一の電流が流されるように構成され
ている。
【0033】ところで、この実施例の電流源12におい
て抵抗R3に流れる電流をI3、抵抗R2の抵抗値をR2抵
抗R2に流れる電流をI2、トランジスタQ4,Q5,Q
6のベース・エミッタ間順方向電圧をVFとすると、Q
5のベース電位V1は、R2−Q4の電流パスから、 V1=I2・R2+VF+VB‥‥‥(1) また、Q5−R3−Q6の電流パスから V1=VF+I3・R3+VF‥‥‥(2) 式(1),(2)から I2・R2+VF+VB=VF+I3・R3+VF‥‥‥(3) I3・R3=I2・R2+VB−VF‥‥‥‥‥‥(4) ∴I3=(R2/R3)I2+VB/R3−VF/R3 となる。従って、電流I3の温度依存性dI3/dTは、 dI3/dT=d/dT(R2/R3)・I2+(R2/R3)dI2/dT+d/dT(VB/R3)-d/dT(VF/R3) ・・・(6) となる。
【0034】ここで、R2とR3を同一種類の抵抗とす
ると、 d/dT(R2/R3)=0 VBの温度依存性は充分に小さいためdVB/dT≒0とおけ
るので、(6)式は、 dI3/dT=(R2/R3)dI2/dT+VB・d/dT(1/R3)-dVF/dT・(1/R3)-VF・d/dT(1/R3)・・・(7) となる。
【0035】ここで、I2=I1=VB/R1 なる関係から、 R1・dI2/dT+I2・dR1/dT=dVB/dT=0 両辺に(1/R1)I2を掛けて、 1/I2・dI2/dT=-1/R1・dR1/dT ・・・(8) 一方、R1,R2,R3は同一種類の抵抗なので、 1/I2・dI2/dT=-1/R1・dR1/dT=-1/R2・dR2/dT=-1/R3・dR3/dT ・・・(9) (9)式を用いて(7)式を整理する。 dI3/dT=(R2/R3)・I2・1/I2・dI2/dT+VB(-1/R32)・dR3/dT-VF/R3・1/VF・dVF/dT -VF(-1/R32)dR3/dT =-(R2/R3)・I2・(1/R3・dR3/dT)-VB/R3・(1/R3・dR3/dT) -VF/R3・(1/VF・dVF/dT)+VF/R3・(1/R3・dR3/dT) =1/R3・dR3/dT・(1/R3)・{-I2R2-VB+VF}-1/VF・dVF/dT・(1/R3)・VF・・・(10) ここで、本発明に用いたプロセスの場合、1/R3・dR3/dT
≒2000ppm/℃ であり、1/VF・dVF/dT≒-2000ppm/℃
であるので、1/VF・dVF/dT=-1/R3・dR3/dT とおいて、
(10)式は、 dI3/dT=1/R3・dR3/dT・(1/R3)・{-I2R2-VB+2VF} ・・・(11) 式(11)から、電流I3の温度特性を0ppm/℃とするに
は、2VF−VB−I2・R2=0とすれば良い。具体的に
は、I2≒200μA、R2=1.5kΩ、VB=1.45
V、VF≒0.8Vとすることで、電流I3の温度特性と
してほぼ0ppm/℃が達成される。そして、このような電
流が、カレントミラー回路を介してホール素子の定電流
源5やコンパレータ7以外のアンプの定電流トランジス
タQ32に転写され、温度依存性のない電流がそれぞれ
のアンプに流されて駆動されることとなる。
【0036】一方、上記電流源14は、電流源12内の
トランジスタQ6とカレントミラー接続されたトランジ
スタQ8と直列形態に接続されて温度依存性のない電流
が流されるトランジスタQ21と、このQ21とベース
が結合されてカレントミラー回路を構成するトランジス
タQ22と、上記メイン電流源13内の-2000ppm/℃の
温度特性を有する電流が流されるトランジスタQ1とカ
レントミラー接続されたトランジスタQ23と、このト
ランジスタQ23と上記トランジスタQ22のコレクタ
に共通にコレクタが接続され、Q22とQ23に流れる
電流I3とI1を合成した電流I4を流すトランジスタQ24
とによって構成されている。
【0037】これによってトランジスタQ24には、0p
pm/℃と-2000ppm/℃の平均である-1000ppm/℃の温度特
性を有する電流I4が流されることとなる。そして、上記
トランジスタQ24とホール素子2および3の定電流源
5を構成するトランジスタQ30とがカレントミラー接
続され、トランジスタQ24に流れる電流と同一の温度
特性の電流がホール素子に流され、ホール素子の磁気−
電気変換特性の有する1000〜3000ppm/℃の正の温度依存
性が-1000ppm/℃の負の温度特性を持つ電流で補償さ
れ、ホール素子2および3の磁気−電気変換特性は-500
ppm/℃以下の温度依存性を呈するようにされる。
【0038】以上説明したように、上記実施例は、ホー
ル素子の駆動回路として定電圧源の代わりに定電流源を
用いることによりホール素子の磁気−電気変換特性の温
度依存性を定電流源の負の温度特性で補償するととも
に、ホール素子の出力を弁別するコンパレータのスレッ
シュホールドレベルを発生する抵抗の温度依存性をその
抵抗に流れる電流を与える定電流源の負の温度特性で補
償させるようにしたので、高温度領域においても高い電
圧を必要としなくても済むようになるとともに、上記の
ように負の温度特性を有する定電流源はシリコンチップ
上において簡単に実現できるため、広い温度範囲で動作
可能なモノリシックICセンサを低コストで提供するこ
とができるようになるという効果がある。
【0039】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば上記
実施例では、ダミーホール素子3を設けてその出力平均
値をとってコンパレータ7への動作点を与えるようにし
ているが、コンパレータの動作点はそれに限定されず、
任意の安定なレベルを用いるようにすることができる。
また、実施例では、ホール素子の出力からDCレベルを
除去するためピークホールド回路8とコンダクタンスア
ンプ9とを設けているが、これらの回路を省略すること
も可能である。
【0040】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるホール
素子を用いた磁気センサに適用した場合について説明し
たがこの発明はそれに限定されるものでなく、半導体集
積回路における温度補償回路一般に利用することができ
る。
【0041】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【0042】すなわち、ホール素子の磁気−電気変換特
性の温度依存性を補償するとともに、ホール素子とその
周辺回路を一つのシリコンチップ上に有し低電圧で駆動
可能なモノリシックICセンサを低コストで製造するこ
とができ、これによって広い温度範囲において動作可能
な自動車のトランスミッションやエンジン等の回転検出
に好適なセンサを提供できるようになる。
【図面の簡単な説明】
【図1】モノリシックIC化された本発明に係る磁気セ
ンサの一実施例を示すブロック構成図。
【図2】実施例の磁気センサICのチップ上におけるホ
ール素子の構造の一例を示す断面図。
【図3】実施例の磁気センサ内のコンパレータの具体例
を示す回路図。
【図4】実施例の磁気センサ内の電流源の具体例を示す
回路図。
【符号の説明】
1 シリコンチップ 2 ホール素子 3 ダミーホール素子 4 定電圧電源回路 5 定電流源 7 コンパレータ 6,9 アンプ 10 出力トランジスタ 11 バンドギャップ基準電圧発生回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 羽賀 乃丞 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ホール素子と、該ホール素子に駆動電流
    を流す定電流源と、上記ホール素子の出力を弁別するコ
    ンパレータとを備えてなる磁気検出回路であって、上記
    定電流源として上記ホール素子の磁気−電気変換特性の
    正の温度依存性に対応した所定の負の温度特性を有する
    定電流源を用いてホール素子の磁気−電気変換特性の温
    度依存性を上記定電流源の負の温度特性で補償するとと
    もに、上記コンパレータにはそのスレッシュホールドレ
    ベルを発生する抵抗の温度依存性に対応した所定の負の
    温度特性を有し該抵抗に流れる電流を与える電流源を設
    けて上記抵抗の正の温度依存性を上記電流源の負の温度
    特性で補償させるようにしたことを特徴とする磁気検出
    回路の温度補償回路。
  2. 【請求項2】 ホール素子と該ホール素子の出力を弁別
    するコンパレータとを備えてなる磁気検出回路におい
    て、上記ホール素子と直列形態に接続された第1のトラ
    ンジスタと上記コンパレータのスレッシュホールドレベ
    ルを発生する抵抗に電流を流す第2のトランジスタとを
    設けるとともに、上記ホール素子の正の温度依存性に対
    応した所定の負の温度特性を有する第1の電流源と、上
    記コンパレータのスレッシュホールドレベルを発生する
    抵抗の温度依存性に対応した所定の負の温度特性を有す
    る第2の電流源とを設け、上記第1トランジスタと上記
    第1電流源の出力トランジスタとをカレントミラー接続
    して上記ホール素子の磁気−電気変換特性の温度依存性
    を上記第1電流源の負の温度特性で補償するとともに、
    上記第2トランジスタと上記第2電流源の出力トランジ
    スタとをカレントミラー接続して上記抵抗の温度依存性
    を上記第2電流源の負の温度特性で補償させるようにし
    たことを特徴とする請求項1に記載の磁気検出回路の温
    度補償回路。
  3. 【請求項3】 信号を増幅する増幅回路を備えた請求項
    1または2に記載の磁気検出回路において、上記増幅回
    路には温度依存性を有しない電流源で生成した電流を流
    すようにしたことを特徴とする磁気検出回路の温度補償
    回路。
  4. 【請求項4】 上記各電流源はバンドギャップ基準電圧
    発生回路で発生された電圧に基づいてそれぞれ所望の温
    度特性を有する電流を生成するように構成されてなるこ
    とを特徴とする請求項1、2または3に記載の磁気検出
    回路の温度補償回路。
  5. 【請求項5】 請求項1〜4に記載の素子および回路が
    一つの単結晶シリコンチップ上に形成されてなることを
    特徴とする磁気検出用半導体集積回路。
JP06029197A 1997-03-14 1997-03-14 磁気検出回路 Expired - Fee Related JP3548974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06029197A JP3548974B2 (ja) 1997-03-14 1997-03-14 磁気検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06029197A JP3548974B2 (ja) 1997-03-14 1997-03-14 磁気検出回路

Publications (2)

Publication Number Publication Date
JPH10253728A true JPH10253728A (ja) 1998-09-25
JP3548974B2 JP3548974B2 (ja) 2004-08-04

Family

ID=13137919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06029197A Expired - Fee Related JP3548974B2 (ja) 1997-03-14 1997-03-14 磁気検出回路

Country Status (1)

Country Link
JP (1) JP3548974B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335466B1 (ko) * 1999-10-23 2002-05-04 곽정소 홀소자 온도보상회로
WO2009111168A1 (en) * 2008-03-06 2009-09-11 Allegro Microsystems, Inc. Two-terminal linear sensor
JP2010003115A (ja) * 2008-06-20 2010-01-07 Mitsumi Electric Co Ltd 定電流回路
JP2010117270A (ja) * 2008-11-13 2010-05-27 Seiko Instruments Inc センサ回路
JP2010117271A (ja) * 2008-11-13 2010-05-27 Seiko Instruments Inc センサ回路
WO2012064810A2 (en) * 2010-11-09 2012-05-18 Texas Instruments Incorporated Hall effect device and biasing method
JP2015099089A (ja) * 2013-11-19 2015-05-28 旭化成エレクトロニクス株式会社 磁気センサ
JP2015215316A (ja) * 2014-05-13 2015-12-03 旭化成エレクトロニクス株式会社 ホール素子駆動回路
CN115855122A (zh) * 2022-11-21 2023-03-28 珠海多创科技有限公司 一种对传感器芯片进行温度补偿的方法、装置及电子设备

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335466B1 (ko) * 1999-10-23 2002-05-04 곽정소 홀소자 온도보상회로
US8773123B2 (en) 2008-03-06 2014-07-08 Allegro Microsystems, Llc Two-terminal linear sensor
WO2009111168A1 (en) * 2008-03-06 2009-09-11 Allegro Microsystems, Inc. Two-terminal linear sensor
US8054071B2 (en) 2008-03-06 2011-11-08 Allegro Microsystems, Inc. Two-terminal linear sensor
JP2010003115A (ja) * 2008-06-20 2010-01-07 Mitsumi Electric Co Ltd 定電流回路
JP2010117270A (ja) * 2008-11-13 2010-05-27 Seiko Instruments Inc センサ回路
JP2010117271A (ja) * 2008-11-13 2010-05-27 Seiko Instruments Inc センサ回路
US8093889B2 (en) 2008-11-13 2012-01-10 Seiko Instruments Inc. Sensor circuit
US8106646B2 (en) 2008-11-13 2012-01-31 Seiko Instruments Inc. Sensor circuit
TWI496412B (zh) * 2008-11-13 2015-08-11 Seiko Instr Inc Sensor circuit
WO2012064810A2 (en) * 2010-11-09 2012-05-18 Texas Instruments Incorporated Hall effect device and biasing method
US9013167B2 (en) 2010-11-09 2015-04-21 Texas Instruments Incorporated Hall effect device having voltage based biasing for temperature compensation
WO2012064810A3 (en) * 2010-11-09 2012-09-27 Texas Instruments Incorporated Hall effect device and biasing method
JP2015099089A (ja) * 2013-11-19 2015-05-28 旭化成エレクトロニクス株式会社 磁気センサ
JP2015215316A (ja) * 2014-05-13 2015-12-03 旭化成エレクトロニクス株式会社 ホール素子駆動回路
CN115855122A (zh) * 2022-11-21 2023-03-28 珠海多创科技有限公司 一种对传感器芯片进行温度补偿的方法、装置及电子设备

Also Published As

Publication number Publication date
JP3548974B2 (ja) 2004-08-04

Similar Documents

Publication Publication Date Title
US20070080740A1 (en) Reference circuit for providing a temperature independent reference voltage and current
US20020180489A1 (en) Low voltage current sense amplifier circuit
WO2003076886A1 (fr) Appareil electronique avec dispositif semi-conducteur et sonde thermometrique
JPH01143510A (ja) 二端子温度補償式電流源回路
US4243898A (en) Semiconductor temperature sensor
JP3548974B2 (ja) 磁気検出回路
JPH0784659A (ja) 電圧基準のための曲率補正回路
GB2223904A (en) Diamond follower with zero input offset - uses current mirror bias
JPH098569A (ja) 差動増幅回路
US7791401B1 (en) Adjustment of op amp offset voltage temperature coefficient
JP4240691B2 (ja) 定電流回路
JP2000074747A (ja) 温度検出回路及び温度検出方法並びに光電変換回路
US6995588B2 (en) Temperature sensor apparatus
JP3068146B2 (ja) 半導体集積回路
US6175265B1 (en) Current supply circuit and bias voltage circuit
US7834695B2 (en) Differential input amplifier
JP4587540B2 (ja) 定電流回路
JPH0954149A (ja) 半導体磁電変換装置
US4396889A (en) Nonadjusting battery life detector
JP3727788B2 (ja) 電流検出回路
JP3400354B2 (ja) 電流源回路
JPH0624298B2 (ja) 電流増幅回路
JP3584900B2 (ja) バンドギャップ基準電圧回路
JP2001124632A (ja) 温度センサ回路
TWI445299B (zh) 運算放大器之軌對軌輸出級之直流操作電流設定

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees