ここで開示する第1の半導体集積回路装置は、ノイズ耐性評価対象回路と、第1の抵抗と、第2の抵抗と、第1の可変電流源と、第2の可変電流源と、制御回路とを有するものである。前記第1の抵抗は、前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続されたものである。前記第2の抵抗は、前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続されたものである。
前記第1の可変電流源は、前記第1の抵抗と前記第1の電源配線との接続部分と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続されたものである。前記第2の可変電流源は、前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続されたものである。
前記制御回路は、前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせるものである。
ここで開示する第2の半導体集積回路装置は、ノイズ耐性評価対象回路と、第1の抵抗と、第1の可変電流源と、第2の可変電流源と、制御回路とを有するものである。前記第1の抵抗は、前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続されたものである。
前記第1の可変電流源は、前記第1の抵抗と前記第1の電源配線との接続部分と、前記ノイズ耐性評価対象回路の第2の電源配線との間に接続されたものである。前記第2の可変電流源は、前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の電源配線との間に接続されたものである。
前記制御回路は、前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせるものである。
ここで開示する第3の半導体集積回路装置は、ノイズ耐性評価対象回路と、第2の抵抗と、第1の可変電流源と、第2の可変電流源と、制御回路とを有するものである。前記第2の抵抗は、前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続されたものである。
前記第1の可変電流源は、前記ノイズ耐性評価対象回路の第1の電源配線と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続されたものである。前記第2の可変電流源は、前記第1の電源配線と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続されたものである。
前記制御回路は、前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせるものである。
ここで開示する第4の半導体集積回路装置は、ノイズ耐性評価対象回路と、第1の抵抗と、第2の抵抗と、第3の可変電流源と、第4の可変電流源と、第5の可変電流源と、制御回路とを有するものである。前記第1の抵抗は、前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続されたものである。前記第2の抵抗は、前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続されたものである。
前記第3の可変電流源は、前記第1の抵抗と前記第1の電源配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続されたものである。前記第4の可変電流源は、前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続されたものである。前記第5の可変電流源は、前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続されたものである。
前記制御回路は、前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第3の可変電流源と前記第4の可変電流源と前記第5の可変電流源とを制御し、前記第3の可変電流源が流す電流の電流値と前記第4の可変電流源が流す電流の電流値と前記第5の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第3の可変電流源が流す電流と前記第4の可変電流源が流す電流とのいずれか一方又は両方と、前記第5の可変電流源が流す電流とに増減変化を起こさせるものである。
ここで開示する第1の半導体集積回路装置の試験方法は、ノイズ耐性評価対象回路と、前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続された第1の抵抗と、前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続された第2の抵抗と、前記第1の抵抗と前記第1の電源配線との接続部分と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続された第1の可変電流源と、前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第2の可変電流源とを有する半導体集積回路装置の試験方法である。
第1の半導体集積回路装置の試験方法は、前記第1の電源供給配線と前記第2の電源供給配線との間に外部から電源電圧を供給する工程と、前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせる工程とを含むものである。
ここで開示する第2の半導体集積回路装置の試験方法は、ノイズ耐性評価対象回路と、前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続された第1の抵抗と、前記第1の抵抗と前記第1の電源配線との接続部分と、前記ノイズ耐性評価対象回路の第2の電源配線との間に接続された第1の可変電流源と、前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の電源配線との間に接続された第2の可変電流源とを有する半導体集積回路装置の試験方法である。
第2の半導体集積回路装置の試験方法は、前記第1の電源供給配線と前記第2の電源供給配線との間に外部から電源電圧を供給する工程と、前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせる工程とを含むものである。
ここで開示する第3の半導体集積回路装置の試験方法は、ノイズ耐性評価対象回路と、前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続された第2の抵抗と、前記ノイズ耐性評価対象回路の第1の電源配線と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続された第1の可変電流源と、前記第1の電源配線と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第2の可変電流源とを有する半導体集積回路装置の試験方法である。
第3の半導体集積回路装置の試験方法は、前記第1の電源供給配線と前記第2の電源供給配線との間に外部から電源電圧を供給する工程と、前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせる工程とを含むものである。
ここで開示する第4の半導体集積回路装置の試験方法は、ノイズ耐性評価対象回路と、前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続された第1の抵抗と、前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続された第2の抵抗と、前記第1の抵抗と前記第1の電源配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第3の可変電流源と、前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続された第4の可変電流源と、前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第5の可変電流源とを有する半導体集積回路装置の試験方法である。
第4の半導体集積回路装置の試験方法は、前記第1の電源供給配線と前記第2の電源供給配線との間に外部から電源電圧を供給する工程と、前記第3の可変電流源と前記第4の可変電流源と前記第5の可変電流源とを制御し、前記第3の可変電流源が流す電流の電流値と前記第4の可変電流源が流す電流の電流値と前記第5の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第3の可変電流源が流す電流と前記第4の可変電流源が流す電流とのいずれか一方又は両方と、前記第5の可変電流源が流す電流とに増減変化を起こさせる工程を含むものである。
開示した第1の半導体集積回路装置によれば、前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第1の可変電流源が流す電流に増減変化が起こることにより前記第1の抵抗に発生する電圧降下の増減変化を高電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。また、前記第1の可変電流源が流す電流に増減変化が起こることにより前記第2の抵抗に発生する電圧降下の増減変化を低電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。
この場合、前記制御回路は、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせるので、前記第1の電源供給配線及び前記第2の電源供給配線に流れる電流の電流値を一定値に保ち、前記第1の電源供給配線及び前記第2の電源供給配線の寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、前記ノイズ耐性評価対象回路に与えるノイズを含む電源電圧の電圧値を正確に知ることができるので、前記ノイズ耐性評価対象回路のノイズ耐性評価を高精度に行うことができる。
開示した第2の半導体集積回路装置によれば、前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第1の可変電流源が流す電流に増減変化が起こることにより前記第1の抵抗に発生する電圧降下の増減変化を高電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。
この場合、前記制御回路は、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせるので、前記第1の電源供給配線及び前記第2の電源供給配線に流れる電流の電流値を一定値に保ち、前記第1の電源供給配線及び前記第2の電源供給配線の寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、前記ノイズ耐性評価対象回路に与えるノイズを含む電源電圧の電圧値を正確に知ることができるので、前記ノイズ耐性評価対象回路のノイズ耐性評価を高精度に行うことができる。
開示した第3の半導体集積回路装置によれば、前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第1の可変電流源が流す電流に増減変化が起こることにより前記第2の抵抗に発生する電圧降下の増減変化を低電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。
この場合、前記制御回路は、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせるので、前記第1の電源供給配線及び前記第2の電源供給配線に流れる電流の電流値を一定値に保ち、前記第1の電源供給配線及び前記第2の電源供給配線の寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、前記ノイズ耐性評価対象回路に与えるノイズを含む電源電圧の電圧値を正確に知ることができるので、前記ノイズ耐性評価対象回路のノイズ耐性評価を高精度に行うことができる。
開示した第4の半導体集積回路装置によれば、前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第3の可変電流源が流す電流に増減変化が起こることにより前記第1の抵抗に発生する電圧降下の増減変化を高電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。また、前記第4の可変電流源が流す電流に増減変化が起こることにより前記第2の抵抗に発生する電圧降下の増減変化を低電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。
この場合、前記制御回路は、前記第3の可変電流源が流す電流の電流値と前記第4の可変電流源が流す電流の電流値と前記第5の可変電流源が流す電流の電流値との合計値を一定値に保たせるので、前記第1の電源供給配線及び前記第2の電源供給配線の寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、前記ノイズ耐性評価対象回路に与えるノイズを含む電源電圧の電圧値を正確に知ることができるので、前記ノイズ耐性評価対象回路のノイズ耐性評価を高精度に行うことができる。
開示した第1の半導体集積回路装置の試験方法によれば、前記第1の可変電流源が流す電流に増減変化が起こることにより前記第1の抵抗に発生する電圧降下の増減変化を高電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。また、前記第1の可変電流源が流す電流に増減変化が起こることにより前記第2の抵抗に発生する電圧降下の増減変化を低電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。
この場合、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせるので、前記第1の電源供給配線及び前記第2の電源供給配線に流れる電流の電流値を一定値に保ち、前記第1の電源供給配線及び前記第2の電源供給配線の寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、前記ノイズ耐性評価対象回路に与えるノイズを含む電源電圧の電圧値を正確に知ることができるので、前記ノイズ耐性評価対象回路のノイズ耐性評価を高精度に行うことができる。
開示した第2の半導体集積回路装置の試験方法によれば、前記第1の可変電流源が流す電流に増減変化が起こることにより前記第1の抵抗に発生する電圧降下の増減変化を高電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。
この場合、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせるので、前記第1の電源供給配線及び前記第2の電源供給配線に流れる電流の電流値を一定値に保ち、前記第1の電源供給配線及び前記第2の電源供給配線の寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、前記ノイズ耐性評価対象回路に与えるノイズを含む電源電圧の電圧値を正確に知ることができるので、前記ノイズ耐性評価対象回路のノイズ耐性評価を高精度に行うことができる。
開示した第3の半導体集積回路装置の試験方法によれば、前記第1の可変電流源が流す電流に増減変化が起こることにより前記第2の抵抗に発生する電圧降下の増減変化を低電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。
この場合、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせるので、前記第1の電源供給配線及び前記第2の電源供給配線に流れる電流の電流値を一定値に保ち、前記第1の電源供給配線及び前記第2の電源供給配線の寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、前記ノイズ耐性評価対象回路に与えるノイズを含む電源電圧の電圧値を正確に知ることができるので、前記ノイズ耐性評価対象回路のノイズ耐性評価を高精度に行うことができる。
開示した第4の半導体集積回路装置の試験方法によれば、前記第3の可変電流源が流す電流に増減変化が起こることにより前記第1の抵抗に発生する電圧降下の増減変化を高電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。また、前記第4の可変電流源が流す電流に増減変化が起こることにより前記第2の抵抗に発生する電圧降下の増減変化を低電位側の電源電圧のノイズとして前記ノイズ耐性評価対象回路に与えることができる。
この場合、前記第3の可変電流源が流す電流の電流値と前記第4の可変電流源が流す電流の電流値と前記第5の可変電流源が流す電流の電流値との合計値を一定値に保たせるので、前記第1の電源供給配線及び前記第2の電源供給配線の寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、前記ノイズ耐性評価対象回路に与えるノイズを含む電源電圧の電圧値を正確に知ることができるので、前記ノイズ耐性評価対象回路のノイズ耐性評価を高精度に行うことができる。
以下、図1〜図9を参照して、本発明の半導体集積回路装置及び半導体集積回路装置の試験方法の第1実施形態〜第4実施形態について説明する。本発明は、本発明の半導体集積回路装置及び半導体集積回路装置の試験方法の第1実施形態〜第4実施形態に限定されるものではない。
(第1実施形態)
図1は本発明の半導体集積回路装置の第1実施形態を外部電源と共に示す回路図である。図1中、14は本発明の半導体集積回路装置の第1実施形態、15は本発明の半導体集積回路装置の第1実施形態14に電源電圧を供給する外部電源である。本発明の半導体集積回路装置の第1実施形態14において、16はノイズ耐性評価対象回路、17Aは高電位側の電源供給配線、17Bは低電位側の電源供給配線である。電源供給配線17A、17Bには、ボンディングワイヤ等、半導体パッケージ内の電源配線や、外部電源15と本発明の半導体集積回路装置の第1実施形態14との接続部分の電源配線などが含まれる。
18Aは電源供給配線17Aとノイズ耐性評価対象回路16の高電位側の電源配線(VDD電源配線)との間に接続された抵抗、18Bは電源供給配線17Bとノイズ耐性評価対象回路16の低電位側の電源配線(VSS電源配線)との間に接続された抵抗である。
19は電源ノイズ発生用の可変電流源である。この可変電流源19は、抵抗18Aとノイズ耐性評価対象回路16の高電位側の電源配線との接続部分と、抵抗18Bとノイズ耐性評価対象回路16の低電位側の電源配線との接続部分との間に接続されている。
20は消費電流安定用の可変電流源であり、この可変電流源20は、抵抗18Aと電源供給配線17Aとの接続部分と、抵抗18Bと電源供給配線17Bとの接続部分との間に接続されている。
21は制御回路である。制御回路21は、外部から与えられるノイズ制御信号に制御されて可変電流源19、20を制御し、可変電流源19が流す電流の電流値と可変電流源20が流す電流の電流値との合計値を一定値に保たせ、可変電流源19が流す電流と可変電流源20が流す電流とに逆方向の増減変化を起こさせるものである。22はデカップリング容量であり、場合によっては、電源供給配線17A、17Bに発生してしまうインダクタンス成分による電源ノイズを軽減するためのものである。
本発明の半導体集積回路装置の試験方法の第1実施形態は、本発明の半導体集積回路装置の第1実施形態14を対象とするものであり、電源供給配線17A、17B間に外部電源15から電源電圧を供給する工程と、可変電流源19、20を制御し、可変電流源19が流す電流の電流値と可変電流源20が流す電流の電流値との合計値を一定値に保たせ、可変電流源19が流す電流と可変電流源20が流す電流とに増減変化を起こさせる工程とを含むものである。
可変電流源19が流す電流に増減変化を発生させると、抵抗18A、18Bに電圧降下(IRドロップ)の増減変化が発生する。抵抗18Aに発生する電圧降下の増減変化は、高電位側の電源電圧のノイズとしてノイズ耐性評価対象回路16に与えられる。抵抗18Bに発生する電圧降下の増減変化は、低電位側の電源電圧のノイズとしてノイズ耐性評価対象回路16に与えられる。
ここで、可変電流源19が流す電流の電流値をI1、可変電流源20が流す電流の電流値をI2とすると、制御回路21は、電流値I2が式(1)で示す値となるように可変電流源20を制御する。但し、電流値Iconstは、ノイズ耐性評価対象回路16が消費する電流より十分大きな値とする。
また、抵抗18Aに発生する電圧降下Vdeltaは、抵抗18Aの抵抗値をRとすると、式(2)に示すようになる。
また、電源供給配線17Aの寄生インピーダンスの抵抗成分をRp、インダクタンス成分をLpとすると、電源供給配線17Aに電流値Iの電流が流れた場合に、電源供給配線17Aに発生する電圧降下Vdropは、式(3)に示すようになる。
電源供給配線17Aを流れる電流は式(1)に示すようにIconstであり、Iconstは時間変動しないので、式(3)の第二項は常に0となる。したがって、ノイズ耐性評価対象回路16に与えられる電源電圧Vmacroは、抵抗18Bの抵抗値を抵抗18Aと同一、電源供給配線17Bに発生する電圧降下を電源供給配線17Aに発生する電圧降下と同一とし、外部電源15が出力する電圧をVsupplyとすると、式(4)に示すようになる。
このように、電源供給配線17A、17Bの寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができるので、ノイズ耐性評価対象回路16に与えるノイズを含む電源電圧の電圧値を正確に知ることができる。
そこで、ノイズ耐性評価対象回路16のノイズ耐性を測定する場合には、まず、可変電流源19が流す電流の電流値I1を許容範囲内の或る一定の値にし、ノイズ耐性評価対象回路16に与える電源電圧Vmacroの電圧値を測定し、ノイズ耐性評価対象回路16に与える電源電圧Vmacroよりも2Rp・Iconstだけ電圧が高くなるように、外部電源15の出力電圧Vsupplyを設定する。次に、ノイズ耐性評価対象回路16に与える電源ノイズ量を決め、ノイズ耐性評価対象回路16に与える電源電圧Vmacroがそのノイズが乗った電源電圧波形となるように、電流値I1、I2を変化させるようにする。
なお、可変電流源20を流れる電流が、式(1)から外れると、電源供給配線17A、17Bに流れる電流に時間変動が発生し、電源供給配線17A、17Bの寄生インピーダンスのインダクタンス成分Lpによる電源ノイズが発生してしまう。このインダクタンス成分Lpにより発生する電源ノイズを少なくするために、本発明の半導体集積回路装置の第1実施形態14では、可変電流源20に並列にデカップリング容量22を接続している。
(本発明の半導体集積回路装置の第1実施形態の第1具体例)
図2は本発明の半導体集積回路装置の第1実施形態の第1具体例を外部電源と共に示す回路図である。可変電流源19は、PMOSトランジスタ23で構成されている。PMOSトランジスタ23は、ソースを抵抗18Aとノイズ耐性評価対象回路16の高電位側の電源配線との接続部分に接続し、ドレインを抵抗18Bとノイズ耐性評価対象回路16の低電位側の電源配線との接続部分に接続している。
可変電流源20は、NMOSトランジスタ24と、抵抗25、26とで構成されている。NMOSトランジスタ24は、ドレインを抵抗25を介して抵抗18Aと電源供給配線17Aとの接続部分に接続し、ソースを抵抗26を介して抵抗18Bと電源供給配線17Bとの接続部分に接続している。
制御回路21は、NMOSトランジスタ27と、電源28と、電流源29と、アナログ信号からなるノイズ制御信号SBを入力するための入力端子30と、基板電位供給回路31とを有している。NMOSトランジスタ27は、ゲートを入力端子30に接続し、電源28を電源とし、電流源29を負荷素子とし、ソースフォロア回路を構成し、ソースをPMOSトランジスタ23のゲート、NMOSトランジスタ24のゲート及び基板電位供給回路31の入力ノードに接続している。
基板電位供給回路31は、PMOSトランジスタ23及びNMOSトランジスタ24のゲート電圧を変化させた場合においても、PMOSトランジスタ23のソース・ドレイン間電流とNMOSトランジスタ24のドレイン・ソース間電流との合計値が正確に一定値となるように調整された基板電位をNMOSトランジスタ24に供給するものである。
図3は基板電位供給回路31の構成を示す回路図である。図3中、32は高電位側の電源配線、33は低電位側の電源配線、34は入力ノード、35はPMOSトランジスタ、36〜38はNMOSトランジスタ、39、40は抵抗、41は差動増幅器、42は出力ノードである。入力ノード34にはNMOSトランジスタ27のソース電圧が供給され、出力ノード42に出力される電圧VOがNMOSトランジスタ24に基板電位として供給される。
本例では、PMOSトランジスタ35とNMOSトランジスタ38とのサイズ比が、PMOSトランジスタ23とNMOSトランジスタ24とのサイズ比と同一となるように設計する。また、基板電位供給回路31が基板電位調整動作をしない場合(入力ノード34の電位=0Vの場合)、PMOSトランジスタ35に流れる電流Ipと、NMOSトランジスタ38に流れる電流Inとの大小関係が、Ip>Inとなるように、PMOSトランジスタ35、NMOSトランジスタ38、PMOSトランジスタ23、NMOSトランジスタ24のサイズを決定する。
ここで、入力ノード34に電圧を加えると、Ip>Inであることから、差動増幅器41の反転入力端子の電圧をVp、差動増幅器41の非反転入力端子の電圧をVnとすると、Vp<Vnとなり、出力ノード42の電位VOが高くなる。出力ノード42の電圧VOの電位が高くなると、基板効果によって、NMOSトランジスタ38のオン抵抗値が減少し、NMOSトランジスタ38に流れる電流Inが増加する。最終的に、出力ノード42の電位VOの増加は、Vp=Vnとなる時点、つまり、Ip=Inとなった時点で止まり、出力ノード42の電圧VOは、PMOSトランジスタ35とNMOSトランジスタ38の電流値が等しくなるような電位となる。
本発明の半導体集積回路装置の第1実施形態の第1具体例においては、ノイズ制御信号SBの電位を増減変化させることにより、PMOSトランジスタ23が流す電流に増減変化を発生させることができ、これにより抵抗18A、18Bに発生する電圧降下の増減変化を電源ノイズとしてノイズ耐性評価対象回路16に与えることができる。
この場合において、ノイズ制御信号SBの電位が高くなる場合は、PMOSトランジスタ23に流れる電流が減少し、NMOSトランジスタ24に流れる電流が増加する。ノイズ制御信号SBの電位が低くなる場合は、PMOSトランジスタ23に流れる電流が増加し、NMOSトランジスタ24に流れる電流が減少する。また、この場合、PMOSトランジスタ23及びNMOSトランジスタ24の電流変化の絶対値が等しくなるように、ノイズ制御信号SBの電位に応じたNMOSトランジスタ24の基板電位VOが基板電位供給回路31により供給される。
ここで、例えば、ノイズ耐性評価対象回路16に与える標準の電源電圧を1.2Vとし、電源ノイズが高電位側及び低電位側のそれぞれに最大で±100mVで発生するとする。また、電源供給配線17A、17Bの寄生インピーダンスのインダクタンス成分Lpを数百〜数千ピコ・ヘンリーとし、電源ノイズは100psで100mVの早さでステップ状に変動するものとする。
そこで、ノイズ耐性評価対象回路16に対して、100mV/100psで変化する信号を与えると、電源供給配線17A、17Bに流れる電流Iの時間変化は、dI/dt=1×109となる。したがって、電源供給配線17A、17Bで発生する電圧変動は、それぞれ、Lp(dI/dt)=0.1〜1.0[V]程度となる。これは、電源電圧や電源ノイズに比べて無視できない大きさの電圧変動であり、何らの対策も講じない場合には、電源供給配線17A、17Bの寄生インピーダンスによって起こる電圧変動により、ノイズ耐性評価対象回路16に目的の電源ノイズを与えることは困難である。
本発明の半導体集積回路装置の第1実施形態14の第1具体例において、抵抗18A、18B、25、26の抵抗値を1Ω、PMOSトランジスタ23に流れる電流及びNMOSトランジスタ24に流れる電流を0〜200mA、外部電源15の出力電圧を1.4Vとし、ノイズ耐性評価対象回路16に、1.0〜1.4Vの間の任意の電源変動を起こさせるとすると、電源供給配線17A、17Bに流れる電流値は200mAで一定のため、電源供給配線17A、17Bの寄生インピーダンスによって発生する電圧変動を無視することができる。
本発明の半導体集積回路装置の第1実施形態14の第1具体例においては、アナログ信号からなるノイズ制御信号SBの増減変化の程度を変えることにより、電源ノイズ量を変化させることができるので、図10に示す従来の半導体集積回路装置の場合よりも多くの種類の電源ノイズをノイズ耐性評価対象回路16に与えることができる。
(本発明の半導体集積回路装置の第1実施形態の第2具体例)
図4は本発明の半導体集積回路装置の第1実施形態の第2具体例を外部電源と共に示す回路図である。可変電流源19は、NMOSトランジスタ45〜47で構成されている。NMOSトランジスタ45〜47は、ドレインを抵抗18Aとノイズ耐性評価対象回路16の高電位側の電源配線との接続部分に接続し、ソースを抵抗18Bとノイズ耐性評価対象回路16の低電位側の電源配線との接続部分に接続している。
可変電流源20は、NMOSトランジスタ48〜50で構成されている。NMOSトランジスタ48〜50は、ドレインを抵抗18Aと電源供給配線17Aとの接続部分に接続し、ソースを抵抗18Bと電源供給配線17Bとの接続部分に接続している。NMOSトランジスタ45〜50は、全て同一の電流値を流すものでも良いし、流す電流に重み付けをしても良い。
制御回路21は、デジタル信号からなるノイズ制御信号SC1〜SC3を入力するための入力端子51〜53と、ノイズ制御信号SC1〜SC3を反転するインバータ54〜56とを有している。入力端子51は、NMOSトランジスタ45のゲート及びインバータ54の入力端子に接続されている。入力端子52は、NMOSトランジスタ46のゲート及びインバータ55の入力端子に接続されている。入力端子53は、NMOSトランジスタ47のゲート及びインバータ56の入力端子に接続されている。
インバータ54の出力端子は、NMOSトランジスタ48のゲートに接続されている。インバータ55の出力端子は、NMOSトランジスタ49のゲートに接続されている。インバータ56の出力端子は、NMOSトランジスタ50のゲートに接続されている。
ノイズ制御信号SC1〜SC3により、NMOSトランジスタ45〜47中の1以上のNMOSトランジスタと、NMOSトランジスタ48〜50中の1以上のNMOSトランジスタとをスイッチングさせることにより電源ノイズを発生させることができる。NMOSトランジスタ45〜47中のスイッチングさせるNMOSトランジスタの数と、NMOSトランジスタ48〜50中のスイッチングさせるNMOSトランジスタの数は同数となるので、外部電源15から見ると、ONとなっているNMOSトランジスタの数は常に一定であり、電源供給配線17A、17Bに流れる電流の電流値は一定値となる。
また、NMOSトランジスタ45〜50のサイズを同一とする場合には、スイッチングさせるNMOSトランジスタの数を変えることにより、変動レベルの異なる電源ノイズを発生させることができる。また、NMOSトランジスタ45〜50が流す電流に重み付けをする場合には、スイッチングするNMOSトランジスタの数を変える場合のみならず、スイッチングさせるNMOSトランジスタの数が1個の場合でも、スイッチングさせるNMOSトランジスタを変えることにより、変動レベルの異なる電源ノイズを発生させることができる。したがって、図10に示す従来の半導体集積回路装置の場合よりも多くの種類の電源ノイズをノイズ耐性評価対象回路16に与えることができる。
また、ノイズ制御信号SC1〜SC3の電位を本発明の半導体集積回路装置の第1実施形態14が使用する基本クロックの周期で変化させれば、基本クロックに同期した電源ノイズをノイズ耐性評価対象回路16に与えることができる。また、ノイズ制御信号SC1〜SC3の電位を基本クロックの周期より遅い周期で変化させれば、基本クロックより遅い周期の電源ノイズをノイズ耐性評価対象回路16に与えることができる。また、ノイズ制御信号SC1〜SC3の電位を基本クロックよりも早い周期で変化させれば、基本クロック内で変動する電源ノイズを与えることができる。
以上のように、本発明の半導体集積回路装置の第1実施形態14によれば、可変電流源19が流す電流に増減変化を起こさせることにより抵抗18Aに発生する電圧変化の増減変化を高電位側の電源電圧のノイズとしてノイズ耐性評価対象回路16に与えることができる。また、可変電流源20が流す電流に増減変化を起こさせることにより抵抗18Bに発生する電圧降下の増減変化を低電位側の電源電圧のノイズとしてノイズ耐性評価対象回路16に与えることができる。
この場合、制御回路21は、可変電流源19、20を制御し、可変電流源19が流す電流の電流値と可変電流源20が流す電流の電流値との合計値を一定値に保たせるので、電源供給配線17A、17Bに流れる電流の電流値を一定値にし、電源供給配線17A、17Bの寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、ノイズ耐性評価対象回路16に与える電源ノイズを含む電源電圧の電圧値を正確に知ることができるので、ノイズ耐性評価対象回路16のノイズ耐性評価を高精度に行うことができる。
(第2実施形態)
図5は本発明の半導体集積回路装置の第2実施形態を外部電源と共に示す回路図である。本発明の半導体集積回路装置の第2実施形態57は、本発明の半導体集積回路装置の第1実施形態14が設ける低電位側の抵抗18Bを削除し、その他については、本発明の半導体集積回路装置の第1実施形態14と同様に構成したものである。可変電流源19、20及び制御回路21は、図2又は図4に示す場合と同様に構成することができる。
本発明の半導体集積回路装置の試験方法の第2実施形態は、本発明の半導体集積回路装置の第2実施形態57を対象とするものであり、電源供給配線17A、17Bとの間に外部電源15から電源電圧を供給する工程と、可変電流源19、20を制御し、可変電流源19が流す電流の電流値と可変電流源20が流す電流の電流値との合計値を一定値に保たせ、可変電流源19が流す電流と可変電流源20が流す電流とに増減変化を起こさせる工程とを含むものである。
本発明の半導体集積回路装置の第2実施形態57によれば、可変電流源19が流す電流に増減変化を起こさせることにより抵抗18Aに発生する電圧降下の増減変化を高電位側の電源電圧のノイズとしてノイズ耐性評価対象回路16に与えることができる。
この場合、制御回路21は、可変電流源19、20を制御し、可変電流源19が流す電流の電流値と可変電流源20が流す電流の電流値との合計値を一定値に保たせるので、電源供給配線17A、17Bに流れる電流の電流値を一定値にし、電源供給配線17A、17Bの寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、ノイズ耐性評価対象回路16に与える電源ノイズを含む電源電圧の電圧値を正確に知ることができるので、ノイズ耐性評価対象回路16のノイズ耐性評価を高精度に行うことができる。
(第3実施形態)
図6は本発明の半導体集積回路装置の第3実施形態を外部電源と共に示す回路図である。本発明の半導体集積回路装置の第3実施形態58は、本発明の半導体集積回路装置の第1実施形態14が設ける高電位側の抵抗18Aを削除し、その他については、本発明の半導体集積回路装置の第1実施形態14と同様に構成したものである。可変電流源19、20及び制御回路21は、図2又は図4に示す場合と同様に構成することができる。
本発明の半導体集積回路装置の試験方法の第3実施形態は、本発明の半導体集積回路装置の第3実施形態58を対象とするものであり、電源供給配線17A、17Bとの間に外部電源15から電源電圧を供給する工程と、可変電流源19、20を制御し、可変電流源19が流す電流の電流値と可変電流源20が流す電流の電流値との合計値を一定値に保たせ、可変電流源19が流す電流と可変電流源20が流す電流とに増減変化を起こさせる工程とを含むものである。
本発明の半導体集積回路装置の第3実施形態58によれば、可変電流源19が流す電流に増減変化を起こさせることにより抵抗18Bに発生する電圧降下の増減変化を低電位側の電源電圧のノイズとしてノイズ耐性評価対象回路16に与えることができる。
この場合、制御回路21は、可変電流源19、20を制御し、可変電流源19が流す電流の電流値と可変電流源20が流す電流の電流値との合計値を一定値に保たせるので、電源供給配線17A、17Bに流れる電流の電流値を一定値にし、電源供給配線17A、17Bの寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、ノイズ耐性評価対象回路16に与える電源ノイズを含む電源電圧の電圧値を正確に知ることができるので、ノイズ耐性評価対象回路16のノイズ耐性評価を高精度に行うことができる。
(第4実施形態)
図7は本発明の半導体集積回路装置の第4実施形態を外部電源と共に示す回路図である。図7中、60は本発明の半導体集積回路装置の第1実施形態、61は本発明の半導体集積回路装置の第1実施形態60に電源電圧を供給する外部電源である。本発明の半導体集積回路装置の第4実施形態60において、62はノイズ耐性評価対象回路、63Aは高電位側の電源供給配線、63Bは低電位側の電源供給配線である。電源供給配線63A、63Bには、ボンディングワイヤ等、半導体パッケージ内の電源配線や、外部電源61と本発明の半導体集積回路装置の第4実施形態60との接続部分の電源配線などが含まれる。
64Aは電源供給配線63Aとノイズ耐性評価対象回路62の高電位側の電源配線との間に接続された抵抗、64Bは電源供給配線63Bとノイズ耐性評価対象回路62の低電位側の電源配線との間に接続された抵抗である。
65は高電位側の電源ノイズ発生用の可変電流源である。可変電流源65は、抵抗64Aとノイズ耐性評価対象回路62の高電位側の電源配線との接続部分と、抵抗64Bと電源供給配線63Bとの接続部分との間に接続されている。
66は低電位側の電源ノイズ発生用の可変電流源である。可変電流源66は、抵抗64Aと電源供給配線63Aとの接続部分と、抵抗64Bとノイズ耐性評価対象回路62の低電位側の電源配線との接続部分との間に接続されている。
67は消費電流安定用の可変電流源である。可変電流源67は、抵抗64Aと電源供給配線63Aとの接続部分と、抵抗64Bと電源供給配線63Bとの接続部分との間に接続されている。
68は制御回路である。制御回路68は、外部から与えられるノイズ制御信号に制御されて可変電流源65〜67を制御し、可変電流源65が流す電流の電流値と可変電流源66が流す電流の電流値と可変電流源67が流す電流の電流値との合計値を一定値に保たせ、可変電流源65が流す電流と可変電流源66が流す電流とのいずれか一方又は両方と、可変電流源67が流す電流とに増減変化を起こさせるものである。
本発明の半導体集積回路装置の試験方法の第4実施形態は、本発明の半導体集積回路装置の第4実施形態60を対象とするものであり、電源供給配線63A、63B間に外部電源61から電源電圧を供給する工程と、可変電流源65〜67を制御し、可変電流源65が流す電流の電流値と可変電流源66が流す電流の電流値と可変電流源67が流す電流の電流値との合計値を一定値に保たせ、可変電流源65が流す電流と可変電流源66が流す電流とのいずれか一方又は両方と、可変電流源67が流す電流とに増減変化を起こさせる工程とを含むものである。
ノイズ耐性評価対象回路62に高電位側の電源ノイズのみを与える場合には、可変電流源66が流す電流の電流値を一定にし、可変電流源65が流す電流に増減変化を起こさせる。このようにすると、抵抗64Aに電圧降下の増減変化が発生し、この抵抗64Aに発生する電圧降下の増減変化が高電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられる。
また、ノイズ耐性評価対象回路62に低電位側の電源ノイズのみを与える場合には、可変電流源65が流す電流の電流値を一定にし、可変電流源66が流す電流に増減変化を起こさせる。このようにすると、抵抗64Bに電圧降下の増減変化が発生し、この抵抗64Bに発生する電圧降下の増減変化が低電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられる。
また、ノイズ耐性評価対象回路62に高電位側及び低電位側の電源ノイズを与える場合には、可変電流源65、66が流す電流に増減変化を起こさせる。このようにすると、抵抗64A、64Bのそれぞれに電圧降下の増減変化が発生し、抵抗64Aに発生する電圧降下の増減変化が高電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられると共に、抵抗64Bに発生する電圧降下の増減変化が低電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられる。
なお、可変電流源65が流す電流と可変電流源66が流す電流とに同一方向の増減変化を起こさせる場合には、ノイズ耐性評価対象回路62の高電位側の電源配線と低電位側の電源配線とに同位相の電源ノイズを与えることができる。また、可変電流源65が流す電流と可変電流源66が流す電流とに逆方向の増減変化を起こさせる場合には、ノイズ耐性評価対象回路62の高電位側の電源配線と低電位側の電源配線とに逆位相の電源ノイズを与えることができる。
(本発明の半導体集積回路装置の第4実施形態の第1具体例)
図8は本発明の半導体集積回路装置の第4実施形態の第1具体例を外部電源と共に示す回路図である。可変電流源65は、PMOSトランジスタ70で構成されている。PMOSトランジスタ70は、ソースを抵抗64Aとノイズ耐性評価対象回路62の高電位側の電源配線との接続部分に接続し、ドレインを抵抗64Bと電源供給配線63Bとの接続部分に接続している。
可変電流源66は、PMOSトランジスタ71で構成されている。PMOSトランジスタ71は、ソースを抵抗64Aと電源供給配線63Aとの接続部分に接続し、ドレインを抵抗64Bとノイズ耐性評価対象回路62の低電位側の電源配線との接続部分に接続している。
可変電流源67は、NMOSトランジスタ72、73と、抵抗74、75とで構成されている。NMOSトランジスタ72は、ドレインを抵抗74を介して抵抗64Aと電源供給配線63Aとの接続部分に接続し、ソースを抵抗64Bと電源供給配線63Bとの接続部分に接続している。NMOSトランジスタ73は、ドレインを抵抗64Aと電源供給配線63Bとの接続部分に接続し、ソースを抵抗75を介して抵抗64Bと電源供給配線63Bとの接続部分に接続している。
制御回路68は、アナログ信号からなるノイズ制御信号SD1、SD2を入力するための入力端子76、77と、PMOSトランジスタ70及びNMOSトランジスタ72を制御する制御回路78と、PMOSトランジスタ71及びNMOSトランジスタ73を制御する制御回路79とを有している。
制御回路78は、PMOSトランジスタ70及びNMOSトランジスタ72にゲート電圧を供給すると共に、NMOSトランジスタ72に基板電位を供給するものである。制御回路79は、PMOSトランジスタ71及びNMOSトランジスタ73にゲート電圧を供給すると共に、NMOSトランジスタ73に基板電位を供給するものである。
制御回路78は、NMOSトランジスタ80と、電源81と、電流源82と、基板電位供給回路83とを有している。NMOSトランジスタ80は、ゲートを入力端子76に接続し、電源81を電源とし、電流源82を負荷素子とし、ソースフォロア回路を構成している。基板電位供給回路83は、図3に示す基板電位供給回路31と同様に構成される。
制御回路79は、NMOSトランジスタ84と、電源85と、電流源86と、基板電位供給回路87とを有している。NMOSトランジスタ84は、ゲートを入力端子77に接続し、電源85を電源とし、電流源86を負荷素子とし、ソースフォロア回路を構成している。基板電位供給回路87は、図3に示す基板電位供給回路31と同様に構成される。
本発明の半導体集積回路装置の第4実施形態60の第1具体例においては、ノイズ耐性評価対象回路62に高電位側の電源ノイズのみを与える場合には、例えば、ノイズ制御信号SD2を中間電位に固定し、ノイズ制御信号SD1の電位を増減変化させる。このようにすると、PMOSトランジスタ71及びNMOSトランジスタ73が流す電流の電流値を一定とし、PMOSトランジスタ70及びNMOSトランジスタ72が流す電流に逆方向の増減変化を起こさせることができる。この場合、PMOSトランジスタ70が流す電流の増減変化により抵抗64Aに電圧降下の増減変化が発生し、この抵抗64Aの電圧降下の増減変化が高電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられる。
また、ノイズ耐性評価対象回路62に低電位側の電源ノイズのみを与える場合には、例えば、ノイズ制御信号SD1を中間電位に固定し、ノイズ制御信号SD2の電位を増減変化させる。このようにすると、PMOSトランジスタ70及びNMOSトランジスタ72が流す電流の電流値を一定とし、PMOSトランジスタ71及びNMOSトランジスタ73が流す電流に逆方向の増減変化を起こさせることができる。この場合、PMOSトランジスタ71が流す電流の増減変化により抵抗64Bに電圧降下の増減変化が発生し、この抵抗64Bの電圧降下の増減変化が低電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられる。
また、ノイズ耐性評価対象回路62に高電位側及び低電位側の電源ノイズを与える場合には、ノイズ制御信号SD1、SD2の電位を増減変化させる。このようにすると、PMOSトランジスタ70及びNMOSトランジスタ72が流す電流に逆方向の増減変化を起こさせることができると共に、PMOSトランジスタ71及びNMOSトランジスタ73が流す電流に逆方向の増減変化を起こさせることができる。この場合、PMOSトランジスタ70が流す電流の増減変化により抵抗64Aに電圧降下の増減変化が発生し、この抵抗64Aの電圧降下の増減変化が高電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられる。また、PMOSトランジスタ71が流す電流の増減変化により抵抗64Bに電圧降下の増減変化が発生し、この抵抗64Bの電圧降下の増減変化が低電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられる。
なお、ノイズ制御信号SD1の電位が高くなる場合は、PMOSトランジスタ70に流れる電流が減少し、NMOSトランジスタ72に流れる電流が増加する。ノイズ制御信号SD1の電位が低くなる場合は、PMOSトランジスタ70に流れる電流が増加し、NMOSトランジスタ72に流れる電流が減少する。これらの場合、PMOSトランジスタ70及びNMOSトランジスタ72の電流変化の絶対値が等しくなるように、ノイズ制御信号SD1の電位に応じたNMOSトランジスタ72の基板電位VO1が基板電位供給回路83により供給される。
また、ノイズ制御信号SD2の電位が高くなる場合は、PMOSトランジスタ71に流れる電流が減少し、NMOSトランジスタ73に流れる電流が増加する。ノイズ制御信号SD2の電位が低くなる場合は、PMOSトランジスタ71に流れる電流が増加し、NMOSトランジスタ73に流れる電流が減少する。これらの場合、PMOSトランジスタ71及びNMOSトランジスタ73の電流変化の絶対値が等しくなるように、ノイズ制御信号SD2の電位に応じたNMOSトランジスタ73の基板電位VO2が基板電位供給回路87により供給される。
(本発明の半導体集積回路装置の第4実施形態の第2具体例)
図9は本発明の半導体集積回路装置の第4実施形態の第2具体例を外部電源と共に示す回路図である。可変電流源65は、NMOSトランジスタ88、89で構成されている。NMOSトランジスタ88、89は、ドレインを抵抗64Aとノイズ耐性評価対象回路62の高電位側の電源配線との接続部分に接続し、ソースを抵抗64Bと電源供給配線63Bとの接続部分に接続している。
可変電流源66は、NMOSトランジスタ90、91で構成されている。NMOSトランジスタ90、91は、ドレインを抵抗64Aと電源供給配線63Aとの接続部分に接続し、ソースを抵抗64Bとノイズ耐性評価対象回路62の低電位側の電源配線との接続部分に接続している。
可変電流源67は、NMOSトランジスタ92〜95で構成されている。NMOSトランジスタ92〜95は、ドレインを抵抗64Aと電源供給配線63Aとの接続部分に接続し、ソースを抵抗64Bと電源供給配線63Bとの接続部分に接続している。
制御回路68は、デジタル信号からなるノイズ制御信号SE1〜SE4を入力するための入力端子96〜99と、ノイズ制御信号SE1〜SE4を反転するインバータ100〜103とを有している。入力端子96は、NMOSトランジスタ88のゲート及びインバータ100の入力端子に接続されている。入力端子97は、NMOSトランジスタ89のゲート及びインバータ101の入力端子に接続されている。入力端子98は、NMOSトランジスタ90のゲート及びインバータ102の入力端子に接続されている。入力端子99は、NMOSトランジスタ91のゲート及びインバータ103の入力端子に接続されている。
インバータ100の出力端子はNMOSトランジスタ92のゲートに接続されている。インバータ101の出力端子はNMOSトランジスタ93のゲートに接続されている。インバータ102の出力端子はNMOSトランジスタ94のゲートに接続されている。インバータ103の出力端子はNMOSトランジスタ95のゲートに接続されている。
ノイズ耐性評価対象回路62に高電位側の電源ノイズのみを与える場合には、例えば、ノイズ制御信号SE3、SE4をHレベルに固定し、ノイズ制御信号SE1、SE2のいずれか一方又は両方の電位を変化させる。このようにすると、PMOSトランジスタ90、91はON、NMOSトランジスタ94、95はOFFに固定され、PMOSトランジスタ88、89のいずれか一方又は両方及びNMOSトランジスタ92、93のいずれか一方又は両方がスイッチング動作を行うことになる。この場合、PMOSトランジスタ88、89のいずれか一方又は両方が流す電流の増減変化により抵抗64Aに電圧降下の増減変化が発生し、この抵抗64Aの電圧降下の増減変化が高電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられる。
また、この場合、NMOSトランジスタ88、89中のスイッチングするNMOSトランジスタの数と、NMOSトランジスタ92、93中のスイッチングするNMOSトランジスタの数は同数となるので、外部電源61から見ると、ONとなっているNMOSトランジスタの数は一定であり、電源供給配線63A、63Bに流れる電流の電流値は一定値となる。
また、ノイズ耐性評価対象回路62に低電位側の電源ノイズのみを与える場合には、例えば、ノイズ制御信号SE1、SE2をHレベルに固定し、ノイズ制御信号SE3、SE4のいずれか一方又は両方の電位を変化させる。このようにすると、PMOSトランジスタ88、89はON、NMOSトランジスタ92、93はOFFに固定され、PMOSトランジスタ90、91のいずれか一方又は両方及びNMOSトランジスタ94、95のいずれか一方又は両方がスイッチング動作を行うことになる。この場合、PMOSトランジスタ90、91のいずれか一方又は両方が流す電流の増減変化により抵抗64Bに電圧降下の増減変化が発生し、この抵抗64Bの電圧降下の増減変化が低電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられる。
また、この場合、NMOSトランジスタ90、91中のスイッチングするNMOSトランジスタの数と、NMOSトランジスタ94、95中のスイッチングするNMOSトランジスタの数は同数となるので、外部電源61から見ると、ONとなっているNMOSトランジスタの数は一定であり、電源供給配線63A、63Bに流れる電流の電流値は一定値となる。
ノイズ耐性評価対象回路62に高電位側及び低電位側の電源ノイズを与える場合には、ノイズ制御信号SE1、SE2のいずれか一方又は両方及びノイズ制御信号SE3、SE4のいずれか一方又は両方の電位を変化させる。このようにすると、PMOSトランジスタ88、89のいずれか一方又は両方、PMOSトランジスタ90、91のいずれか一方又は両方、NMOSトランジスタ92、93のいずれか一方又は両方、及び、NMOSトランジスタ94、95のいずれか一方又は両方がスイッチング動作を行うことになる。
この場合、PMOSトランジスタ88、89のいずれか一方又は両方が流す電流の増減変化により抵抗64Aに電圧降下の増減変化が発生し、この抵抗64Aの電圧降下の増減変化が高電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられると共に、PMOSトランジスタ90、91のいずれか一方又は両方が流す電流の増減変化により抵抗64Bに電圧降下の増減変化が発生し、この抵抗64Bの電圧降下の増減変化が低電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えられる。
また、この場合、NMOSトランジスタ88、89中のスイッチングするNMOSトランジスタの数と、NMOSトランジスタ92、93中のスイッチングするNMOSトランジスタの数は同数となる。また、NMOSトランジスタ90、91中のスイッチングするNMOSトランジスタの数と、NMOSトランジスタ94、95中のスイッチングするNMOSトランジスタの数は同数となる。したがって、外部電源61から見ると、ONとなっているNMOSトランジスタの数は一定であり、電源供給配線63A、63Bに流れる電流の電流値は一定値となる。
また、ノイズ制御信号SE1〜SE4の電位を本発明の半導体集積回路装置の第4実施形態60が使用する基本クロックの周期で変化させれば、基本クロックに同期した電源ノイズをノイズ耐性評価対象回路62に与えることができる。また、ノイズ制御信号SE1〜SE2の電位を基本クロックの周期より遅い周期で変化させれば、基本クロックより遅い周期の電源ノイズをノイズ耐性評価対象回路62に与えることができる。また、ノイズ制御信号SE1〜SE4の電位を基本クロックよりも早い周期で変化させれば、基本クロック内で変動する電源ノイズを与えることができる。
以上のように、本発明の半導体集積回路装置の第4実施形態60によれば、可変電流源65が流す電流に増減変化を起こさせることにより抵抗64Aに発生する電圧降下の増減変化を高電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えることができる。また、可変電流源66が流す電流に増減変化を起こさせることにより抵抗64Bに発生する電圧降下の増減変化を低電位側の電源電圧のノイズとしてノイズ耐性評価対象回路62に与えることができる。
この場合、制御回路68は、可変電流源65〜67を制御し、可変電流源65が流す電流の電流値と可変電流源66が流す電流の電流値と可変電流源67が流す電流の電流値の合計値を一定値に保たせるので、電源供給配線63A、63Bに流れる電流の電流値を一定値にし、電源供給配線63A、63Bの寄生インピーダンスによる電圧降下を抵抗成分のみの電圧降下とすることができる。この結果、ノイズ耐性評価対象回路62に与えるノイズを含む電源電圧の電圧値を正確に知ることができるので、ノイズ耐性評価対象回路62のノイズ耐性評価を高精度に行うことができる。
ここで、本発明の半導体集積回路装置及び半導体集積回路装置の試験方法を整理すると、本発明の半導体集積回路装置及び半導体集積回路装置の試験方法には、少なくとも、以下の半導体集積回路装置及び半導体集積回路装置の試験方法が含まれる。
(付記1)
ノイズ耐性評価対象回路と、
前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続された第1の抵抗と、
前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続された第2の抵抗と、
前記第1の抵抗と前記第1の電源配線との接続部分と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続された第1の可変電流源と、
前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第2の可変電流源と、
前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせる制御回路と、
を有することを特徴とする半導体集積回路装置。
(付記2)
ノイズ耐性評価対象回路と、
前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続された第1の抵抗と、
前記第1の抵抗と前記第1の電源配線との接続部分と、前記ノイズ耐性評価対象回路の第2の電源配線との間に接続された第1の可変電流源と、
前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の電源配線との間に接続された第2の可変電流源と、
前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせる制御回路と、
を有することを特徴とする半導体集積回路装置。
(付記3)
ノイズ耐性評価対象回路と、
前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続された第2の抵抗と、
前記ノイズ耐性評価対象回路の第1の電源配線と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続された第1の可変電流源と、
前記第1の電源配線と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第2の可変電流源と、
前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせる制御回路と、
を有することを特徴とする半導体集積回路装置。
(付記4)
前記第1の可変電流源は、可変電流源用トランジスタとして第1導電型の第1の電界効果トランジスタを有し、
前記第2の可変電流源は、可変電流源用トランジスタとして第2導電型の第2の電界効果トランジスタを有し、
前記制御回路は、前記第1の電界効果トランジスタのゲート及び前記第2の電界効果トランジスタのゲートにアナログ制御信号を与えること
を特徴とする付記1乃至3に記載の半導体集積回路装置。
(付記5)
前記制御回路は、前記第1の電界効果トランジスタが流す電流の増減変化の絶対値と前記第2の電界効果トランジスタが流す電流の増減変化の絶対値とが同一となるように基板電位を前記第2の電界効果トランジスタに供給する基板電位供給回路を有すること
を特徴とする付記4に記載の半導体集積回路装置。
(付記6)
ノイズ耐性評価対象回路と、
前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続された第1の抵抗と、
前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続された第2の抵抗と、
前記第1の抵抗と前記第1の電源配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第3の可変電流源と、
前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続された第4の可変電流源と、
前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第5の可変電流源と、
前記ノイズ耐性評価対象回路のノイズ耐性測定時に、前記第3の可変電流源と前記第4の可変電流源と前記第5の可変電流源とを制御し、前記第3の可変電流源が流す電流の電流値と前記第4の可変電流源が流す電流の電流値と前記第5の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第3の可変電流源が流す電流と前記第4の可変電流源が流す電流とのいずれか一方又は両方と、前記第5の可変電流源が流す電流とに増減変化を起こさせる制御回路と、
を有することを特徴とする半導体集積回路装置。
(付記7)
ノイズ耐性評価対象回路と、
前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続された第1の抵抗と、
前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続された第2の抵抗と、
前記第1の抵抗と前記第1の電源配線との接続部分と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続された第1の可変電流源と、
前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第2の可変電流源と、
を有する半導体集積回路装置の試験方法であって、
前記第1の電源供給配線と前記第2の電源供給配線との間に外部から電源電圧を供給する工程と、
前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせる工程と、
を含むことを特徴とする半導体集積回路装置の試験方法。
(付記8)
ノイズ耐性評価対象回路と、
前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続された第1の抵抗と、
前記第1の抵抗と前記第1の電源配線との接続部分と、前記ノイズ耐性評価対象回路の第2の電源配線との間に接続された第1の可変電流源と、
前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の電源配線との間に接続された第2の可変電流源と、
を有する半導体集積回路装置の試験方法であって、
前記第1の電源供給配線と前記第2の電源供給配線との間に外部から電源電圧を供給する工程と、
前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせる工程と、
を含むことを特徴とする半導体集積回路装置の試験方法。
(付記9)
ノイズ耐性評価対象回路と、
前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続された第2の抵抗と、
前記ノイズ耐性評価対象回路の第1の電源配線と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続された第1の可変電流源と、
前記第1の電源配線と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第2の可変電流源と、
を有する半導体集積回路装置の試験方法であって、
前記第1の電源供給配線と前記第2の電源供給配線との間に外部から電源電圧を供給する工程と、
前記第1の可変電流源と前記第2の可変電流源とを制御し、前記第1の可変電流源が流す電流の電流値と前記第2の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第1の可変電流源が流す電流と前記第2の可変電流源が流す電流とに増減変化を起こさせる工程と、
を含むことを特徴とする半導体集積回路装置の試験方法。
(付記10)
ノイズ耐性評価対象回路と、
前記ノイズ耐性評価対象回路の第1の電源配線と第1の電源供給配線との間に接続された第1の抵抗と、
前記ノイズ耐性評価対象回路の第2の電源配線と第2の電源供給配線との間に接続された第2の抵抗と、
前記第1の抵抗と前記第1の電源配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第3の可変電流源と、
前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源配線との接続部分との間に接続された第4の可変電流源と、
前記第1の抵抗と前記第1の電源供給配線との接続部分と、前記第2の抵抗と前記第2の電源供給配線との接続部分との間に接続された第5の可変電流源と、
を有する半導体集積回路装置の試験方法であって、
前記第1の電源供給配線と前記第2の電源供給配線との間に外部から電源電圧を供給する工程と、
前記第3の可変電流源と前記第4の可変電流源と前記第5の可変電流源とを制御し、前記第3の可変電流源が流す電流の電流値と前記第4の可変電流源が流す電流の電流値と前記第5の可変電流源が流す電流の電流値との合計値を一定値に保たせ、前記第3の可変電流源が流す電流と前記第4の可変電流源が流す電流とのいずれか一方又は両方と、前記第5の可変電流源が流す電流とに増減変化を起こさせる工程と、
を含むことを特徴とする半導体集積回路装置の試験方法。