JPH09179644A - 温度補償基準電流発生器 - Google Patents
温度補償基準電流発生器Info
- Publication number
- JPH09179644A JPH09179644A JP8285524A JP28552496A JPH09179644A JP H09179644 A JPH09179644 A JP H09179644A JP 8285524 A JP8285524 A JP 8285524A JP 28552496 A JP28552496 A JP 28552496A JP H09179644 A JPH09179644 A JP H09179644A
- Authority
- JP
- Japan
- Prior art keywords
- current
- temperature
- reference current
- main
- temperature coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Abstract
(57)【要約】
【課題】 電流源によって発生される2つの電流の減算
に基づく、温度補償基準電流発生器を提供する。 【解決手段】VddとGndとの間でバイアスされる基準
電流発生器15は、第1および第22の電流I1,I2
を発生する2つの電流源11,12を備えている。第2
の電流は、ミラーされて、ノード17で第1の電流から
減算され、主電流I(I=I1−I2)を生成する。電
流源パラメータの適切な設計によって、主電流の温度係
数(TC=dI/dT)を、消去することができる。こ
の主電流は、FETデバイスT11のドレインに与えら
れる。その共通ドレイン/ゲートに得られる基準電圧V
ref は、出力NFETデバイスT12のゲートに与えら
れる。主電流から比例因子によって直接に導き出される
基準電流は、出力NFETデバイスのドレイン14に出
力される。その結果、完全に温度補償された基準電流
(dIref/dT=0)が得られる。
に基づく、温度補償基準電流発生器を提供する。 【解決手段】VddとGndとの間でバイアスされる基準
電流発生器15は、第1および第22の電流I1,I2
を発生する2つの電流源11,12を備えている。第2
の電流は、ミラーされて、ノード17で第1の電流から
減算され、主電流I(I=I1−I2)を生成する。電
流源パラメータの適切な設計によって、主電流の温度係
数(TC=dI/dT)を、消去することができる。こ
の主電流は、FETデバイスT11のドレインに与えら
れる。その共通ドレイン/ゲートに得られる基準電圧V
ref は、出力NFETデバイスT12のゲートに与えら
れる。主電流から比例因子によって直接に導き出される
基準電流は、出力NFETデバイスのドレイン14に出
力される。その結果、完全に温度補償された基準電流
(dIref/dT=0)が得られる。
Description
【0001】
【発明の属する技術分野】本発明は、一般的には基準電
流発生回路に関し、具体的には、高い温度係数(純デジ
タルCMOS技術において見出される温度係数のよう
な)を有する抵抗が用いられる場合に、温度補償される
基準電流発生器に関するものである。
流発生回路に関し、具体的には、高い温度係数(純デジ
タルCMOS技術において見出される温度係数のよう
な)を有する抵抗が用いられる場合に、温度補償される
基準電流発生器に関するものである。
【0002】
【従来の技術】すべてのアナログ集積回路は、それらの
動作のためにDCバイアス電流を供給する基準電流発生
器を必要とする。このような電流発生器を設計する場
合、このDCバイアス電流(以下、基準電流Iref と言
う)の公差を良好に制御して、今日の応用では重要なパ
ラメータである電源消費量のような回路特性の良好な制
御を保証することが非常に重要である。このためには、
電流技術の傾向は、基準電流Iref を、電源,温度変
動,ある程度はプロセス・パラメータとは独立にするこ
とである。温度変動からの独立性は、特に重要である。
技術が非常に多くの適合したデバイスを提供する場合
に、基準電流Iref の多少良好な制御を得ることを可能
にする周知の技術が存在する。残念ながら、これはアナ
ログCMOS技術においてのみ見出すことができる。
動作のためにDCバイアス電流を供給する基準電流発生
器を必要とする。このような電流発生器を設計する場
合、このDCバイアス電流(以下、基準電流Iref と言
う)の公差を良好に制御して、今日の応用では重要なパ
ラメータである電源消費量のような回路特性の良好な制
御を保証することが非常に重要である。このためには、
電流技術の傾向は、基準電流Iref を、電源,温度変
動,ある程度はプロセス・パラメータとは独立にするこ
とである。温度変動からの独立性は、特に重要である。
技術が非常に多くの適合したデバイスを提供する場合
に、基準電流Iref の多少良好な制御を得ることを可能
にする周知の技術が存在する。残念ながら、これはアナ
ログCMOS技術においてのみ見出すことができる。
【0003】アナログCMOS技術において、温度補償
された基準電流発生器を実現する従来の方法は、2つの
異なる電流源によって発生される2つの電流I1および
I2の加算により生じる主(primary)電流Iを
発生することである。これら電流源は、抵抗温度係数
(通常、TCRと呼ばれている)を本来的に有する抵抗
を用いて、構成される。電流I1およびI2は、また、
固有の温度係数(それぞれTC1,TC2と名付ける)
を有している。換言すれば、主電流は、和I1+I2に
等しく、主電流Iの温度依存性、すなわちその温度係数
TCを評価するパラメータdI/dTは、次のように表
すことができる。
された基準電流発生器を実現する従来の方法は、2つの
異なる電流源によって発生される2つの電流I1および
I2の加算により生じる主(primary)電流Iを
発生することである。これら電流源は、抵抗温度係数
(通常、TCRと呼ばれている)を本来的に有する抵抗
を用いて、構成される。電流I1およびI2は、また、
固有の温度係数(それぞれTC1,TC2と名付ける)
を有している。換言すれば、主電流は、和I1+I2に
等しく、主電流Iの温度依存性、すなわちその温度係数
TCを評価するパラメータdI/dTは、次のように表
すことができる。
【0004】 dI/dT=dI1/dT+dI2/dT=I1×TC1+I2×TC2 (1) (ここに、Tは絶対温度(ケルビン)である)。
【0005】電流源が、逆極性の温度係数を有するよう
に構成されるならば、式(1)は次のようになる(TC
2は負であるとする)。
に構成されるならば、式(1)は次のようになる(TC
2は負であるとする)。
【0006】 dI/dT=(|I1×TC1|)−(|I2×TC2|) (2) したがって式(2)から、パラメータdI/dTを0に
等しくすることが可能である。
等しくすることが可能である。
【0007】図1は、従来の基準電流発生器10を示
す。この基準電流発生器は、この原理に基づいて、第1
および第2の電源電圧(以下、VddおよびグランドGn
dと言う)間でバイアスされている。I1電流源は、通
常、温度係数TC1が正である電流I1を供給するdV
beタイプである。逆に、I2電流源は、通常、温度係数
TC2が負である電流I2を供給するVbeタイプであ
る。
す。この基準電流発生器は、この原理に基づいて、第1
および第2の電源電圧(以下、VddおよびグランドGn
dと言う)間でバイアスされている。I1電流源は、通
常、温度係数TC1が正である電流I1を供給するdV
beタイプである。逆に、I2電流源は、通常、温度係数
TC2が負である電流I2を供給するVbeタイプであ
る。
【0008】図1において、I1およびI2電流源1
1,12は、物理的に、従来の構成で実現される。電流
源11は、まず、VddとグランドGndとの間に直列に
接続された、PFETデバイスT1,ダイオード接続N
FETデバイスT2,第1のダイオードD1を備えてい
る。電流源11は、さらに、同様にVddとグランドGn
dとの間に直列に接続された、ダイオード接続PFET
デバイスT3,NFETデバイスT4,抵抗R1,第2
のダイオードD2を備えている。NFETデバイスT2
のゲートは、NFETT4のゲートに接続される。PF
ETデバイスT5のソースは、Vddに接続され、そのゲ
ートは、PFETデバイスT1,T3のゲートに接続さ
れている。PFETデバイスT5の役割は、抵抗R1を
流れる電流I1をミラー(mirror)することであ
る。
1,12は、物理的に、従来の構成で実現される。電流
源11は、まず、VddとグランドGndとの間に直列に
接続された、PFETデバイスT1,ダイオード接続N
FETデバイスT2,第1のダイオードD1を備えてい
る。電流源11は、さらに、同様にVddとグランドGn
dとの間に直列に接続された、ダイオード接続PFET
デバイスT3,NFETデバイスT4,抵抗R1,第2
のダイオードD2を備えている。NFETデバイスT2
のゲートは、NFETT4のゲートに接続される。PF
ETデバイスT5のソースは、Vddに接続され、そのゲ
ートは、PFETデバイスT1,T3のゲートに接続さ
れている。PFETデバイスT5の役割は、抵抗R1を
流れる電流I1をミラー(mirror)することであ
る。
【0009】この種の電流源によって、PFETデバイ
スT5のドレインに出力される電流I1は、次式により
与えられる。
スT5のドレインに出力される電流I1は、次式により
与えられる。
【0010】 I1=(k×T/q×R1)×Log m (3) ここに、kはボルツマン定数、qは電荷、Tは絶対温度
(ケルビン)、mはダイオードD1,D2のサイズ比で
ある。
(ケルビン)、mはダイオードD1,D2のサイズ比で
ある。
【0011】電流源12は、まず、図示のように、Vdd
とグランドGndとの間に直列に接続された、PFET
デバイスT6,ダイオード接続NFETデバイスT7,
ダイオードD3を備えている。電流源12は、さらに、
VddとグランドGndとの間に直列に接続された、ダイ
オード接続PFETデバイスT8,NFETデバイスT
9,抵抗R2を備えている。NFETデバイスT7のゲ
ートは、NFETデバイスT9のゲートに接続されてい
る。PFETデバイスT10のソースは、Vddに接続さ
れ、そのゲートは、PFETデバイスT6,T8のゲー
トに接続されている。PFETデバイスT10の役割
は、抵抗R2を流れる電流I2をミラーすることであ
る。
とグランドGndとの間に直列に接続された、PFET
デバイスT6,ダイオード接続NFETデバイスT7,
ダイオードD3を備えている。電流源12は、さらに、
VddとグランドGndとの間に直列に接続された、ダイ
オード接続PFETデバイスT8,NFETデバイスT
9,抵抗R2を備えている。NFETデバイスT7のゲ
ートは、NFETデバイスT9のゲートに接続されてい
る。PFETデバイスT10のソースは、Vddに接続さ
れ、そのゲートは、PFETデバイスT6,T8のゲー
トに接続されている。PFETデバイスT10の役割
は、抵抗R2を流れる電流I2をミラーすることであ
る。
【0012】この種の電流源によって、PFETデバイ
スT10のドレインに出力される電流I2は、次式によ
り与えられる。
スT10のドレインに出力される電流I2は、次式によ
り与えられる。
【0013】I2=Vbe/R2 (4) ここに、Vbeは、ダイオードD3の順方向バイアスであ
る。
る。
【0014】各ミラーPFETデバイスT5,T10を
それぞれ流れる電流I1,I2は、ノード13で加算さ
れて、前記主電流Iを生成する。この主電流Iは、ダイ
オード接続NFETデバイスT11のゲートに供給され
て、基準電圧Vref を発生する。この基準電圧は、ソー
スがGnd電位に接続された、(少なくとも1個の)N
FET出力デバイスT12のゲートをバイアスするのに
用いられる。基準電流Iref は、NFETデバイスT1
2のドレイン、すなわち出力ノード14に得られる。基
準電流Iref は、比例因子nによって主電流Iから導き
出される。換言すれば、Iref =n×I=n×(I1+
I2)である。ここにnは、当業者に既知のように、N
FETデバイスT11,T12の各サイズ比によって決
定される。図1に示されている様に実現される場合に
は、式(1)に与えられる主電流Iの温度依存性を評価
するパラメータdI/dTは、次式で表される。
それぞれ流れる電流I1,I2は、ノード13で加算さ
れて、前記主電流Iを生成する。この主電流Iは、ダイ
オード接続NFETデバイスT11のゲートに供給され
て、基準電圧Vref を発生する。この基準電圧は、ソー
スがGnd電位に接続された、(少なくとも1個の)N
FET出力デバイスT12のゲートをバイアスするのに
用いられる。基準電流Iref は、NFETデバイスT1
2のドレイン、すなわち出力ノード14に得られる。基
準電流Iref は、比例因子nによって主電流Iから導き
出される。換言すれば、Iref =n×I=n×(I1+
I2)である。ここにnは、当業者に既知のように、N
FETデバイスT11,T12の各サイズ比によって決
定される。図1に示されている様に実現される場合に
は、式(1)に与えられる主電流Iの温度依存性を評価
するパラメータdI/dTは、次式で表される。
【0015】 dI/dT=I1×(1/T−TCR1)+I2×((dVbe/dt)×(1 /Vbe)−TCR2) (5) 式(5)において、第1項は、アナログCMOS技術に
おいて、正または負(TCR1の値によって)とするこ
とができ、第2項は、I2電流源12を構成するのに用
いられる特定の技術の故に(dVbe/dTは負であ
る)、常に負である。その結果、補償が可能となる。周
囲温度では、Tは300Kに等しいので、式(5)の第
1項を正にするためには、TCR1の値(TCRの標準
単位は、%/℃で与えられる)を選択し(TCR1に対
する値は、0.33%/℃(または0.0033/℃)
に等しい臨界値よりも小さい)、および式(5)の他の
パラメータを適切に適合させて、回路仕様によって所望
の補償(全体的または部分的とすることができる)を得
ることで十分である。中間の抵抗率(400〜2000
Ω/sq)を有する打込み抵抗を与える従来のバイポー
ラまたはアナログCMOS技術においては、所望の温度
補償をもたらすことのできる0.001〜0.002/
℃の範囲のTCR1値を得ることには問題はない。しか
し残念なことに、純デジタルCMOS技術に対しては、
問題がある。純デジタルCMOS技術について、すべて
のTCRは、0.0033/℃より大きい、典型的には
約0.005/℃であるので、温度補償を期待すること
はできない。実際に、アナログ回路を構成するのに、デ
ジタルCMOS技術が広く用いられているので、デジタ
ルCMOS技術でアナログ集積回路を製造する要求は、
今日かなり多い。
おいて、正または負(TCR1の値によって)とするこ
とができ、第2項は、I2電流源12を構成するのに用
いられる特定の技術の故に(dVbe/dTは負であ
る)、常に負である。その結果、補償が可能となる。周
囲温度では、Tは300Kに等しいので、式(5)の第
1項を正にするためには、TCR1の値(TCRの標準
単位は、%/℃で与えられる)を選択し(TCR1に対
する値は、0.33%/℃(または0.0033/℃)
に等しい臨界値よりも小さい)、および式(5)の他の
パラメータを適切に適合させて、回路仕様によって所望
の補償(全体的または部分的とすることができる)を得
ることで十分である。中間の抵抗率(400〜2000
Ω/sq)を有する打込み抵抗を与える従来のバイポー
ラまたはアナログCMOS技術においては、所望の温度
補償をもたらすことのできる0.001〜0.002/
℃の範囲のTCR1値を得ることには問題はない。しか
し残念なことに、純デジタルCMOS技術に対しては、
問題がある。純デジタルCMOS技術について、すべて
のTCRは、0.0033/℃より大きい、典型的には
約0.005/℃であるので、温度補償を期待すること
はできない。実際に、アナログ回路を構成するのに、デ
ジタルCMOS技術が広く用いられているので、デジタ
ルCMOS技術でアナログ集積回路を製造する要求は、
今日かなり多い。
【0016】
【発明が解決しようとする課題】したがって、本発明の
主な目的は、高い温度係数(純デジタルCMOS技術に
おいて見出される温度係数のような)を有する抵抗が用
いられる場合でさえ、温度係数を0に等しくすることの
できる基準電流を発生する、温度補償基準電流発生器を
提供することにある。
主な目的は、高い温度係数(純デジタルCMOS技術に
おいて見出される温度係数のような)を有する抵抗が用
いられる場合でさえ、温度係数を0に等しくすることの
できる基準電流を発生する、温度補償基準電流発生器を
提供することにある。
【0017】本発明の他の目的は、電流源によって発生
される2つの電流(それらの温度係数は、同じ極性を有
している)の減算に基づく、温度補償基準電流発生器を
提供することにある。
される2つの電流(それらの温度係数は、同じ極性を有
している)の減算に基づく、温度補償基準電流発生器を
提供することにある。
【0018】本発明のさらに他の目的は、電流源によっ
て発生される2つの電流(それらの温度係数は、負であ
る)の減算に基づく、温度補償基準電流発生器を提供す
ることにある。
て発生される2つの電流(それらの温度係数は、負であ
る)の減算に基づく、温度補償基準電流発生器を提供す
ることにある。
【0019】
【課題を解決するための手段】本発明は、高い温度係数
(TCR)を有する抵抗のみを与える純デジタルCMO
S技術により、半導体チップに集積化された温度補償基
準電流発生器に関する。この基準電流発生器は、少なく
とも1個の高い温度係数を有する抵抗を有し、負の温度
係数(TC1)を有する第1の電流(I1)を発生する
第1の電流源と、少なくとも1個の高い温度係数を有す
る抵抗を有し、負の温度係数(TC2)を有する第2の
電流(I2)を発生する第2の電流源と、第1の電流と
第2の電流の差に等しい主電流(I)(すなわちI=I
1−I2)を、主電流の温度係数TC=dI/dTを、
全体的な温度補償に対して0に等しくすることができる
ように、発生する回路手段とから構成されている。電流
発生器によって出力される基準電流(Iref )は、比例
因子によって前記主電流から簡単に導き出される(すな
わち、Iref =n×I)。
(TCR)を有する抵抗のみを与える純デジタルCMO
S技術により、半導体チップに集積化された温度補償基
準電流発生器に関する。この基準電流発生器は、少なく
とも1個の高い温度係数を有する抵抗を有し、負の温度
係数(TC1)を有する第1の電流(I1)を発生する
第1の電流源と、少なくとも1個の高い温度係数を有す
る抵抗を有し、負の温度係数(TC2)を有する第2の
電流(I2)を発生する第2の電流源と、第1の電流と
第2の電流の差に等しい主電流(I)(すなわちI=I
1−I2)を、主電流の温度係数TC=dI/dTを、
全体的な温度補償に対して0に等しくすることができる
ように、発生する回路手段とから構成されている。電流
発生器によって出力される基準電流(Iref )は、比例
因子によって前記主電流から簡単に導き出される(すな
わち、Iref =n×I)。
【0020】好適な実施例では、前記回路手段は、ミラ
ー回路により構成される。このミラー回路は、減算すべ
き電流(例えば、第2の電流)を、他の電流(例えば、
第1の電流)が供給されるノードで、シンクさせる。
ー回路により構成される。このミラー回路は、減算すべ
き電流(例えば、第2の電流)を、他の電流(例えば、
第1の電流)が供給されるノードで、シンクさせる。
【0021】本発明の新規な特徴は、特許請求の範囲に
記載されている。しかし、発明自体、および他の目的と
利点は、図面と共に説明される好適な実施例の詳細な記
述によって最も良く理解することができるであろう。
記載されている。しかし、発明自体、および他の目的と
利点は、図面と共に説明される好適な実施例の詳細な記
述によって最も良く理解することができるであろう。
【0022】
【発明の実施の形態】抵抗が高いTCRを必ず有するデ
ジタルCMOS技術に適合させるために、図1に示した
従来の発生器の基礎となる原理とはかなり離れた、温度
補償基準電流発生器を構成する革新的な手法を提案す
る。実際には、その手法は、温度係数が常に負である電
流を発生する電流源に対して作用するように構成されて
いる。基本的には、この新しい手法によれば、個々の電
流源によって発生される電流I1およびI2が減算され
て(これらを加算する代わりに)、主電流すなわちI=
I1−I2を生成し、温度依存性を評価するパラメータ
dI/dT=TCは、次のようになる。
ジタルCMOS技術に適合させるために、図1に示した
従来の発生器の基礎となる原理とはかなり離れた、温度
補償基準電流発生器を構成する革新的な手法を提案す
る。実際には、その手法は、温度係数が常に負である電
流を発生する電流源に対して作用するように構成されて
いる。基本的には、この新しい手法によれば、個々の電
流源によって発生される電流I1およびI2が減算され
て(これらを加算する代わりに)、主電流すなわちI=
I1−I2を生成し、温度依存性を評価するパラメータ
dI/dT=TCは、次のようになる。
【0023】 dI/dT=dI1/dT−dI2/dt=(|I2×TC2|)−(|I1 ×TC1|) (6) したがって、0温度係数を有する主電流Iから導かれる
基準電流Iref を得ることができる。この差を形成する
新規な温度補償基準電流発生器は、図2に15で示され
ている。図1の電流発生器10の要素と同一の要素に
は、同一の参照番号を付して示してある。電流源11,
12は、図1と同じ構造を有することに留意すべきであ
る。しかし、電流I1の温度係数TC1は、負である
(TC2はすでに負である)。
基準電流Iref を得ることができる。この差を形成する
新規な温度補償基準電流発生器は、図2に15で示され
ている。図1の電流発生器10の要素と同一の要素に
は、同一の参照番号を付して示してある。電流源11,
12は、図1と同じ構造を有することに留意すべきであ
る。しかし、電流I1の温度係数TC1は、負である
(TC2はすでに負である)。
【0024】図2において、減算は、ミラー回路16お
よびドット・ノード17によって行われる。ミラー回路
16は、2個のNFETデバイスT13,T14によっ
て構成される。図2から明らかなように、PFETT1
0を流れる電流I2は、ノード17でのシンク電流とし
て、ダイオード接続NFETデバイスT13およびNF
ETデバイスT14によってミラーされる。NFETデ
バイスT13,T14のソースは、グランドGndに接
続されている。NFETデバイスT13の共通ゲート/
ドレインは、NFETデバイスT14のゲートに接続さ
れている。デバイスT14のドレインは、ノード17に
接続されている。ノード17は、短絡されたPFETT
5のドレインおよびNFETT11のドレインによって
形成される。図2に示す構造の結果、シンク電流I2
は、NFETデバイスT11のドレインに供給される前
に、ノード17でソース電流I1から減算される。した
がって、T11を流れる主電流は、I1−I2である。
パラメータdI/dT=TCを、式(6)において、I
1,I2,TC1,TC2を適切に選択することによっ
て、0に等しく(あるいは、必要とされるならば、正ま
たは負の値に)することができる。実際には、これは第
2の電流I2、したがって抵抗R2の適切な選択によっ
て得られる。最後に、Iref =n×I=n×(I1−I
2)のような基準電流が、NFETデバイスT12のド
レイン、すなわちノード14に得られるようになる。こ
の基準電流は、最小にすることのできる、すなわち0に
等しくすることのできる温度係数を有している。パラメ
ータnは、前述したように、NFETデバイスT11,
T12の各サイズに依存する比例因子である。
よびドット・ノード17によって行われる。ミラー回路
16は、2個のNFETデバイスT13,T14によっ
て構成される。図2から明らかなように、PFETT1
0を流れる電流I2は、ノード17でのシンク電流とし
て、ダイオード接続NFETデバイスT13およびNF
ETデバイスT14によってミラーされる。NFETデ
バイスT13,T14のソースは、グランドGndに接
続されている。NFETデバイスT13の共通ゲート/
ドレインは、NFETデバイスT14のゲートに接続さ
れている。デバイスT14のドレインは、ノード17に
接続されている。ノード17は、短絡されたPFETT
5のドレインおよびNFETT11のドレインによって
形成される。図2に示す構造の結果、シンク電流I2
は、NFETデバイスT11のドレインに供給される前
に、ノード17でソース電流I1から減算される。した
がって、T11を流れる主電流は、I1−I2である。
パラメータdI/dT=TCを、式(6)において、I
1,I2,TC1,TC2を適切に選択することによっ
て、0に等しく(あるいは、必要とされるならば、正ま
たは負の値に)することができる。実際には、これは第
2の電流I2、したがって抵抗R2の適切な選択によっ
て得られる。最後に、Iref =n×I=n×(I1−I
2)のような基準電流が、NFETデバイスT12のド
レイン、すなわちノード14に得られるようになる。こ
の基準電流は、最小にすることのできる、すなわち0に
等しくすることのできる温度係数を有している。パラメ
ータnは、前述したように、NFETデバイスT11,
T12の各サイズに依存する比例因子である。
【0025】実際の回路は、0.5μmデジタルCMO
S技術で実現した。この回路の最も低いTCR値は、
0.0045/℃である(したがって、前述した0.0
033/℃の臨界値よりも優れている)。電流発生器1
5は、約100μAの主電流Iに対し、0温度係数を得
るように構成された。以下に示す表は、温度(℃)の種
々の値に対し、および抵抗R2の3つの値に対して、主
電流Iの温度係数TC(ppm/℃)の値を与えてい
る。
S技術で実現した。この回路の最も低いTCR値は、
0.0045/℃である(したがって、前述した0.0
033/℃の臨界値よりも優れている)。電流発生器1
5は、約100μAの主電流Iに対し、0温度係数を得
るように構成された。以下に示す表は、温度(℃)の種
々の値に対し、および抵抗R2の3つの値に対して、主
電流Iの温度係数TC(ppm/℃)の値を与えてい
る。
【0026】
【表1】
【0027】R2=34kΩは、本発明の基準電流発生
器15に対し、適切な値を示している。というのは、そ
の値に対しては、主電流Iの温度係数TCが非常に小さ
いからである。実際には、−10ppm/℃<TC<1
0ppm/℃のような温度係数が適切であろう。理論的
には、34.3kΩの抵抗値は、全体的な温度補償(す
なわちTC=0)に正確につながり、したがって温度係
数がまた0となる基準電流Iref につながる。
器15に対し、適切な値を示している。というのは、そ
の値に対しては、主電流Iの温度係数TCが非常に小さ
いからである。実際には、−10ppm/℃<TC<1
0ppm/℃のような温度係数が適切であろう。理論的
には、34.3kΩの抵抗値は、全体的な温度補償(す
なわちTC=0)に正確につながり、したがって温度係
数がまた0となる基準電流Iref につながる。
【0028】現在のデジタルCMOSプロセスによって
作製される抵抗のような高TCRの抵抗のみを技術が提
供するときでも、全体的に温度補償された基準電流I
ref を発生することのできる温度係数基準電流発生器に
ついて前述した。しかし、本発明の基礎をなす原理は、
アナログCMOS技術で実現することもできる。このこ
とは、回路性能−対−温度変化(今日では、低い範囲お
よび高い範囲の両方に拡がっている)を安定化するのを
助け、実際に重要なパラメータである電力消費量の良好
な制御を与える(例えば、バッテリ・バックアップ回
路)。本発明の基準電流発生器は、必要なときには、正
または負の温度係数を有する基準電流を発生することが
できる。このことは、アナログ回路の性能−対−温度の
変動を補償するのを助ける。例えば、温度によるVCO
中心周波数の減少は、正の温度係数の基準電流によって
補償することができた。最後に、図2を参照して説明し
た基準電流発生器15は、開示した発明概念の基本的な
回路を実現したものであるが、多くの他の回路を、基本
回路の周辺に形成し、あるいは基本回路から導くことが
できる。
作製される抵抗のような高TCRの抵抗のみを技術が提
供するときでも、全体的に温度補償された基準電流I
ref を発生することのできる温度係数基準電流発生器に
ついて前述した。しかし、本発明の基礎をなす原理は、
アナログCMOS技術で実現することもできる。このこ
とは、回路性能−対−温度変化(今日では、低い範囲お
よび高い範囲の両方に拡がっている)を安定化するのを
助け、実際に重要なパラメータである電力消費量の良好
な制御を与える(例えば、バッテリ・バックアップ回
路)。本発明の基準電流発生器は、必要なときには、正
または負の温度係数を有する基準電流を発生することが
できる。このことは、アナログ回路の性能−対−温度の
変動を補償するのを助ける。例えば、温度によるVCO
中心周波数の減少は、正の温度係数の基準電流によって
補償することができた。最後に、図2を参照して説明し
た基準電流発生器15は、開示した発明概念の基本的な
回路を実現したものであるが、多くの他の回路を、基本
回路の周辺に形成し、あるいは基本回路から導くことが
できる。
【0029】まとめとして、本発明の構成に関して以下
の事項を開示する。 (1)高い温度係数(TCR)を有する抵抗のみを与え
る純デジタルCMOS技術により、半導体チップに集積
化された温度補償基準電流発生器(15)であって、少
なくとも1個の高い温度係数を有する抵抗(R1)を有
し、負の温度係数(TC1)を有する第1の電流(I
1)を発生する第1の電流源(11)と、 少なくとも
1個の高い温度係数を有する抵抗(R2)を有し、負の
温度係数(TC2)を有する第2の電流(I2)を発生
する第2の電流源(12)と、一方の電流から他方の電
流を減算することによって得られる主電流(I)を発生
する手段(16,17)と、比例因子によって前記主電
流から基準電流(Iref )を導き出す手段(T11,T
12)と、を備える温度補償基準電流発生器。 (2)前記主電流を発生する手段が、前記第2の電流を
反転して、逆極性の電流(−I2)を発生するミラー回
路(16)と、前記第1の電流と前記反転された第2の
電流との総和をとる総和回路(17)と、からなる上記
(1)に記載の温度補償基準電流発生器。 (3)前記総和回路は、ドット・ノードよりなり、この
ドット・ノードには、前記第1の電流がソース電流とし
て供給され、前記第2の電流がシンク電流として供給さ
れる、上記(2)に記載の温度補償基準電流発生器。 (4)パラメータTC=dI/dTであり、このパラメ
ータは、前記主電流の温度依存性が0に等しいかを評価
する、上記(1)〜(3)のいずれかに記載の温度補償
基準電流発生器。 (5)パラメータTC=dI/dTであり、このパラメ
ータは、前記主電流の温度依存性が正かまたは負である
かを評価する、上記(1)〜(4)のいずれかに記載の
温度補償基準電流発生器。
の事項を開示する。 (1)高い温度係数(TCR)を有する抵抗のみを与え
る純デジタルCMOS技術により、半導体チップに集積
化された温度補償基準電流発生器(15)であって、少
なくとも1個の高い温度係数を有する抵抗(R1)を有
し、負の温度係数(TC1)を有する第1の電流(I
1)を発生する第1の電流源(11)と、 少なくとも
1個の高い温度係数を有する抵抗(R2)を有し、負の
温度係数(TC2)を有する第2の電流(I2)を発生
する第2の電流源(12)と、一方の電流から他方の電
流を減算することによって得られる主電流(I)を発生
する手段(16,17)と、比例因子によって前記主電
流から基準電流(Iref )を導き出す手段(T11,T
12)と、を備える温度補償基準電流発生器。 (2)前記主電流を発生する手段が、前記第2の電流を
反転して、逆極性の電流(−I2)を発生するミラー回
路(16)と、前記第1の電流と前記反転された第2の
電流との総和をとる総和回路(17)と、からなる上記
(1)に記載の温度補償基準電流発生器。 (3)前記総和回路は、ドット・ノードよりなり、この
ドット・ノードには、前記第1の電流がソース電流とし
て供給され、前記第2の電流がシンク電流として供給さ
れる、上記(2)に記載の温度補償基準電流発生器。 (4)パラメータTC=dI/dTであり、このパラメ
ータは、前記主電流の温度依存性が0に等しいかを評価
する、上記(1)〜(3)のいずれかに記載の温度補償
基準電流発生器。 (5)パラメータTC=dI/dTであり、このパラメ
ータは、前記主電流の温度依存性が正かまたは負である
かを評価する、上記(1)〜(4)のいずれかに記載の
温度補償基準電流発生器。
【図1】従来のアナログCMOS技術で実現される基準
電流発生器の従来回路を示しており、この回路では、逆
極性の温度係数を有する2つの電流が加算されて、温度
補償された主電流を発生し、この主電流から基準電流I
ref が導き出される。
電流発生器の従来回路を示しており、この回路では、逆
極性の温度係数を有する2つの電流が加算されて、温度
補償された主電流を発生し、この主電流から基準電流I
ref が導き出される。
【図2】従来のデジタルCMOS技術で実現されるよう
に適合された本発明の新規な基準電流発生器の回路を示
しており、この回路では、負の温度係数を有する2つの
電流が減算されて、温度補償された主電流を発生し、こ
の主電流から基準電流Iref が導き出される。
に適合された本発明の新規な基準電流発生器の回路を示
しており、この回路では、負の温度係数を有する2つの
電流が減算されて、温度補償された主電流を発生し、こ
の主電流から基準電流Iref が導き出される。
10 基準電流発生器 11,12 電流源 13 ノード 14 出力ノード 15 温度補償基準電流発生器 16 ミラー回路 17 ドット・ノード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パトリック・モネ フランス ポンシェリー エスティー フ ァルゴウ 77310 ティリー ルー デュ シャトウ 331
Claims (5)
- 【請求項1】高い温度係数(TCR)を有する抵抗のみ
を与える純デジタルCMOS技術により、半導体チップ
に集積化された温度補償基準電流発生器(15)であっ
て、 少なくとも1個の高い温度係数を有する抵抗(R1)を
有し、負の温度係数(TC1)を有する第1の電流(I
1)を発生する第1の電流源(11)と、 少なくとも1個の高い温度係数を有する抵抗(R2)を
有し、負の温度係数(TC2)を有する第2の電流(I
2)を発生する第2の電流源(12)と、 一方の電流から他方の電流を減算することによって得ら
れる主電流(I)を発生する手段(16,17)と、 比例因子によって前記主電流から基準電流(Iref )を
導き出す手段(T11,T12)と、を備える温度補償
基準電流発生器。 - 【請求項2】前記主電流を発生する手段が、 前記第2の電流を反転して、逆極性の電流(−I2)を
発生するミラー回路(16)と、 前記第1の電流と前記反転された第2の電流との総和を
とる総和回路(17)と、からなる請求項1記載の温度
補償基準電流発生器。 - 【請求項3】前記総和回路は、ドット・ノードよりな
り、このドット・ノードには、前記第1の電流がソース
電流として供給され、前記第2の電流がシンク電流とし
て供給される、請求項2記載の温度補償基準電流発生
器。 - 【請求項4】パラメータTC=dI/dTであり、この
パラメータは、前記主電流の温度依存性が0に等しいか
を評価する、請求項1〜3のいずれかに記載の温度補償
基準電流発生器。 - 【請求項5】パラメータTC=dI/dTであり、この
パラメータは、前記主電流の温度依存性が正かまたは負
であるかを評価する、請求項1〜4のいずれかに記載の
温度補償基準電流発生器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95480170A EP0778509B1 (en) | 1995-12-06 | 1995-12-06 | Temperature compensated reference current generator with high TCR resistors |
FR95480170.0 | 1995-12-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09179644A true JPH09179644A (ja) | 1997-07-11 |
Family
ID=8221621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8285524A Pending JPH09179644A (ja) | 1995-12-06 | 1996-10-28 | 温度補償基準電流発生器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5783936A (ja) |
EP (1) | EP0778509B1 (ja) |
JP (1) | JPH09179644A (ja) |
KR (1) | KR100188622B1 (ja) |
DE (1) | DE69526585D1 (ja) |
IL (1) | IL118755A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006262348A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体回路 |
KR100668414B1 (ko) * | 2004-12-10 | 2007-01-16 | 한국전자통신연구원 | 기준 전류 발생기 |
JP2007200233A (ja) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | ダイオードの非直線性を補償した基準電圧回路 |
JP2008103943A (ja) * | 2006-10-18 | 2008-05-01 | Renesas Technology Corp | 半導体集積回路装置 |
KR100832887B1 (ko) * | 2006-12-27 | 2008-05-28 | 재단법인서울대학교산학협력재단 | Cmos 소자로만 구성된 온도 보상 기능을 갖춘 기준전류 생성기 |
JP2010152566A (ja) * | 2008-12-24 | 2010-07-08 | Fujitsu Semiconductor Ltd | 電流生成回路、電流生成方法及び電子機器 |
JP2010165177A (ja) * | 2009-01-15 | 2010-07-29 | Renesas Electronics Corp | 定電流回路 |
JP2010231774A (ja) * | 2009-03-02 | 2010-10-14 | Semiconductor Technology Academic Research Center | 基準電流源回路 |
JP2011044142A (ja) * | 2009-08-19 | 2011-03-03 | Samsung Electronics Co Ltd | 電流基準回路 |
JP2014022791A (ja) * | 2012-07-12 | 2014-02-03 | Seiko Npc Corp | Ecl出力回路 |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5889394A (en) * | 1997-06-02 | 1999-03-30 | Motorola Inc. | Temperature independent current reference |
JP3039454B2 (ja) * | 1997-06-23 | 2000-05-08 | 日本電気株式会社 | 基準電圧発生回路 |
US5966040A (en) * | 1997-09-26 | 1999-10-12 | United Microelectronics Corp. | CMOS current-mode four-quadrant analog multiplier |
US5939933A (en) * | 1998-02-13 | 1999-08-17 | Adaptec, Inc. | Intentionally mismatched mirror process inverse current source |
JP3161408B2 (ja) * | 1998-03-03 | 2001-04-25 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6087820A (en) * | 1999-03-09 | 2000-07-11 | Siemens Aktiengesellschaft | Current source |
GB9920081D0 (en) | 1999-08-24 | 1999-10-27 | Sgs Thomson Microelectronics | Current reference circuit |
KR100368982B1 (ko) * | 1999-11-30 | 2003-01-24 | 주식회사 하이닉스반도체 | 씨모스 정전류 레퍼런스 회로 |
SE516948C2 (sv) * | 2000-05-26 | 2002-03-26 | Spirea Ab | Temperaturkompensering i rf-CMOS |
DE10042586B4 (de) * | 2000-08-30 | 2010-09-30 | Infineon Technologies Ag | Referenzstromquelle mit MOS-Transistoren |
US6445170B1 (en) * | 2000-10-24 | 2002-09-03 | Intel Corporation | Current source with internal variable resistance and control loop for reduced process sensitivity |
US7167557B2 (en) * | 2001-01-19 | 2007-01-23 | Intersil Americas Inc. | Subscriber line interface circuit (SLIC) including a transient output current limit circuit and related method |
JP3638530B2 (ja) * | 2001-02-13 | 2005-04-13 | Necエレクトロニクス株式会社 | 基準電流回路及び基準電圧回路 |
KR100441248B1 (ko) * | 2001-02-22 | 2004-07-21 | 삼성전자주식회사 | 저항 변화에 둔감한 전류 발생 회로 |
US6448811B1 (en) | 2001-04-02 | 2002-09-10 | Intel Corporation | Integrated circuit current reference |
US6522174B2 (en) * | 2001-04-16 | 2003-02-18 | Intel Corporation | Differential cascode current mode driver |
US6791356B2 (en) * | 2001-06-28 | 2004-09-14 | Intel Corporation | Bidirectional port with clock channel used for synchronization |
US6812677B2 (en) | 2001-08-21 | 2004-11-02 | Intersil Americas Inc. | Thermally compensated current sensing of intrinsic power converter elements |
EP1315063A1 (en) * | 2001-11-14 | 2003-05-28 | Dialog Semiconductor GmbH | A threshold voltage-independent MOS current reference |
US6765372B2 (en) | 2001-12-14 | 2004-07-20 | Intersil Americas Inc. | Programmable current-sensing circuit providing continuous temperature compensation for DC-DC Converter |
US6693332B2 (en) * | 2001-12-19 | 2004-02-17 | Intel Corporation | Current reference apparatus |
US6566849B1 (en) * | 2002-02-12 | 2003-05-20 | Delphi Technologies, Inc. | Non-linear temperature compensation circuit |
US20050003764A1 (en) * | 2003-06-18 | 2005-01-06 | Intel Corporation | Current control circuit |
KR100509357B1 (ko) * | 2003-08-08 | 2005-08-22 | 삼성전자주식회사 | 온도 독립형 전압 제어 발진기 및 주파수 발생 방법 |
FR2881850B1 (fr) | 2005-02-08 | 2007-06-01 | St Microelectronics Sa | Circuit de generation d'une tension de reference flottante, en technologie cmos |
US7518436B1 (en) * | 2006-11-08 | 2009-04-14 | National Semiconductor Corporation | Current differencing circuit with feedforward clamp |
US7602234B2 (en) * | 2007-07-24 | 2009-10-13 | Ati Technologies Ulc | Substantially zero temperature coefficient bias generator |
CN103149965B (zh) * | 2007-09-06 | 2015-08-26 | 普诚科技股份有限公司 | 电流源稳定电路 |
US7719341B2 (en) * | 2007-10-25 | 2010-05-18 | Atmel Corporation | MOS resistor with second or higher order compensation |
KR101483941B1 (ko) | 2008-12-24 | 2015-01-19 | 주식회사 동부하이텍 | 온도 독립형 기준 전류 발생 장치 |
KR101357758B1 (ko) | 2012-02-03 | 2014-02-04 | 주식회사 이진스 | 피크 전류 모드 제어를 위한 기준전류 발생회로 및 그 회로를 포함하는 컨버터 장치 |
US9215768B2 (en) | 2012-06-14 | 2015-12-15 | Koninklijke Philips N.V. | Self-adjusting lighting driver for driving lighting sources and lighting unit including self-adjusting lighting driver |
KR20140071176A (ko) * | 2012-12-03 | 2014-06-11 | 현대자동차주식회사 | 전류 발생 회로 |
US8797094B1 (en) * | 2013-03-08 | 2014-08-05 | Synaptics Incorporated | On-chip zero-temperature coefficient current generator |
KR102061692B1 (ko) | 2013-03-15 | 2020-01-02 | 삼성전자주식회사 | 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템 |
CN103645765B (zh) * | 2013-12-20 | 2016-01-13 | 嘉兴中润微电子有限公司 | 一种用于高压功率mosfet电路中的高压大电流控制电路 |
US9519304B1 (en) | 2014-07-10 | 2016-12-13 | Ali Tasdighi Far | Ultra-low power bias current generation and utilization in current and voltage source and regulator devices |
CN104199503B (zh) * | 2014-09-06 | 2016-09-21 | 辛晓宁 | 一种温度补偿电路 |
CN108762358A (zh) * | 2018-07-24 | 2018-11-06 | 广州金升阳科技有限公司 | 一种电流源电路及其实现方法 |
US11355164B2 (en) | 2020-04-02 | 2022-06-07 | Micron Technology, Inc. | Bias current generator circuitry |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4769589A (en) * | 1987-11-04 | 1988-09-06 | Teledyne Industries, Inc. | Low-voltage, temperature compensated constant current and voltage reference circuit |
GB2225910A (en) * | 1988-12-08 | 1990-06-13 | Philips Electronic Associated | Processing sampled analogue electrical signals |
US5013934A (en) * | 1989-05-08 | 1991-05-07 | National Semiconductor Corporation | Bandgap threshold circuit with hysteresis |
US4970415A (en) * | 1989-07-18 | 1990-11-13 | Gazelle Microcircuits, Inc. | Circuit for generating reference voltages and reference currents |
DE4034371C1 (ja) * | 1990-10-29 | 1991-10-31 | Eurosil Electronic Gmbh, 8057 Eching, De | |
EP0504983A1 (en) * | 1991-03-20 | 1992-09-23 | Koninklijke Philips Electronics N.V. | Reference circuit for supplying a reference current with a predetermined temperature coefficient |
US5148099A (en) * | 1991-04-01 | 1992-09-15 | Motorola, Inc. | Radiation hardened bandgap reference voltage generator and method |
US5220273A (en) * | 1992-01-02 | 1993-06-15 | Etron Technology, Inc. | Reference voltage circuit with positive temperature compensation |
DE4312117C1 (de) * | 1993-04-14 | 1994-04-14 | Texas Instruments Deutschland | Bandabstands-Referenzspannungsquelle |
-
1995
- 1995-12-06 EP EP95480170A patent/EP0778509B1/en not_active Expired - Lifetime
- 1995-12-06 DE DE69526585T patent/DE69526585D1/de not_active Expired - Lifetime
-
1996
- 1996-06-28 IL IL11875596A patent/IL118755A/xx not_active IP Right Cessation
- 1996-10-08 KR KR1019960044511A patent/KR100188622B1/ko not_active IP Right Cessation
- 1996-10-28 JP JP8285524A patent/JPH09179644A/ja active Pending
- 1996-12-03 US US08/758,325 patent/US5783936A/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100668414B1 (ko) * | 2004-12-10 | 2007-01-16 | 한국전자통신연구원 | 기준 전류 발생기 |
JP2006262348A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体回路 |
JP2007200233A (ja) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | ダイオードの非直線性を補償した基準電圧回路 |
JP2008103943A (ja) * | 2006-10-18 | 2008-05-01 | Renesas Technology Corp | 半導体集積回路装置 |
KR100832887B1 (ko) * | 2006-12-27 | 2008-05-28 | 재단법인서울대학교산학협력재단 | Cmos 소자로만 구성된 온도 보상 기능을 갖춘 기준전류 생성기 |
JP2010152566A (ja) * | 2008-12-24 | 2010-07-08 | Fujitsu Semiconductor Ltd | 電流生成回路、電流生成方法及び電子機器 |
JP2010165177A (ja) * | 2009-01-15 | 2010-07-29 | Renesas Electronics Corp | 定電流回路 |
JP2010231774A (ja) * | 2009-03-02 | 2010-10-14 | Semiconductor Technology Academic Research Center | 基準電流源回路 |
JP2011044142A (ja) * | 2009-08-19 | 2011-03-03 | Samsung Electronics Co Ltd | 電流基準回路 |
JP2014022791A (ja) * | 2012-07-12 | 2014-02-03 | Seiko Npc Corp | Ecl出力回路 |
Also Published As
Publication number | Publication date |
---|---|
KR100188622B1 (ko) | 1999-06-01 |
EP0778509B1 (en) | 2002-05-02 |
IL118755A (en) | 2000-06-01 |
US5783936A (en) | 1998-07-21 |
KR970049218A (ko) | 1997-07-29 |
DE69526585D1 (de) | 2002-06-06 |
EP0778509A1 (en) | 1997-06-11 |
IL118755A0 (en) | 1996-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09179644A (ja) | 温度補償基準電流発生器 | |
US6661713B1 (en) | Bandgap reference circuit | |
JP2009535829A (ja) | 超低電力アナログ補償回路 | |
JPH09181540A (ja) | 高対称性の双方向電流源 | |
JP2917877B2 (ja) | 基準電流発生回路 | |
JP2759905B2 (ja) | 相補性mos技術による回路装置 | |
JPH037423A (ja) | 温度補償電圧増倍装置 | |
JP7334081B2 (ja) | 基準電圧回路 | |
US5739682A (en) | Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit | |
US4924113A (en) | Transistor base current compensation circuitry | |
JP4328391B2 (ja) | 電圧および電流基準回路 | |
US7122998B2 (en) | Current summing low-voltage band gap reference circuit | |
JPH0236964B2 (ja) | ||
JP2867947B2 (ja) | 参照電位発生回路 | |
JPS58501343A (ja) | 電流源回路 | |
JP3457209B2 (ja) | 電圧検出回路 | |
JP2809927B2 (ja) | 定電流源回路 | |
JPH0643953A (ja) | 基準電圧発生回路 | |
EP0398897A1 (en) | Voltage transducer | |
JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
EP0615182B1 (en) | Reference current generating circuit | |
KR100599974B1 (ko) | 기준 전압 발생기 | |
JPH05204480A (ja) | 定電圧回路 | |
JP2721286B2 (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
JP2729001B2 (ja) | 基準電圧発生回路 |