JP2014022791A - Ecl出力回路 - Google Patents

Ecl出力回路 Download PDF

Info

Publication number
JP2014022791A
JP2014022791A JP2012157016A JP2012157016A JP2014022791A JP 2014022791 A JP2014022791 A JP 2014022791A JP 2012157016 A JP2012157016 A JP 2012157016A JP 2012157016 A JP2012157016 A JP 2012157016A JP 2014022791 A JP2014022791 A JP 2014022791A
Authority
JP
Japan
Prior art keywords
current
circuit
temperature characteristic
output
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012157016A
Other languages
English (en)
Other versions
JP6028431B2 (ja
Inventor
Harufumi Katsumata
陽史 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2012157016A priority Critical patent/JP6028431B2/ja
Publication of JP2014022791A publication Critical patent/JP2014022791A/ja
Application granted granted Critical
Publication of JP6028431B2 publication Critical patent/JP6028431B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

【課題】 出力電圧の温度特性が平坦であり、且つ出力レベルの製造バラツキが小さいECL出力回路を提供する。
【解決手段】 差動増幅回路1の出力とエミッタフォロワE1、E2のベースとの接続点と電源端子との間に電流路が形成されるように第1のバイポーラトランジスタB4、B5を接続する。電流生成回路の第1の回路4は高電位、低電位電源間に順に直列接続された第2のバイポーラトランジスタB6及び抵抗R3を有し正の温度特性の電流を生成する。第1のカレントミラー回路3は電流生成回路の電流に応じた電流I1をトランジスタB4、B5に流しそのベース電流を制御する。温度特性の傾きは第3のカレントミラー回路9のトランジスタ個数Mを変えて変更する。第2の回路8の温度特性のない電流を第1の回路4の電流に付加して出力レベルの調整を行う。
【選択図】 図4

Description

本発明は、温度特性が平坦なECL(emitter coupled logic)出力回路に図関するものである。
ECL出力回路は、図7に示すように、差動増幅器100で構成されたCML(current mode logic)回路およびCML回路の出力段に付加されたエミッタフォロワ回路110よりなる。差動増幅器100は、エミッタフォロアトランジスタ102、103でバッファされて終端抵抗104、105に出力電圧が発生するように構成されている。
従来、トランジスタ差動増幅器とエミッタフォロアトランジスタから構成されるECL出力回路の出力電圧の温度特性は、出力エミッタフォロアのべ−ス−エミッタ間電圧(Vbe)の温度変動分の温度係数を持っている。出力電圧の温度変動は、振幅位相変換による位相余裕の減少をもたらし、最大動作周波数等の性能劣化の原因となる。出力電圧の温度変動を低減する方法としては特許文献1に例示されている。
特許文献1には、消費電力の増加量の小さい、ECL出力回路の出力電圧温度変動低減回路を実現することが記載されている。トランジスタ差動増幅器の出力はエミッタフォロアトランジスタでバッファされて終端抵抗に出力電圧を発生する。差動増幅器の負荷抵抗(R1)には同相の電流I1を流す温度補償用トランジスタを接続する。このトランジスタのエミッタにそれぞれ抵抗、ベ−スにダイオ−ドおよび該ダイオ−ドにバイアス電流I2を供給する電流源を接続する。I1×R1の温度変動を、トランジスタによる電圧降下の温度変動と逆方向とし、且つ、その絶対値を一致又は近付けることによって、ECL出力回路の出力電圧温度変動を低減させる。
特開平6−85661号公報
従来の差動増幅器負荷抵抗間に温度補償用ダイオ−ドと抵抗を接続して、差動トランジスタ負荷抵抗間に電流を流し、温度補償用ダイオ−ドの順電圧の温度係数を利して出力温度変動を低減する方法(特許文献1参照)では、出力電圧の温度特性を十分にフラットにすることは困難であった。また、ECL出力回路は、従来はディスクリートに作られていたが、このような作り方では、差動増幅器の負荷抵抗、電流源の抵抗などの出力レベルを決める抵抗の製造バラツキをキャンセルすることができず、その結果、出力レベルのバラツキが大きくなるという問題があった。
本発明は、このような事情によりなされたものであり、出力電圧の温度特性がフラットであり、且つ出力レベルの製造バラツキが小さいECL出力回路を提供する。
本発明のECL出力回路は、負荷抵抗を有する差動増幅回路と、前記差動増幅回路の出力をベースに接続したエミッタフォロワトランジスタと、前記差動増幅回路の出力と前記エミッタフォロワトランジスタのベースとの接続点と電源端子との間に電流路が形成されるよう接続された第1のバイポーラトランジスタと、高電位電源と低電位電源の間に順に直列に接続されたダイオード接続の第2のバイポーラトランジスタ及び抵抗とを有し、正の温度特性の電流を生成する第1の回路を含む電流生成回路と、前記電流生成回路の生成する電流に応じた電流を前記第1のバイポーラトランジスタに流すよう前記第1のバイポーラトランジスタのベース電流を制御する第1のカレントミラー回路とを具備することを特徴としている。
前記電流生成回路は、温度特性のない電流を生成する第2の回路を更に有し、前記第1の回路の生成する電流と前記第2の回路の生成する電流とを足し合わせたものを前記電流生成回路の生成する電流とするようにしても良い。前記第1の回路は、前記第2のバイポーラトランジスタ及び前記抵抗間に流れる電流に応じた電流を流す第2のカレントミラー回路と、前記第2のカレントミラー回路に流れる電流に応じた電流を流す第3のカレントミラー回路とを有し、前記第2のカレントミラー回路に含まれるカレントミラー用トランジスタと、前記第3のカレントミラー回路に含まれるカレントミラー用トランジスタのサイズ比を変更することで、前記第1の回路の電流の温度特性の勾配を調整しても良い。
前記正の温度特性の電流の温度勾配は、前記差動増幅回路を構成する前記バイポーラトランジスタのベース・エミッタ電圧の温度勾配と同じであり、傾斜方向が逆であるようにしても良い。ECL出力回路は、1つの半導体基板に形成されているようにしても良い。前記差動増幅回路、前記正の温度特性の電流を形成する回路、温度特性のない電流を形成する回路等を構成する抵抗は、同じ製造方法で形成されていても良い。
本発明のECL出力回路は、出力電圧の温度特性が平坦であり、且つ出力レベルの製造バラツキが小さい。温度特性補正用電流を出力バッファと同じ抵抗で作成することにより、抵抗の温度特性をキャンセルさせることができると同時に、製造バラツキもキャンセルできるようになった。温度特性の傾きは、カレントミラー回路のトランジスタの個数を変えることにより、変更することが出来るようになった。また、温度特性のない電流を生成する回路(第2の回路)により生成された電流を正の温度特性の電流を生成する回路(第1の回路)により生成された電流に加減することにより出力レベルの調整を行うことが出来るようになった。
実施例1に係るECL出力回路の回路図。 図1のECL出力回路に用いられる電流生成回路の回路図(a)及び正の温度特性の電流の温度特性を説明する特性図(b)。 出力電圧の温度特性を説明する特性図。 実施例2に係るECL出力回路の回路図。 図4のECL出力回路に用いられる電流生成回路を構成する温度特性のない電流を生成する第2の回路の回路図(a)及び温度特性のない電流を説明する特性図(b)。 第1の回路及び第2の回路を合わせた場合の温度特性を説明する特性図。 従来のECL出力回路の回路図。
以下、実施例を参照して発明の実施の形態を説明する。
まず、図1乃至図3を参照して実施例1を説明する。
この実施例のECL出力回路は、図1に示すように、差動増幅回路1、差動増幅回路1の出力段に付加されたエミッタフォロワ回路2、差動増幅回路1の出力とエミッタフォロワ回路2との接続点にコレクタが接続された第1のバイポーラトランジスタを有する第1のミラー回路3及び正の温度特性の電流を生成する第1の回路4を含む電流生成回路を有している。
差動増幅回路1は、高電位電源(Vdd)に負荷抵抗R1を介してコレクタが接続され、エミッタが定電流源に接続されたバイポーラトランジスタB1と高電位電源(Vdd)に負荷抵抗R2を介してコレクタが接続され、エミッタが定電流源に接続されたバイポーラトランジスタB2とを有し、バイポーラトランジスタB1、B2のエミッタ同士を接続している。差動増幅回路1の入力端子は、第1の入力端子IN1がバイポーラトランジスタB1のベースに接続され、第2の入力端子IN2がバイポーラトランジスタB2のベースに接続される。第1の入力端子IN1、第2の入力端子IN2には、差動信号が入力される。差動増幅回路1の第1の出力は、負荷抵抗R2とバイポーラトランジスタB2のコレクタとの接続点に形成され、第2の出力は、負荷抵抗R1とバイポーラトランジスタB1のコレクタとの接続点に形成される。
エミッタフォロワ回路2を構成するエミッタフォロワトランジスタE1は、ベースが差動増幅回路1の第1の出力に接続され、コレクタが高電位電源(Vdd)に接続され、エミッタがこの実施例のECL出力回路の第1の出力端子OUTに接続されている。同じくエミッタフォロワトランジスタE2は、ベースが差動増幅回路1の第2の出力に接続され、コレクタが高電位電源(Vdd)に接続され、エミッタが同じECL出力回路の第2の出力端子OUTNに接続されている。
第1のバイポーラトランジスタB5は、差動増幅回路1の第1の出力とエミッタフォロワトランジスタE1のベースとの接続点にコレクタが接続され、エミッタが抵抗R7を介して電源端子(GND)に接続されて、この接続点と電源端子(GND)との間に電流(I1)が流れる電流路が形成されるように構成されている。同じく、第1のバイポーラトランジスタB4は、差動増幅回路1の第2の出力とエミッタフォロワトランジスタE2のベースとの接続点にコレクタが接続され、エミッタが抵抗R6を介して電源端子(GND)に接続されて、この接続点と電源端子との間に電流(I1)が流れる電流路が形成されるように構成されている。
電流生成回路は、第1の回路4から構成されている(図2参照)。第1の回路4は、高電位電源(Vdd)と低電位電源(GND)の間に順に直列に接続されたダイオード接続の第2のバイポーラトランジスタB6及び抵抗R3とを有し、正の温度特性の電流(I2)を生成する。第2のバイポーラトランジスタB6のコレクタは高電位電源(Vdd)に接続され、エミッタは抵抗R3の一端に接続されている。
第1の回路4は、さらに、第2のカレントミラー回路6及び第3のカレントミラー回路7の2つのカレントミラー回路を有している。第2のカレントミラー回路6は、ダイオード接続のバイポーラトランジスタB7及びカレントミラー用トランジスタであるバイポーラトランジスタB8から構成されている。バイポーラトランジスタB7のコレクタは、抵抗R3の他端に接続され、エミッタは、低電位電源(GND)に接続され、ベースはバイポーラトランジスタB8のベースに接続されている。バイポーラトランジスタB8のエミッタは、低電圧電源(GND)に接続され、コレクタは、第3のカレントミラー回路に接続されている。
第3のカレントミラー回路7は、ダイオード接続のMOSトランジスタM1及びカレントミラー用トランジスタであるMOSトランジスタM2から構成されている。MOSトランジスタM1のソースは、高電位電源(Vdd)に接続され、ドレインは、バイポーラトランジスタB8のコレクタに接続され、ゲートは、MOSトランジスタM2のゲートに接続されている。MOSトランジスタM2のソースは、高電位電源(Vdd)に接続され、ドレインは、第1のカレントミラー回路3を構成するダイオード接続のバイポーラトランジスタB3のコレクタに接続されている。第2のカレントミラー回路6は、第2のバイポーラトランジスタB6及び抵抗R3間に流れる電流に応じた電流を流し、第3のカレントミラー回路7は、第2のカレントミラー回路6に流れる電流に応じた電流(I2)を流す。
電流生成回路から生成された電流は、第1のカレントミラー回路3によってミラーされ、この電流に応じた電流が第1のバイポーラトランジスタB4、B5に流れる。
第1のカレントミラー回路3は、ダイオード接続のバイポーラトランジスタB3及びカレントミラー用トランジスタである第1のバイポーラトランジスタB4、B5から構成されている。バイポーラトランジスタB3のコレクタは、第3のカレントミラー回路7を構成するMOSトランジスタM2のドレインに接続され、エミッタは、抵抗R5を介して、低電位電源(GND)に接続され、ベースは第1のバイポーラトランジスタB4、B5のベースに接続されている。バイポーラトランジスタB4、B5のエミッタは、抵抗R6、R7を介して、低電圧電源(GND)に接続されている。
次に、この実施例に係るECL出力回路の動作について説明する。
差動増幅回路とエミッタフォロワ回路からなるECL出力回路の出力電圧は、エミッタフォロワ回路を構成するエミッタフォロワトランジスタのベース・エミッタ間電圧Vbeの温度変動による温度係数を持っている。高速デジタル回路などにおいて、出力電圧の温度変化は振幅位相変換による位相余裕を少なくし、最大周波数等の性能が劣化する原因となっている。
この実施例では、差動増幅回路1の出力とエミッタフォロワトランジスタE2のベースとの接続点と電源端子(GND)との間に電流路が形成されるように第1のバイポーラトランジスタB4を設ける。この電流路にはI1の電流が流れ、これが電圧R1I1に変換され、電源電圧Vddから差し引かれて出力電圧Voutとなり、出力端子OUTNから出力される。同じように、差動増幅回路1の出力とエミッタフォロワトランジスタE1のベースとの接続点と電源端子(GND)との間に電流路が形成されるように第1のバイポーラトランジスタB5を設ける。この電流路にはI1の電流が流れ、これが電圧R2I1(電圧R1I1と同じである)に変換され、電源電圧Vddから差し引かれて出力電圧Voutとなり、出力端子OUTから出力される。
このとき、ECL出力回路の出力電圧Voutは、電源電圧Vddからエミッタフォロワトランジスタのエミッタ・ベース電圧Vbe分低下する。
トランジスタのエミッタ・ベース電圧Vbeは、負の温度特性を持っている。したがって、上記電流路に正の温度特性を有する電流を流して変換する電圧を正の温度特性にすれば、電源電圧Vddから差し引かれるエミッタ・ベース電圧Vbe及び先の電流路の電流に基づく電圧は、温度特性を消しあって温度に平坦な出力電圧VoutをECL出力回路から出力する。
図3は、縦軸が出力電圧(Vout)、横軸が温度(Ta)である。図に示すように、電源電圧Vddからエミッタ・ベース電圧Vbe分を差し引いた電圧が温度特性を補正しない場合の出力電圧(Vout)であり、この場合の出力電圧(Vout)は、傾斜して温度特性を持つようになる。さらに、エミッタ・ベース電圧Vbeとは逆で傾きが同じ温度特性を有する先の電流路に基づく電圧(R1×I1)を上記出力電圧から差し引くと平坦な出力電圧Voutが得られる。
次に、先の電流路に流れる電流I1について形成方法を説明する。
電流路に流れる電流I1は、第1の回路4を含む電流生成回路から生成された電流を基に形成される。第1の回路4は、第2のバイポーラトランジスタB6及び抵抗R3の間に流れる電流を生成する。第2のカレントミラー回路6は、この生成された電流に応じた電流を流し、第3のカレントミラー回路7は、第2のカレントミラー回路6に流れる電流に応じた電流(I2)を流す。電流生成回路により生成された電流(I2)は、第1のカレントミラー回路3により、この電流に応じた電流を第1のバイポーラトランジスタB4、B5に流すように第1のバイポーラトランジスタB4、B5のベース電流を制御する。
ECL出力回路の出力電圧の温度特性を制御するために電流生成回路が生成する正の温度特性の傾きを変える必要がある場合は、第1の回路4の構成を変える。即ち、第1の回路4の第3のカレントミラー回路7を構成するカレントミラー用トランジスタであるMOSトランジスタM2のサイズを変えることによりその温度係数の傾きを変えることができる(図2参照)。MOSトランジスタM2は、1個もしくは1以上の個数(M)のトランジスタを用いることができる。図2(b)は、縦軸を電流(I)、横軸を温度(Ta)とする特性図である。図に示すように、トランジスタを1つ使用した場合(M=1)の電流(I)の温度係数に対して、トランジスタを2つ用い場合(M=2)の電流の温度係数は2倍になる。
このように、第2のカレントミラー回路6に含まれるカレントミラー用トランジスタと第3のカレントミラー回路に含まれるカレントミラー用トランジスタとのサイズ比を変更すること(この実施例ではMOSトランジスタM2のトランジスタ個数(M)を調整すること)によって、第1の回路の電流の温度特性の勾配を調整することができる。
つぎに、ECL出力回路の製造方法について説明する。
この実施例のECL出力回路は、シリコンなどの半導体基板10に形成される。このECL出力回路は、1チップに形成される。そして、半導体基板10に作り込まれる抵抗の中で、第1のバイポーラトランジスタB4、B5を通る電流路を流れる電流I1を形成するに寄与する抵抗は、同じ素材を用い同じ製造方法で形成して、その特性を等しくする必要がある。抵抗材料には、ポリシリコンやモリブデンなどの半導体装置に用いられる通常の材料を用い、CVD(chemical vapour deposition)やPVD(phisical vapour deposition)などの半導体技術において一般的な方法を用いることができる。また、電流I1を形成するに寄与する抵抗には、差動増幅回路1の負荷抵抗R1、R2(図1参照)、正の温度特性の電流を生成する第1の回路4の抵抗R3(図2参照)及び温度特性のない電流を生成する第2の回路8の抵抗R4(図5参照、実施例2で説明する)がある。
以上、実施例のECL出力回路は、出力電圧の温度特性がフラットであり、且つ出力レベルの製造バラツキが小さい。温度特性補正用電流を出力バッファと同じ抵抗で作成することにより、抵抗の温度特性をキャンセルさせることができると同時に、製造バラツキもキャンセルできるようになった。温度特性の傾きは、カレントミラー回路のトランジスタの個数を変えることにより、変更することが出来るようになった。
次に、図4乃至図6を参照して実施例2を説明する。
この実施例では、電流生成回路が第1の回路ともに、温度特性のない電流を生成する第2の回路を有する点で、第1の回路のみを有する実施例1に記載のものと相違している。実施例1において、電流生成回路は、第1の回路4と共に温度特性のない電流を生成する第2の回路8を更に有していることに特徴がある(図4参照)。即ち、この第1の回路4の生成する電流と第2の回路8の生成する電流とを足し合わせた電流を電流生成回路の生成する電流(I3)とする。
図5に示すように、この実施例で説明する温度特性がない電流源である第2の回路8は、高電位電源(Vdd)と低電位電源(GND)の間に順に直列に接続された抵抗R8とバイポーラトランジスタB9、及び高電位電源(Vdd)と低電位電源(GND)の間に順に直列に接続されたバイポーラトランジスタB10と抵抗R4とを有する。抵抗R8は、一端が高電位電源(Vdd)に接続され、他端がバイポーラトランジスタB9のコレクタに接続され、バイポーラトランジスタB9は、エミッタが低電圧電源(GND)に接続され、ベースがバイポーラトランジスタB10と抵抗R4との接続点に接続される。
バイポーラトランジスタB10は、コレクタが第4のカレントミラー回路9に接続され、エミッタが抵抗R4の一端に接続され、ベースが抵抗R8とバイポーラトランジスタB9との接続点に接続される。抵抗R4は、一端がバイポーラトランジスタB10エミッタに接続され、他端が低電圧電源(GND)に接続されている。第4のカレントミラー回路9は、ダイオード接続のMOSトランジスタM3及びカレントミラー用トランジスタであるMOSトランジスタM4から構成されている。MOSトランジスタM4のソースは、高電位電源(Vdd)に接続され、ドレインは、バイポーラトランジスタB10のコレクタに接続され、ゲートは、MOSトランジスタM4のゲートに接続されている。MOSトランジスタM4のソースは、高電位電源(Vdd)に接続され、ドレインは、第1のカレントミラー回路3を構成するダイオード接続のバイポーラトランジスタB3のコレクタに接続されている(図4参照)。
次に、電流路に流れる電流I1について形成方法を説明する。
この実施例では、電流路に流れる電流I1は、第1の回路4を含む電流生成回路から生成された電流を基に形成される。この実施例の電流生成回路は、第1の回路4に第2の回路8を付加した構成になっている。
実施例1においては、温度特性の傾きは、カレントミラー回路(第3のカレントミラー回路7)のトランジスタの個数を変えることにより、変更することが出来るようになった。
しかし、出力電圧の調整には温度特性だけでなく、電流の大きさを調整する必要ある。そこで、図6に示すように、第1の回路4が生成する正の温度特性の電流(図6(a))に第2の回路8が生成する温度特性のない電流(図6(b))を足し込んで、出力電圧のレベルを変えることで、所望の温度特性および電圧レベルを有する電流I1を生成する(図6(c))。図6は、電流の温度特性を説明する特性図で、縦軸は電流(I)であり、横軸は温度(Ta)である。
図に示すように、正の温度特性の電流と温度特性のない電流を適宜足し合わせることにより、適切に出力電圧の温度特性を制御することができる。
この実施例のECL出力回路は、実施例2と同様に、シリコンなどの半導体基板10に1チップに形成される。そして、半導体基板10に作り込まれる抵抗の中で、第1のバイポーラトランジスタB4、B5を通る電流路を流れる電流I1を形成するに寄与する抵抗は、同じ素材を用い同じ製造方法で形成して、その特性を等しくする。
以上、実施例のECL出力回路は、出力電圧の温度特性がフラットであり、且つ出力レベルの製造バラツキが小さい。温度特性補正用電流を出力バッファと同じ抵抗で作成することにより、抵抗の温度特性をキャンセルさせることができると同時に、製造バラツキもキャンセルできるようになった。温度特性の傾きは、カレントミラー回路のトランジスタの個数を変えることにより、変更することが出来るようになると共に、第2の回路8が生成する温度特性のない電流を足し込むことにより電流I1の大きさを加減できるようになる。
また、本発明では、バンドギャップ回路等による定電圧Vrefを使わずに、第1の回路4(図2)、第2の回路8(図5)のような構成の電流源を用いて電流を制御している。そして、このような電流源は差動回路の定電流源にも適用することができるとともに、全体として位相雑音を少なく出来るという効果も有する。
1・・・差動増幅回路
2・・・エミッタフォロア回路
3・・・第1のカレントミラー回路
4・・・第1の回路
6・・・第2のカレントミラー回路
7・・・第3のカレントミラー回路
8・・・第2の回路
9・・・第4のカレントミラー回路
10・・・半導体基板






Claims (6)

  1. 負荷抵抗を有する差動増幅回路と、前記差動増幅回路の出力をベースに接続したエミッタフォロワトランジスタと、前記差動増幅回路の出力と前記エミッタフォロワトランジスタのベースとの接続点と電源端子との間に電流路が形成されるよう接続された第1のバイポーラトランジスタと、高電位電源と低電位電源の間に順に直列に接続されたダイオード接続の第2のバイポーラトランジスタ及び抵抗とを有し正の温度特性の電流を生成する第1の回路を含む電流生成回路と、前記電流生成回路の生成する電流に応じた電流を前記第1のバイポーラトランジスタに流すよう前記第1のバイポーラトランジスタのベース電流を制御する第1のカレントミラー回路とを具備することを特徴とするECL出力回路。
  2. 前記電流生成回路は、温度特性のない電流を生成する第2の回路を更に有し、前記第1の回路の生成する電流と前記第2の回路の生成する電流とを足し合わせたものを前記電流生成回路の生成する電流としたことを特徴とする請求項1記載のECL出力回路。
  3. 前記第1の回路は、前記第2のバイポーラトランジスタ及び前記抵抗の間に流れる電流に応じた電流を流す第2のカレントミラー回路と、前記第2のカレントミラー回路に流れる電流に応じた電流を流す第3のカレントミラー回路とを有し、前記第2のカレントミラー回路に含まれるカレントミラー用トランジスタと、前記第3のカレントミラー回路に含まれるカレントミラー用トランジスタのサイズ比を変更することで、前記第1の回路の電流の温度特性の勾配を調整したことを特徴とする請求項1記載のECL出力回路。
  4. 前記正の温度特性の電流の温度勾配は、前記差動増幅回路を構成する前記バイポーラトランジスタのベース・エミッタ電圧の温度勾配と同じであり、傾斜の向きが逆であることを特徴とする請求項1に記載のECL出力回路。
  5. 請求項1乃至請求項4のいずれか1項記載のECL出力回路は、1つの半導体基板に形成されていることを特徴とするECL出力回路。
  6. 前記差動増幅回路、前記正の温度特性の電流を生成する第1の回路を構成する抵抗及び前記温度特性のない電流を生成する第2の回路っを構成する抵抗は、同じ製造方法で形成されていることを特徴とする請求項5に記載のECL出力回路。

























JP2012157016A 2012-07-12 2012-07-12 Ecl出力回路 Active JP6028431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012157016A JP6028431B2 (ja) 2012-07-12 2012-07-12 Ecl出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012157016A JP6028431B2 (ja) 2012-07-12 2012-07-12 Ecl出力回路

Publications (2)

Publication Number Publication Date
JP2014022791A true JP2014022791A (ja) 2014-02-03
JP6028431B2 JP6028431B2 (ja) 2016-11-16

Family

ID=50197265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012157016A Active JP6028431B2 (ja) 2012-07-12 2012-07-12 Ecl出力回路

Country Status (1)

Country Link
JP (1) JP6028431B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249441A1 (ja) * 2021-05-28 2022-12-01 株式会社ソシオネクスト 検出回路、受信回路及び半導体集積回路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03113915A (ja) * 1989-09-27 1991-05-15 Sumitomo Electric Ind Ltd トランジスタ温度特性補償回路
JPH09179644A (ja) * 1995-12-06 1997-07-11 Internatl Business Mach Corp <Ibm> 温度補償基準電流発生器
US5994923A (en) * 1997-10-08 1999-11-30 Cypress Semiconductor Corp. Correctable output driver and method of using the same
JP2000124744A (ja) * 1998-10-12 2000-04-28 Texas Instr Japan Ltd 定電圧発生回路
JP2002524903A (ja) * 1998-08-27 2002-08-06 マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド Dcレベル補償回路
JP2004206633A (ja) * 2002-12-26 2004-07-22 Renesas Technology Corp 半導体集積回路及び電子回路
JP2011220777A (ja) * 2010-04-07 2011-11-04 New Japan Radio Co Ltd 電圧発生回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03113915A (ja) * 1989-09-27 1991-05-15 Sumitomo Electric Ind Ltd トランジスタ温度特性補償回路
JPH09179644A (ja) * 1995-12-06 1997-07-11 Internatl Business Mach Corp <Ibm> 温度補償基準電流発生器
US5994923A (en) * 1997-10-08 1999-11-30 Cypress Semiconductor Corp. Correctable output driver and method of using the same
JP2002524903A (ja) * 1998-08-27 2002-08-06 マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド Dcレベル補償回路
JP2000124744A (ja) * 1998-10-12 2000-04-28 Texas Instr Japan Ltd 定電圧発生回路
JP2004206633A (ja) * 2002-12-26 2004-07-22 Renesas Technology Corp 半導体集積回路及び電子回路
JP2011220777A (ja) * 2010-04-07 2011-11-04 New Japan Radio Co Ltd 電圧発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249441A1 (ja) * 2021-05-28 2022-12-01 株式会社ソシオネクスト 検出回路、受信回路及び半導体集積回路

Also Published As

Publication number Publication date
JP6028431B2 (ja) 2016-11-16

Similar Documents

Publication Publication Date Title
JP3759513B2 (ja) バンドギャップ基準回路
TWI418968B (zh) 參考電壓與參考電流產生電路及方法
JP2010166312A (ja) 温度補償回路
CN112558675B (zh) 带隙参考电压产生电路
JP2019082951A (ja) バンドギャップリファレンス回路
JP2010086056A (ja) 定電流回路
JP4799167B2 (ja) 基準電圧発生回路
KR20190071590A (ko) 전류 생성 회로
JP6028431B2 (ja) Ecl出力回路
JP2016212476A (ja) バンドギャップリファレンス回路
JP5129260B2 (ja) アダプティブフィードバックカスコード
CN112306129B (zh) 参考电压产生电路
JPH04223602A (ja) 増幅回路
JP2014203213A (ja) バンドギャップリファレンス回路
JP2013062757A (ja) Lvds出力回路
US7579911B2 (en) Semiconductor circuit
JP4799051B2 (ja) 半導体回路
JP2010039844A (ja) 定電流源回路
JP2013092926A (ja) 基準電圧発生回路
JP2013187815A (ja) ヒステリシスコンパレータ
JP7081886B2 (ja) 半導体装置
JP2836339B2 (ja) 定電圧発生回路
JP2004128939A (ja) 温度補償回路および近似3次曲線発生回路
TW202422265A (zh) 低電壓帶隙參考電路
JP2023182426A (ja) 基準電圧源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161003

R150 Certificate of patent or registration of utility model

Ref document number: 6028431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250