JP2013062757A - Lvds出力回路 - Google Patents
Lvds出力回路 Download PDFInfo
- Publication number
- JP2013062757A JP2013062757A JP2011201428A JP2011201428A JP2013062757A JP 2013062757 A JP2013062757 A JP 2013062757A JP 2011201428 A JP2011201428 A JP 2011201428A JP 2011201428 A JP2011201428 A JP 2011201428A JP 2013062757 A JP2013062757 A JP 2013062757A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistor
- output
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 238000000605 extraction Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010485 coping Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Landscapes
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 中間電圧(コモン電圧)作成用の基準電圧はバンドギャップリファレンス回路1の演算増幅器5の出力部から引き出し、振幅を決める定電流回路の基準電圧はバンドギャップ電圧を作る際に使用する抵抗R41、R42の節点14(中間タップ)から引き出す。そして、引き出し部分は電流検出用抵抗R6の温度特性に合わせる。検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路3全体としての温度変化を無くすようにする。このようにして、1つのバンドギャップリファレンス回路1を用いて温度変化無しにLVDS出力回路を駆動できる。
【選択図】 図1
Description
同じように、PMOSトランジスタT102及びNMOSトランジスタT104は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端子107からインバータ108を介して入力信号として先の差動信号とは逆位相の差動信号が入力される。PMOSトランジスタT101及びNMOSトランジスタT103からなるインバータの出力が差動出力端(差動出力(−))109から出力され、PMOSトランジスタT2及びNMOSトランジスタT104からなるインバータの出力が差動出力端(差動出力(+))110から出力される。2つのインバータの出力間には内部抵抗R101とR102が縦続接続されている。これら内部抵抗R101,R102及び4つのトランジスタT101〜T104は差動バッファを形成している。差動バッファの一方の電流供給ノードと接地電圧との間に定電流回路103を構成する電流供給トランジスタT105が接続されている。
第1の基準電圧を生成するバンドギャップリファレンス回路101は、非反転入力端子111及び反転入力端子112を有し、これらの端子に印加される電圧に基づいて出力端子から前記第1の基準電圧を出力する演算増幅器105と、出力端子と非反転入力端子111との間に接続された第1の抵抗R103と、出力端子と反転入力端子112との間に接続された第2の抵抗R104と、一端が非反転入力端子に接続され、他端が接地端GNDに接続された第1の回路素子D101と、一端が反転入力に接続された第3の抵抗R105と、第3の抵抗R105の他端と接地端GNDとの間に接続された第2の回路素子D102とを有している。
従来、両方の温度特性をフラットにするには、温度特性の違う複数の基準電圧源を用意する、温度変化が0の温度特性である抵抗を使用する等の対処方法があるが、複数の基準電圧源を用いると、ICチップの面積の増大を招き、温度特性がフラットな抵抗材料を使用するには専用の特殊プロセスが必要となる問題が存在する。
本発明は、このような事情によりなされたものであり、1個の基準電圧源を用いて、中間電圧(コモン電圧)及び出力振幅について温度特性がフラットになり、搭載されるICチップの面積増大を防ぐことが出来るLVDS出力回路を提供する。
LVDS出力回路は、第1の基準電圧を生成するバンドギャップリファレンス回路1と、第1の差動信号を入力とし、前記第1の基準電圧に基づいた中間電圧を有する第2の差動信号を生成する差動出力回路2と、前記第2の差動信号の振幅を決めるように前記差動出力回路に流れる電流を制御する定電流回路3とを有している。
同じように、PMOSトランジスタT2及びNMOSトランジスタT4は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端7からインバータ8を介して入力信号として先の差動信号とは逆位相の差動信号が入力される。
差動出力回路2において、バンドギャップリファレンス回路1から生成された第1の基準電圧と第1の差動信号とを差動増幅器6に入力して中間電圧を有する第2の差動信号を生成する。差動出力回路2は、出力信号の中間電圧(コモン電圧)と出力振幅の規格を満たすために、差動増幅器6により出力信号の中間電圧(コモン電圧(抵抗R1、R2間の電圧))を決定し、定電流回路3により振幅を決定する。
NMOSトランジスタT5は、差動出力回路2の電流供給ノードと接地電位(GND)との間に接続され、ゲートはNMOSトランジスタT9のゲートに接続されている。NMOSトランジスタT9は、PMOSトランジスタT8と接地電位(GND)との間に接続され、PMOSトランジスタT8は、電源(VDD)とNMOSトランジスタT9との間に接続され、NMOSトランジスタT7は、電源(VDD)と定電流制御トランジスタT6との間に接続されている。
電流検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路全体としての温度変化を無くすようにする。
中間タップ(節点14)から引き出され演算増幅器4の入力端子(+)に入力する電圧は、温度変化があり、温度特性を有している。また、演算増幅器4の入力端子(−)に入力する電圧も電流検出用抵抗R6の印加電圧であるからやはり温度特性を有している。電流検出用抵抗R6は、この実施例では、ポリシリコンを材料を用いている。ポリシリコン抵抗は、−1000ppm/℃の温度変化率の温度特性を有している。
このバンドギャップリファレンス回路を構成する抵抗を分割抵抗で構成し、温度特性を変えることは第2の抵抗に限らず、第1、第3の抵抗を利用することも可能である。
実施例1では第2の抵抗の中間部分に節点を設けたが、この実施例では、第1の抵抗の中間部分に節点を設けたことに特徴がある。図2において、LVDS出力回路を構成する差動出力回路2及び定電流回路3はそれぞれ内部構造が実施例に示す差動出力回路及び定電流回路と同じ構成である。したがって、これらの回路の説明は略し、バンドギャップリファレンス回路1について説明する。
この実施例では、中間電圧(コモン電圧)作成用の基準電圧は、バンドギャップリファレンス回路1の演算増幅器5の出力部から引き出し、振幅を決める定電流回路3の基準電圧は、バンドギャップ電圧を作る際に使用する抵抗R41、R42の中間タップから引き出す。
なお、実施例1及び実施例2において用いた基準電圧発生回路は、他の回路を用いることができる。例えば、図3に記載されたバイポーラトランジスタを用いたワイドラー型バンドギャップ基準電圧発生回路を使用することも可能である。
2・・・差動出力回路
3・・・定電流回路
4,5,6・・・演算増幅器
7・・・入力端子
8・・・インバータ
9・・・差動出力(−)
10・・・差動出力(+)
11・・・非反転入力端子
12・・・反転入力端子
14,24・・・節点
Claims (2)
- 第1の基準電圧を生成するバンドギャップリファレンス回路と、第1の差動信号を入力とし、前記第1の基準電圧に基づいた中間電圧を有する第2の差動信号を生成する差動出力回路と、前記第2の差動信号の振幅を決めるように前記差動出力回路に流れる電流を制御する定電流回路とを具備し、前記定電流回路は、第1及び第2の電源間に直列接続された定電流制御トランジスタ及び電流検出用抵抗と、前記バンドギャップリファレンス回路内における電圧値が温度特性を持つ節点から引き出される電圧および前記電流検出用抵抗の印加電圧を比較処理して前記定電流制御トランジスタのコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器とを有しており、前記電流検出用抵抗の印加電圧の温度特性が前記節点における電圧値の前記温度特性と同じであることを特徴とするLVDS出力回路。
- 前記バンドギャップリファレンス回路は、非反転入力端子及び反転入力端子を有し、これらの端子に印加される電圧に基づいて出力端子から前記第1の基準電圧を出力する演算増幅器と、前記出力端子と前記非反転入力端子との間に接続された第1の抵抗と、前記出力端子と前記反転入力端子との間に接続された第2の抵抗と、一端が前記非反転入力端子に接続され、他端が接地端に接続された第1の回路素子と、一端が前記反転入力端子に接続され第3の抵抗と、前記第3の抵抗の他端と前記接地端との間に接続された第2の回路素子とを有し、前記節点は前記第1の抵抗もしくは前記第2の抵抗の中間部分にあることを特徴とする請求項1に記載のLVDS出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011201428A JP5860644B2 (ja) | 2011-09-15 | 2011-09-15 | Lvds出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011201428A JP5860644B2 (ja) | 2011-09-15 | 2011-09-15 | Lvds出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013062757A true JP2013062757A (ja) | 2013-04-04 |
JP5860644B2 JP5860644B2 (ja) | 2016-02-16 |
Family
ID=48187040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011201428A Active JP5860644B2 (ja) | 2011-09-15 | 2011-09-15 | Lvds出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5860644B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111949592A (zh) * | 2020-08-13 | 2020-11-17 | 国家电网有限公司 | 一种适用于lvds的热插拔电路装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7363749B2 (ja) | 2020-11-18 | 2023-10-18 | トヨタ自動車株式会社 | 車両用制御システム、車両用制御システムの異常検知方法及び異常検知プログラム |
KR20220103236A (ko) | 2021-01-14 | 2022-07-22 | 삼성전자주식회사 | 저전압 어택 감지기 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235661A (ja) * | 1992-02-24 | 1993-09-10 | Mitsubishi Electric Corp | 定電流源回路 |
JP2002084181A (ja) * | 2000-09-07 | 2002-03-22 | Mitsubishi Electric Corp | 差動出力回路 |
US7564270B1 (en) * | 2007-05-30 | 2009-07-21 | Cypress Semiconductor Corporation | Differential output driver |
US7636010B2 (en) * | 2007-09-03 | 2009-12-22 | Elite Semiconductor Memory Technology Inc. | Process independent curvature compensation scheme for bandgap reference |
-
2011
- 2011-09-15 JP JP2011201428A patent/JP5860644B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235661A (ja) * | 1992-02-24 | 1993-09-10 | Mitsubishi Electric Corp | 定電流源回路 |
JP2002084181A (ja) * | 2000-09-07 | 2002-03-22 | Mitsubishi Electric Corp | 差動出力回路 |
US7564270B1 (en) * | 2007-05-30 | 2009-07-21 | Cypress Semiconductor Corporation | Differential output driver |
US7636010B2 (en) * | 2007-09-03 | 2009-12-22 | Elite Semiconductor Memory Technology Inc. | Process independent curvature compensation scheme for bandgap reference |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111949592A (zh) * | 2020-08-13 | 2020-11-17 | 国家电网有限公司 | 一种适用于lvds的热插拔电路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5860644B2 (ja) | 2016-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3575453B2 (ja) | 基準電圧発生回路 | |
US7880512B2 (en) | Output driver circuit | |
JP2008052639A (ja) | 定電流回路 | |
TWI510878B (zh) | 驅動電路 | |
JP2009037372A (ja) | 定電流・定電圧回路 | |
JP5864086B2 (ja) | 差動増幅回路 | |
JP2008236119A (ja) | 半導体装置 | |
JP2006121250A (ja) | 発振回路 | |
JP5860644B2 (ja) | Lvds出力回路 | |
TWI801452B (zh) | 電流產生電路 | |
JP4614234B2 (ja) | 電源装置およびそれを備える電子機器 | |
JP2014067240A (ja) | 半導体装置 | |
JP6399938B2 (ja) | 差動出力バッファ | |
JP5884234B2 (ja) | 基準電圧回路 | |
JP4868868B2 (ja) | 基準電圧発生回路 | |
JP5782346B2 (ja) | 基準電圧回路 | |
JP2008072234A (ja) | ドライバ回路 | |
JP7098997B2 (ja) | 発振装置 | |
JP6344583B1 (ja) | 定電圧回路 | |
KR100997391B1 (ko) | 차동신호 생성회로 | |
JP7240075B2 (ja) | 定電圧回路 | |
JP6028431B2 (ja) | Ecl出力回路 | |
JP7081886B2 (ja) | 半導体装置 | |
JP2010041449A (ja) | 発振回路 | |
JP2010016706A (ja) | 電圧制御型発振回路及び電圧変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5860644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |