JP2010039844A - 定電流源回路 - Google Patents

Abstract

【課題】温度特性を有する出力電流が得られる定電流源回路を提供する。
【解決手段】本発明の定電流源回路は、正の温度特性を有する電流Ｉ３を出力する第１の定電流源回路１１と、負の温度特性を有する電流Ｉ５を出力する第２の定電流源回路１２と、第１の定電流源回路１１の電流出力ラインＬ１と、第２の定電流源回路１２の電流出力ラインＬ２との間に接続されたカレントミラー回路１３ａとを備えている。
【選択図】図１

Description

本発明は、定電流源回路に関し、特に温度特性を有する定電流源回路に関する。

一般に、定電流源回路においては、温度特性を持たない（温度に依存しない）出力電流が得られるようにするための工夫が図られることが多い。例えば、特許文献１では、正の温度特性を有する定電流源と、負の温度特性を有する定電流源とを設け、正の温度特性を有する電流と、負の温度特性を有する電流とを合成して温度特性を持たない電流を生成することが開示されている。

しかし、実際の回路設計では、正の温度特性や負の温度特性を有する定電流源回路が必要となる場合があり、さらには、定電流源回路からの電流供給対象の回路やデバイスによっては、電流の温度特性の傾きをより大きくした方が望ましい特性が得られる場合もある。
特開２００２−２５２８５号公報

本発明は、温度特性を有する出力電流が得られる定電流源回路を提供する。

本発明の一態様によれば、正の温度特性を有する電流を出力する第１の定電流源回路と、負の温度特性を有する電流を出力する第２の定電流源回路と、前記第１の定電流源回路の電流出力ラインと、前記第２の定電流源回路の電流出力ラインとの間に接続されたカレントミラー回路と、を備えたことを特徴とする定電流源回路が提供される。

本発明によれば、温度特性を有する出力電流が得られる定電流源回路が提供される。

以下、図面を参照し、本発明の実施形態について説明する。なお、各図面中で同じ構成要素には同一の符号を付している。

［第１の実施形態］
図１は、本発明の第１の実施形態に係る定電流源回路の回路図である。

本実施形態に係る定電流源回路は、正の温度特性を有する定電流を出力する第１の定電流源回路１１と、負の温度特性を有する定電流を出力する第２の定電流源回路１２と、第１の定電流源回路１１の電流出力ラインＬ１と第２の定電流源回路１２の電流出力ラインＬ２との間に接続されたカレントミラー回路１３ａとを備える。

第１の定電流源回路１１は、主として、複数のトランジスタＰＭＯＳ１、ＰＭＯＳ２、ＮＭＯＳ１、ＮＭＯＳ２を含む差動増幅回路と、温度が高くなるにつれて抵抗値が低くなる負の温度特性を有する抵抗Ｒ１とを有する。

ＰＭＯＳ１及びＰＭＯＳ２は、Ｐチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）であり、ＮＭＯＳ１及びＮＭＯＳ２は、Ｎチャネル型のＭＯＳＦＥＴである。

ＰＭＯＳ１及びＮＭＯＳ１は、バンドギャップリファレンス回路の出力ラインＬｖｒｅｇと定電流源１５との間に直列接続されている。ＰＭＯＳ２及びＮＭＯＳ２も同様に、バンドギャップリファレンス回路の出力ラインＬｖｒｅｇと定電流源１５との間に直列接続されている。

ＰＭＯＳ１のソースはバンドギャップリファレンス回路の出力ラインＬｖｒｅｇに接続され、ドレインはＮＭＯＳ１のドレインと接続されている。ＰＭＯＳ１のゲートはドレインと接続されている。ＮＭＯＳ１のソースは定電流源１５と接続されている。ＮＭＯＳ１のゲートは温度定電圧源２１と接続されている。

バンドギャップリファレンス回路は、温度特性を持たない（温度に依存しない）基準電圧ＶＲＥＧを出力ラインＬｖｒｅｇに出力する。温度定電圧源２１は、温度特性を持たない（温度に依存しない）定電圧ＶＢＧＲをＮＭＯＳ１のゲートに与える。

ＰＭＯＳ２のソースはバンドギャップリファレンス回路の出力ラインＬｖｒｅｇに接続され、ドレインはＮＭＯＳ２のドレインと接続されている。ＰＭＯＳ２のゲートはドレインと接続されている。ＮＭＯＳ２のソースは定電流源１５と接続されている。

バンドギャップリファレンス回路の出力ラインＬｖｒｅｇとグランドとの間には、Ｐチャネル型ＭＯＳＦＥＴであるＰＭＯＳ３と抵抗Ｒ１とが直列接続されている。ＰＭＯＳ３のソースはバンドギャップリファレンス回路の出力ラインＬｖｒｅｇに接続され、ドレインは抵抗Ｒ１の一端と接続されている。抵抗Ｒ１の他端はグランドに接続されている。ＮＭＯＳ２のゲートは、ＰＭＯＳ３と抵抗Ｒ１との間に接続されている。ＰＭＯＳ３のゲートは、ＰＭＯＳ１とＮＭＯＳ１との間に接続されている。

バンドギャップリファレンス回路の出力ラインＬｖｒｅｇと、第１の定電流源回路１１の電流出力ラインＬ１との間には、Ｐチャネル型ＭＯＳＦＥＴであるＰＭＯＳ４が接続されている。ＰＭＯＳ４のソースはバンドギャップリファレンス回路の出力ラインＬｖｒｅｇに接続され、ドレインは第１の定電流源回路１１の電流出力ラインＬ１に接続されている。ＰＭＯＳ４のゲートは、ＰＭＯＳ１とＮＭＯＳ１との間に接続されている。

ＰＭＯＳ３とＰＭＯＳ４とはカレントミラーを構成し、ＰＭＯＳ３及び抵抗Ｒ１に流れる電流Ｉ２に応じた電流Ｉ３が第１の定電流源回路１１の出力電流として得られる。ＰＭＯＳ３とＰＭＯＳ４とのサイズを同じとすれば、Ｉ２＝Ｉ３となる。

図１に示す第１の定電流源回路１１における定電流源１５は、例えば図２に例示するように、電圧源２２と、Ｎチャネル型ＭＯＳＦＥＴであるＮＭＯＳ３とから構成することができる。ＮＭＯＳ３のドレインはＮＭＯＳ１及びＮＭＯＳ２のソースと接続され、ソースはグランドに接続され、ゲートには電圧源２２から電圧ＶＢＩＡＳ１が印加される。

第１の定電流源回路１１におけるＰＭＯＳ１、ＰＭＯＳ２、ＮＭＯＳ１、ＮＭＯＳ２は差動増幅回路を構成し、２つの入力（ＮＭＯＳ１のゲート−グランド間電圧とＮＭＯＳ２のゲート−グランド間電圧と）の差を増幅して、ＰＭＯＳ３及びＰＭＯＳ４のゲートに出力し、ＰＭＯＳ３及びＰＭＯＳ４をオン状態にする。なお、図１に示す差動増幅回路の構成は一例であって、他の構成の差動増幅回路を用いてもよい。

ここで、ＮＭＯＳ２のゲート−グランド間電圧（抵抗Ｒ１の両端に加わる電圧）をＶＲ１とし、ＮＭＯＳ１のゲート−グランド間電圧（温度定電圧源２１による印加電圧）をＶＢＧＲとすると、ＶＲ１＝ＶＢＧＲになるように動作制御される。

また、カレントミラーを構成するＰＭＯＳ３とＰＭＯＳ４のサイズが同一とすると、Ｉ２＝Ｉ３。Ｉ２は抵抗Ｒ１を流れる電流であり、Ｉ３は第１の定電流源回路１１の電流出力ラインＬ１を流れる電流。また、抵抗Ｒ１の抵抗値をＲ１とする。

したがって、Ｉ３＝Ｉ２＝ＶＢＧＲ／Ｒ１・・・式（１）
この式（１）を温度Ｔについて偏微分すると、
∂Ｉ３／∂Ｔ
＝（（１／Ｒ１）・∂ＶＢＧＲ／∂Ｔ）＋（ＶＢＧＲ・∂（Ｒ１^−１）／∂Ｔ）
＝（（１／Ｒ１）・∂ＶＢＧＲ／∂Ｔ）−ＶＢＧＲ・Ｒ１^−２・（∂Ｒ１／∂Ｔ）
ここで、∂ＶＢＧＲ／∂Ｔ＝０のため、
∂Ｉ３／∂Ｔ＝−（ＶＢＧＲ／Ｒ１^−２）・（∂Ｒ１／∂Ｔ）・・・式（２）

したがって、負の温度特性を持つ（∂Ｒ１／∂Ｔが負の）抵抗Ｒ１を使用することで、第１の定電流源回路１１は正の温度特性を有する電流Ｉ３を、電流出力ラインＬ１に出力する。

次に、第２の定電流源回路１２は、主として、Ｎチャネル型ＭＯＳＦＥＴであるＮＭＯＳ４、ＮＭＯＳ５と、Ｐチャネル型ＭＯＳＦＥＴであるＰＭＯＳ５、ＰＭＯＳ６と、ＰＮＰ型のバイポーラトランジスタＴｒ１と、温度が高くなるにつれて抵抗値が低くなる負の温度特性を有する抵抗Ｒ２とを有する。

ＮＭＯＳ４とＮＭＯＳ５とはカレントミラーを構成し、ＰＭＯＳ５とＰＭＯＳ６とはカレントミラーを構成する。

バンドギャップリファレンス回路の出力ラインＬｖｒｅｇとグランドとの間に、定電流源１６、ＮＭＯＳ４およびバイポーラトランジスタＴｒ１が直列接続されている。

ＮＭＯＳ４のドレインは定電流源１６に接続され、ソースはバイポーラトランジスタＴｒ１のエミッタと接続されている。バイポーラトランジスタＴｒ１のコレクタ及びベースはグランドに接続されている。

バンドギャップリファレンス回路の出力ラインＬｖｒｅｇとグランドとの間に、ＰＭＯＳ５、ＮＭＯＳ５および抵抗Ｒ２が直列接続されている。

ＰＭＯＳ５のソースはバンドギャップリファレンス回路の出力ラインＬｖｒｅｇに接続され、ドレインはＮＭＯＳ５のドレインと接続されている。ＮＭＯＳ５のソースは抵抗Ｒ２の一端と接続され、抵抗Ｒ２の他端はグランドに接続されている。ＮＭＯＳ４及びＮＭＯＳ５のゲートは、ＮＭＯＳ４のドレインと接続されている。

バンドギャップリファレンス回路の出力ラインＬｖｒｅｇと、第２の定電流源回路１２の電流出力ラインＬ２との間には、ＰＭＯＳ６が接続されている。ＰＭＯＳ６のソースはバンドギャップリファレンス回路の出力ラインＬｖｒｅｇと接続され、ドレインは第２の定電流源回路１２の電流出力ラインＬ２に接続されている。ＰＭＯＳ５及びＰＭＯＳ６のゲートは、ＰＭＯＳ５のドレインと接続されている。

図１に示す第２の定電流源回路１２における定電流源１６は、例えば図２に例示するように、電圧源２３と、Ｐチャネル型ＭＯＳＦＥＴであるＰＭＯＳ７とから構成することができる。ＰＭＯＳ７のソースはバンドギャップリファレンス回路の出力ラインＬｖｒｅｇと接続され、ドレインはＮＭＯＳ４のドレインと接続されている。ＰＭＯＳ７のゲートには、電圧源２３から電圧ＶＢＩＡＳ２が印加される。

ここで、バイポーラトランジスタＴｒ１のオン電圧をＶＦとし、抵抗Ｒ２の両端に加わる電圧をＶＲ２とすると、ＶＦ＝ＶＲ２になるように動作制御される。

また、カレントミラーを構成するＰＭＯＳ５とＰＭＯＳ６のサイズが同一とすると、Ｉ４＝Ｉ５。Ｉ４は抵抗Ｒ２を流れる電流であり、Ｉ５は第２の定電流源回路１２の電流出力ラインＬ２を流れる電流。また、抵抗Ｒ２の抵抗値をＲ２とする。

したがって、Ｉ５＝Ｉ４＝ＶＦ／Ｒ２・・・式（３）
この式（３）を温度Ｔについて微分すると、
∂Ｉ５／∂Ｔ
＝（（１／Ｒ２）・∂ＶＦ／∂Ｔ）＋（ＶＦ・∂（Ｒ２^−１）／∂Ｔ）
＝（（１／Ｒ２）・∂ＶＦ／∂Ｔ）−（（ＶＦ／Ｒ２^２）・∂Ｒ２／∂Ｔ）
＝（１／Ｒ２）・（（∂ＶＦ／∂Ｔ）−（（ＶＦ／Ｒ２）・∂Ｒ２／∂Ｔ））・・・式（４）

但し、電流Ｉ５の温度特性（∂Ｉ５／∂Ｔ）が負になるには、式（４）において、
∂ＶＦ／∂Ｔ＜（ＶＦ／Ｒ２）・（∂Ｒ２／∂Ｔ）の条件を満たす必要がある。

この条件を満たすＲ２の条件を求める。
ＶＦ＞０、Ｒ２＞０なので、（Ｒ２／ＶＦ）・（∂ＶＦ／∂Ｔ）＜∂Ｒ２／∂Ｔ
∂ＶＦ／∂Ｔ＜０なので、Ｒ２／ＶＦ＞（∂Ｒ２／∂Ｔ）／（∂ＶＦ／∂Ｔ）
ここで、ＶＦ≒０．６７Ｖ、∂ＶＦ／∂Ｔ≒−１．７２ｍＶより、
Ｒ２／０．６７＞（∂Ｒ２／∂Ｔ）／−１．７２×１０^−３
したがって、Ｒ２＞−３９０・（∂Ｒ２／∂Ｔ）の条件で、第２の定電流源回路１２は負の温度特性を有する電流Ｉ５を、電流出力ラインＬ２に出力する。

第１の定電流源回路１１で、低温から高温になるにつれて出力電流Ｉ３を増加させたい場合、∂Ｉ３／∂Ｔ＝−（ＶＢＧＲ／Ｒ１^−２）・（∂Ｒ１／∂Ｔ）までしか出力電流Ｉ３に対する温度傾斜（温度係数）を実現できないため、電流Ｉ３を供給する対象となる回路などによっては、温度傾斜（温度係数）の調整範囲が狭くなる。

そこで、本実施形態では、第１の定電流源回路１１の電流出力ラインＬ１と、第２の定電流源回路１２の電流出力ラインＬ２との間にカレントミラー回路１３ａを接続し、そのカレントミラー回路１３ａを介して、第１の定電流源回路１１の出力電流Ｉ３から、第２の定電流源回路１２の出力電流Ｉ５に応じた電流を差し引くようにしている。これにより、後述するように、第１の定電流源回路１１の出力電流Ｉ３（この温度特性を図５において点線で示す）よりも、傾斜が大きい正の温度特性を有する電流Ｉ７（この温度特性を図５において実線で示す）を、他の回路やデバイス等に供給することができる。

カレントミラー回路１３ａは、いずれもＮチャネル型ＭＯＳＦＥＴであるＮＭＯＳ６とＮＭＯＳ７とから構成される。また、第１の定電流源回路１１の電流出力ラインＬ１は、ラインＬ３とラインＬ４とに分岐し、ラインＬ３は本実施形態に係る定電流源回路の電流出力ラインとして機能し、正の温度特性を有する電流Ｉ７が他の回路やデバイス等に供給される。

ラインＬ４にはＮＭＯＳ７のドレインが接続され、ＮＭＯＳ７のソースはグランドに接続されている。ＮＭＯＳ６のドレインは第２の定電流源回路１２の電流出力ラインＬ２に接続され、ソースはグランドに接続されている。ＮＭＯＳ６及びＮＭＯＳ７のゲートは、ＮＭＯＳ６のドレイン（ラインＬ２）に接続されている。

本実施形態では、カレントミラー回路１３ａを介して、第１の定電流源回路１１の出力電流Ｉ３から、第２の定電流源回路１２の出力電流Ｉ５に応じた電流（ラインＬ４に流れる電流Ｉ６）を差し引いている。

ここで、ＰＭＯＳ３とＰＭＯＳ４とのサイズが同一とすると、Ｉ２＝Ｉ３。また、ＰＭＯＳ５、ＰＭＯＳ６、ＮＭＯＳ６およびＮＭＯＳ７のサイズが同一とすると、Ｉ４＝Ｉ５＝Ｉ６。したがって、Ｉ３＝Ｉ２＝ＶＢＧＲ／Ｒ１、Ｉ４＝Ｉ５＝Ｉ６＝ＶＦ／Ｒ２。また、Ｉ７＝Ｉ３−Ｉ６。

Ｉ７を温度Ｔについて微分すると、
∂Ｉ７／∂Ｔ
＝∂（Ｉ３−Ｉ６）／∂Ｔ
＝（∂Ｉ３／∂Ｔ）−（∂Ｉ６／∂Ｔ）
＝（−（ＶＢＧＲ／Ｒ１^２）・（∂Ｒ１／∂Ｔ））−（１／Ｒ２）・（（∂ＶＦ／∂Ｔ）＋（（ＶＦ／Ｒ２）・∂Ｒ２／∂Ｔ））・・・式（５）

ここで、図５は、電流Ｉ７（＝Ｉ３−Ｉ６）の温度特性（∂Ｉ７／∂Ｔ）と、電流Ｉ３の温度特性（∂Ｉ３／∂Ｔ）とを比較したグラフであり、電流Ｉ７の温度特性（∂Ｉ７／∂Ｔ）を実線で、電流Ｉ３の温度特性（∂Ｉ３／∂Ｔ）を点線で示す。
また、図６は、電流Ｉ８（＝Ｉ５−Ｉ３）の温度特性（∂Ｉ８／∂Ｔ）と、電流Ｉ５の温度特性（∂Ｉ５／∂Ｔ）とを比較したグラフであり、電流Ｉ８の温度特性（∂Ｉ８／∂Ｔ）を実線で、電流Ｉ５の温度特性（∂Ｉ５／∂Ｔ）を点線で示す。

本実施形態に係る定電流源回路における出力電流Ｉ７は、Ｉ７＝Ｉ３−Ｉ６＝Ｉ３−Ｉ５で表され、正の温度特性を有する第１の定電流源回路１１の出力電流Ｉ３から、負の温度特性を有する第２の定電流源回路１２の出力電流Ｉ５を差し引いたものである。

図５に示すようにＩ３は低温域で電流値が小さく高温域で電流値が大きく、これとは逆にＩ５は図６に示すように低温域で電流値が大きく高温域で電流値が小さい。したがって、Ｉ３−Ｉ５で表されるＩ７は、低温域では電流値が小さく、高温域では電流値が大きくなり、図５に示すように、Ｉ３の温度特性（∂Ｉ３／∂Ｔ）よりもＩ７の温度特性（∂Ｉ７／∂Ｔ）を大きく（傾きを急に）することができる。

ここで、（∂Ｉ７／∂Ｔ）−（∂Ｉ３／∂Ｔ）
＝（−（ＶＢＧＲ／Ｒ１^２）・（∂Ｒ１／∂Ｔ））−（１／Ｒ２）・（（∂ＶＦ／∂Ｔ）＋（（ＶＦ／Ｒ２）・∂Ｒ２／∂Ｔ））−（−（ＶＢＧＲ／Ｒ１^２）・（∂Ｒ１／∂Ｔ））
＝−（１／Ｒ２）・（（∂ＶＦ／∂Ｔ）＋（（ＶＦ／Ｒ２）・∂Ｒ２／∂Ｔ））

したがって、第１の定電流源回路１１のみを使用して正の温度特性の出力電流Ｉ３を得る場合と比較して、本実施形態では、−（１／Ｒ２）・（（∂ＶＦ／∂Ｔ）＋（（ＶＦ／Ｒ２）・∂Ｒ２／∂Ｔ））分大きな正の温度特性を有する出力電流Ｉ７を得ることができる。

ここで、図７は、電流供給対象として例えばアンプに流れる電流の温度特性と、アンプのｇｍの温度特性との関係を例示するグラフである。左側の縦軸はアンプのｇｍ（相互コンダクタンス）を示し、右側の縦軸はアンプに流れる電流を示す。

図７において実線及び点線はアンプに流れる電流を示し、実線の方が温度特性が大きい。図７において、１点鎖線は、点線で示される比較的温度特性の小さな電流が流れているときに得られるｇｍの温度特性を示し、２点鎖線は、より大きな温度特性の実線で示す電流が流れているときに得られるｇｍの温度特性を示す。

この図７に例示されるように、一般にアンプにおいては、供給される電流の温度特性が大きい方が、温度特性の小さい（温度依存性の小さい）ｇｍが得られる傾向にある。したがって、前述した本実施形態のように、より大きな温度特性（∂Ｉ７／∂Ｔ）を有する出力電流Ｉ７をアンプに供給することで、温度依存性のより小さな良好なｇｍを得ることが可能となる。

［第２の実施形態］
図３は本発明の第２の実施形態に係る定電流源回路の回路図であり、図４は図３における定電流源１５、１６を具体的に例示した回路図である。

本実施形態に係る定電流源回路は、正の温度特性を有する定電流を出力する第１の定電流源回路１１と、負の温度特性を有する定電流を出力する第２の定電流源回路１２と、第１の定電流源回路１１の電流出力ラインＬ１と第２の定電流源回路１２の電流出力ラインＬ２との間に接続されたカレントミラー回路１３ｂとを備える。

第１の定電流源回路１１及び第２の定電流源回路１２の構成は、上記第１の実施形態と同じであり、また動作も同じである。そして、本実施形態においても、第１の定電流源回路１１の電流出力ラインＬ１と、第２の定電流源回路１２の電流出力ラインＬ２との間にカレントミラー回路１３ｂを接続している点は上記第１の実施形態と同じであるが、その接続の形態が第１の実施形態と異なる。

第２の定電流源回路１２で、低温から高温になるにつれて出力電流Ｉ５を減少させたい場合、前述したように、∂Ｉ５／∂Ｔ＝（１／Ｒ２）・（（∂ＶＦ／∂Ｔ）−（（ＶＦ／Ｒ２）・∂Ｒ２／∂Ｔ））（但し、Ｒ２＞−３９０・（∂Ｒ２／∂Ｔ）の条件内）までしか出力電流Ｉ５に対する温度傾斜（温度係数）を実現できないため、電流Ｉ５を供給する対象となる回路などによっては、温度傾斜（温度係数）の調整範囲が狭くなる。

そこで、本実施形態では、カレントミラー回路１３ｂを介して、第２の定電流源回路１２の出力電流Ｉ５から、第１の定電流源回路１１の出力電流Ｉ３に応じた電流を差し引くようにしている。これにより、第２の定電流源回路１２の出力電流Ｉ５（この温度特性を図６において点線で示す）よりも、傾斜が大きい負の温度特性を有する電流Ｉ８（この温度特性を図６において実線で示す）を、他の回路やデバイス等に供給することができる。

カレントミラー回路１３ｂは、いずれもＮチャネル型ＭＯＳＦＥＴであるＮＭＯＳ６とＮＭＯＳ７とから構成される。また、第２の定電流源回路１２の電流出力ラインＬ２は、ラインＬ５とラインＬ６とに分岐し、ラインＬ５は本実施形態に係る定電流源回路の電流出力ラインとして機能し、負の温度特性を有する電流Ｉ８が他の回路やデバイス等に供給される。

ラインＬ６にはＮＭＯＳ６のドレインが接続され、ＮＭＯＳ６のソースはグランドに接続されている。ＮＭＯＳ７のドレインは第１の定電流源回路１１の電流出力ラインＬ１に接続され、ソースはグランドに接続されている。ＮＭＯＳ６及びＮＭＯＳ７のゲートは、ＮＭＯＳ７のドレイン（ラインＬ１）に接続されている。

本実施形態では、カレントミラー回路１３ｂを介して、第２の定電流源回路１２の出力電流Ｉ５から、第１の定電流源回路１１の出力電流Ｉ３に応じた電流（ラインＬ６に流れる電流Ｉ９）を差し引いている。

ここで、ＰＭＯＳ３、ＰＭＯＳ４、ＮＭＯＳ６およびＮＭＯＳ７のサイズが同一とすると、Ｉ２＝Ｉ３＝Ｉ９。また、ＰＭＯＳ５とＰＭＯＳ６のサイズが同一とすると、Ｉ４＝Ｉ５。したがって、Ｉ９＝Ｉ３＝Ｉ２＝ＶＢＧＲ／Ｒ１、Ｉ４＝Ｉ５＝ＶＦ／Ｒ２。また、Ｉ８＝Ｉ５−Ｉ９。

Ｉ８を温度Ｔについて微分すると、
∂Ｉ８／∂Ｔ
＝∂（Ｉ５−Ｉ９）／∂Ｔ
＝（∂Ｉ５／∂Ｔ）−（∂Ｉ９／∂Ｔ）
＝（１／Ｒ２）・（（∂ＶＦ／∂Ｔ）−（（ＶＦ／Ｒ２）・∂Ｒ２／∂Ｔ））−（−（ＶＢＧＲ／Ｒ１^２）・（∂Ｒ１／∂Ｔ））

本実施形態に係る定電流源回路における出力電流Ｉ８は、Ｉ８＝Ｉ５−Ｉ９＝Ｉ５−Ｉ３で表され、負の温度特性を有する第２の定電流源回路１２の出力電流Ｉ５から、正の温度特性を有する第１の定電流源回路１１の出力電流Ｉ３を差し引いたものである。

図６に示すようにＩ５は低温域で電流値が大きく高温域で電流値が小さく、これとは逆にＩ３は図５に示すように低温域で電流値が小さく高温域で電流値が大きい。したがって、Ｉ５−Ｉ３で表されるＩ８は、低温域では電流値が大きく、高温域では電流値が小さくなり、図６に示すように、Ｉ５の温度特性（∂Ｉ５／∂Ｔ）よりもＩ８の温度特性（∂Ｉ８／∂Ｔ）を大きく（傾きを急に）することができる。

ここで、∂Ｉ８／∂Ｔ−∂Ｉ５／∂Ｔ
＝（１／Ｒ２）・（（∂ＶＦ／∂Ｔ）−（（ＶＦ／Ｒ２）・∂Ｒ２／∂Ｔ））−（−（ＶＢＧＲ／Ｒ１^２）・（∂Ｒ１／∂Ｔ））−（１／Ｒ２）・（（∂ＶＦ／∂Ｔ）−（（ＶＦ／Ｒ２）・∂Ｒ２／∂Ｔ））
＝−（ＶＢＧＲ／Ｒ１^２）・（∂Ｒ１／∂Ｔ）

したがって、第２の定電流源回路１２のみを使用して負の温度特性の出力電流Ｉ５を得る場合と比較して、本実施形態では、−（ＶＢＧＲ／Ｒ１^２）・（∂Ｒ１／∂Ｔ）分大きな負の温度特性を有する出力電流Ｉ８を得ることができる。

前述した図１〜４においては、第１の定電流源回路１１、第２の定電流源回路１２およびカレントミラー回路１３ａを含む構成（図１、２）と、第１の定電流源回路１１、第２の定電流源回路１２およびカレントミラー回路１３ｂを含む構成（図３、４）とを分けて図示しているが、実際には、図８に示すように、第１の定電流源回路１１、第２の定電流源回路１２、カレントミラー回路１３ａおよびカレントミラー回路１３ｂは同じ半導体基板に集積回路として形成され１チップ化されている。

図８の構成においても、前述した実施形態と同様、第１の定電流源回路１１の電流出力ラインＬ１と第２の定電流源回路１２の電流出力ラインＬ２との間に接続されたカレントミラー回路１３ａにより、第１の定電流源回路１１の出力電流Ｉ３から第２の定電流源回路１２の出力電流Ｉ５を差し引いた電流であって、Ｉ３よりも大きな（急な）正の温度特性（∂Ｉ７／∂Ｔ）を有する電流Ｉ７を出力することができる。

同様に、第１の定電流源回路１１の電流出力ラインＬ１と第２の定電流源回路１２の電流出力ラインＬ２との間に接続されたカレントミラー回路１３ｂにより、第２の定電流源回路１２の出力電流Ｉ５から第１の定電流源回路１１の出力電流Ｉ３を差し引いた電流であって、Ｉ５よりも大きな（急な）負の温度特性（∂Ｉ８／∂Ｔ）を有する電流Ｉ８を出力することができる。

なお、図８の回路においてさらにカレントミラー回路１３ａ、１３ｂを接続しない電流出力ラインＬ１とＬ２を設けることで、電流Ｉ３、Ｉ５を出力させることもできる。

すなわち、正の温度特性を有する第１の定電流源回路１１と負の温度特性を有する第２の定電流源回路１２とをカレントミラー回路１３ａ、１３ｂで接続するという簡単な構成にて、図５及び図６に示すような４つの異なる温度特性（∂Ｉ７／∂Ｔ、∂Ｉ３／∂Ｔ、∂Ｉ８／∂Ｔ、∂Ｉ５／∂Ｔ）の電流を出力可能な定電流源回路を提供できる。これにより、電流供給対象の回路などの特性に応じて適宜出力電流を選択することができ、電流供給対象の回路などの特性を適正化できる。

以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。

上記実施形態で示した第１の定電流源回路１１や第２の定電流源回路１２の回路構成は一例であって、それぞれ、正の温度特性を有する電流と負の温度特性を有する電流を出力可能な構成であればよく、上記実施形態の構成に限られない。
例えば、第１の定電流源回路１１においてＰＭＯＳ１、ＰＭＯＳ２、ＮＭＯＳ１、ＮＭＯＳ２から構成される差動増幅回路は、図９において差動増幅回路Ａ１で表され、上記各実施形態で示した構成に限らない。
また、第２の定電流源回路１２におけるバイポーラトランジスタＴｒ１は、図１０に示すようにダイオードＤ１で置き換えることもできる。

本発明の第１の実施形態に係る定電流源回路の回路図。 図１における定電流源１５、１６を具体的に例示した回路図。 本発明の第２の実施形態に係る定電流源回路の回路図。 図３における定電流源１５、１６を具体的に例示した回路図。 図１、２に示す第１の実施形態に係る定電流源回路の出力電流Ｉ７と、第１の定電流源回路の出力電流Ｉ３との温度特性を比較したグラフ。 図３、４に示す第２の実施形態に係る定電流源回路の出力電流Ｉ８と、第２の定電流源回路の出力電流Ｉ５との温度特性を比較したグラフ。 アンプに流れる電流の温度特性と、アンプのｇｍの温度特性との関係を説明するためのグラフ。 本発明の第３の実施形態に係る定電流源回路の回路図。 本発明の実施形態に係る定電流源回路における他の回路構成例を示す回路図。 本発明の実施形態に係る定電流源回路におけるさらに他の回路構成例を示す回路図。

符号の説明

１１…第１の定電流源回路、１２…第２の定電流源回路、１３ａ，１３ｂ…カレントミラー回路、２１…温度定電圧源

Claims (5)

1. 正の温度特性を有する電流を出力する第１の定電流源回路と、
   負の温度特性を有する電流を出力する第２の定電流源回路と、
   前記第１の定電流源回路の電流出力ラインと、前記第２の定電流源回路の電流出力ラインとの間に接続されたカレントミラー回路と、
   を備えたことを特徴とする定電流源回路。
2. 前記第１の定電流源回路の出力電流から前記カレントミラー回路を介して前記第２の定電流源回路の出力電流に応じた電流を差し引いた、正の温度特性を有する電流を出力することを特徴とする請求項１記載の定電流源回路。
3. 前記第１の定電流源回路の出力電流よりも、傾斜が大きい正の温度特性を有する電流を出力することを特徴とする請求項２記載の定電流源回路。
4. 前記第２の定電流源回路の出力電流から前記カレントミラー回路を介して前記第１の定電流源回路の出力電流に応じた電流を差し引いた、負の温度特性を有する電流を出力することを特徴とする請求項１記載の定電流源回路。
5. 前記第２の定電流源回路の出力電流よりも、傾斜が大きい負の温度特性を有する電流を出力することを特徴とする請求項４記載の定電流源回路。

Images