CN103853224A - 电流生成电路 - Google Patents

Abstract

本发明提供一种电流生成电路，其包括生成具有负温度系数的第一电流的第一电流源和生成具有正温度系数的第二电流的第二电流源。补偿电路使用接收第一电流的第一晶体管和形成为镜像结构的第二晶体管、接收第二电流的第三晶体管和形成为镜像结构的第四晶体管生成共同电流。此外，该补偿电路使用形成为至少一对镜像结构的晶体管提供共同电流作为输出电流。

Description

电流生成电路

技术领域

本发明涉及一种电流生成电路。更具体地，本发明涉及一种在温度变化期间通过稳定运行而供应恒定电流的电路。

背景技术

在一般情况下，电子设备的电路形成为多个有源和无源元件或者形成为其中集成有源元件和无源元件的芯片。构成这种电子设备的各个元件需要能够为电子设备的稳定运行提供恒定参考电压或参考电流的偏置电路。因此，在电子设备中，生成参考偏压的电路是必要元件。

电子设备中所包括的元件具有基于温度的不同特性。例如，电阻器或电感器等无源元件具有电阻与温度的升高成正比增加的特性，当在例如二极管或晶体管的元件中温度升高时，具有特定粘结的半导体元件具有与温度成反比的电阻值。这种元件的特性可以是线性的或非线性的。因此，参考偏置电路对温度特性具有影响。由于外部引起的温升和由于芯片的内部集成而引起的内部温升可对电子设备的性能具有负面影响。因此，偏置电路优选地对温度特性的迅速增加不太敏感。

特别地，在由半导体元件形成的集成电路中，通过使用CMOS技术，电路的区域集成度较宽，因此在一些领域中得到使用，但是驱动操作的稳定性是根据CMOS晶体管的物理特性确定的。物理特性变化的一个典型因素是温度变化。

半导体电路中所包括的电流源电路确定晶体管的工作点（偏置），是半导体电路的基本元件。半导体电路内存在的CMOS晶体管对参考电流生成镜像，其中电流源电路以预定比例供应电流并使用镜像电流确定CMOS晶体管的工作点。因此，为了稳定地执行半导体电路的恒定运行，提高半导体电路的性能以便与温度变化无关地供应均匀恒定的电流是必要的。

在此背景技术部分中所公开的上述信息仅用于增强对本发明背景的理解，因此其可能包含不形成本国内本领域普通技术人员已知的现有技术的信息。

发明内容

本发明提供一种恒流生成电路，其具有在不改变工作温度的情况下，供应恒定电流以便确定作为半导体电路的基本元件的晶体管的工作点（偏置）的优点。

本发明的示例性实施例提供了一种作为恒流生成电路的电流生成电路，可包括：第一电流源，其生成具有负温度系数的第一电流；第二电流源，其生成具有正温度系数的第二电流；以及补偿电路，其使用接收第一电流的第一晶体管和形成为镜像结构的第二晶体管、接收第二电流的第三晶体管和形成为镜像结构的第四晶体管生成共同电流，并使用形成为至少一对镜像结构的晶体管提供共同电流作为输出电流。

可使用晶体管的宽度/长度（W/L）比，分别在第一晶体管与第二晶体管之间以及在第三晶体管与第四晶体管之间调整第一电流的电流量和第二电流的电流量。此外，共同电流可具有在负温度系数与正温度系数的中间值的预定误差范围内的相应的温度系数。

第一晶体管、第二晶体管、第三晶体管和第四晶体管可以是N型沟道的金属-氧化物-半导体场效应晶体管（MOSFET）。共同电流可传输至形成为一对镜像结构的晶体管且因此其电流量可得到调整，并且输出电流可以是源电流。形成为一对镜像结构的晶体管可通过对栅极与其中按照晶体管的宽度/长度（W/L）比传输共同电流的晶体管的栅极连接的晶体管的宽度/长度（W/L）比进行调整，来控制提供给输出电流的共同电流的电流量。

形成为一对镜像结构的晶体管可以是P型沟道的MOSFET晶体管。共同电流可传输至形成为两对镜像结构的晶体管且因此其电流量可得到调整，并且输出电流可以是汇电流。形成为两对镜像结构的晶体管可包括共同电流传输至的第一对晶体管和输出输出电流的第二对晶体管，并且第一对晶体管可以是P型沟道的MOSFET晶体管，而第二对晶体管可以是N型沟道的MOSFET晶体管。

分别构成第一对晶体管和第二对晶体管的镜像结构的两个晶体管可通过调整镜像结构的两个晶体管之间的W/L来控制流动至晶体管的电流量。第一对晶体管的各个源极可连接至施加预定的高电平恒压的第一电源，而第二对晶体管的各个源极可施加比高电平恒压低的电平的恒压，或者连接至具有地电位的第二电源。

根据本发明，通过提供对温度变化不敏感的电流源电路，相当小的温度系数可体现在相当宽的温度范围内，因此半导体电路可以稳定地操作。特别地，根据本发明，通过使正温度系数与负温度系数互补而补偿温度变化，可实现生成恒流的电流生成电路，因此可提高由半导体电路形成的电子设备的性能稳定性，从而增强可靠性。

附图说明

图1是示出根据本发明的示例性实施例的电流生成电路的配置的示例性框图；

图2是根据本发明的示例性实施例的图1的电流生成电路的示例性详细电路图；

图3是示出根据本发明的示例性实施例的图1的电流生成电路中的第一电流源的结构的示例性电路图；

图4是示出根据本发明的示例性实施例的图1的电流生成电路中的第二电流源的结构的示例性电路图；并且

图5是示出根据本发明的示例性实施例的输出在温度变化中稳定的参考电流的电流生成电路的示例性曲线图。

符号说明

100：电流生成电路      10：第一电流源

20：第二电流源         30：补偿电路

具体实施方式

本文所使用的术语仅为了说明特定的实施例，而不意在限制本发明。如本文所使用的，单数形式“一个”、“一种”和“该”意在也包括复数形式，除非上下文另外明确指出。将进一步理解的是，词语“包括”和/或“包含”，当在本说明书中使用时，指定所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。如本文所使用的，词语“和/或”包括一个或多个相关列出项目的任何及所有组合。

除非特别陈述或从上下文显而易见，如本文所使用的，术语“约”被理解为在本领域的正常容差范围内，例如在平均值的2倍标准偏差内。“约”可被理解为在所述值的10%、9%、8%、7%、6%、5%、4%、3%、2%、1%、0.5%、0.1%、0.05%或0.01%内。除非从上下文另外明确，否则本文提供的所有数值均由术语“约”修改。

以下将参照示出本发明的示例性实施例的附图，更充分地说明本发明。如本领域技术人员将会认识到的，所述的实施例可以各种不同方式进行更改，而均不背离本发明的精神或范围。

附图和说明在本质上应被理解为是说明性的而非限制性的。贯穿本说明书，相同的附图标记表示相同的元件。

贯穿本说明书和随后的权利要求书，当说明一个元件“连接”至另一元件时，该元件可“直接连接”至另一元件或者通过第三元件“电连接”至另一元件。此外，除非明确相反地说明，词语“包括”和例如“包含”或“含有”的变型将被理解为意指包括所述的元件，但不排除任何其他元件。

图1是示出根据本发明的示例性实施例的电流生成电路的配置的示例性框图。参照图1，根据本发明的示例性实施例的电流生成电路100可包括第一电流源10、第二电流源20以及连接至第一电流源10和第二电流源20用以接收第一电流和第二电流并生成预定的恒定第三电流的补偿电路30。

特别地，第三电流可以是具有对温度变化不敏感的相当小的温度系数的恒流。在本示例性实施例的电流生成电路100中生成的恒流可供给电子设备的各个电路且可以源电流或汇电流的形式供应。

补偿电路30可独立地连接至第一电流源10和第二电流源20，并且可以是减小温度系数的电路。从补偿电路30输出的恒流可以通过接收从第一电流源10和第二电流源20传输的电流的输入而形成，并且可以通过使从第一电流源10和第二电流源20传输的各电流的温度系数互补而具有减小的温度系数。由于补偿电路30的输出电流取决于减小的温度系数，因此接收该输出电流的电子设备的半导体电路可以在较宽的温度范围内稳定地工作。

第一电流源10可以是生成具有负温度系数的电流的电路。第一电流源10的构成电路不受特别限制，但是从第一电流源10输出的电流遵循负温度系数。负温度系数不受特别限制，但是可具有例如约-660ppm/℃的值。在一般情况下，由于基于温度升高输出的参考电流减小，因此生成具有负温度系数的电流的常规电路可能不具有很宽的温度工作范围。

第二电流源20可以是生成具有正温度系数的电流的电路。第二电流源20的构成电路不受特别限制，但是从第二电流源20输出的电流遵循正温度系数。正温度系数不受特别限制，但是可具有例如约692ppm/℃的值。

在一般情况下，生成具有正温度系数的电流的常规电路可由电阻根据温度升高而增加的元件形成，因此在相当宽的温度范围内可能不能稳定地输出输出参考电流。因此，该电路可能不具有很宽的温度工作范围。

此外，在本示例性实施例的电流生成电路100中，具有负温度系数的第一电流源10和具有正温度系数的第二电流源20可独立地连接至补偿电路30，可接收和互补具有负温度系数的参考电流和具有正温度系数的参考电流的输入，并可输出具有减小的温度系数的恒流。

当根据例如约-660ppm/℃的负温度系数的电流和根据例如约692ppm/℃的正温度系数的电流输入至补偿电路30时，可通过调整作为补偿电路30的构成元件的镜像晶体管之间的宽度比（W/L），输出根据约13.7ppm/℃水平的相当小的温度系数的电流。特别地，输出恒流的温度系数可以是减小正温度系数或负温度系数的约98%或更多的值，因此即使在约-40℃至125℃的很宽的温度变化内也可稳定地输出恒流。

在下文中，将说明根据图1的示例性实施例的电流生成电路100的详细电路结构。图2是图1的整个电流生成电路100的示例性详细电路图。

如上所述，电流生成电路100可包括与生成具有负温度系数的电流（在下文中，表示为I_nega的负电流）的第一电流源10和生成具有正温度系数的电流（在下文中，表示为I_posi的正电流）的第二电流源20连接的输入端，以及输出具有对温度变化不敏感的温度系数的恒流的输出端。电流生成电路100可连接至第一电源VDD和第二电源VSS。这里，第一电源VDD是供应预定的高电平电压的电压源，而第二电源VSS是供应比第一电源VDD的供电电压电平低的电平电压的电压源。根据示例性实施例，第二电源VSS可以是地电压源。

在如图2中所示的电路中，所形成的无第一电流源10和第二电流源20的电路是补偿电路30。参照图2，补偿电路30可包括形成为镜像结构的至少四个晶体管对。换言之，补偿电路30可由具有镜像结构的一对P型MOSFET（PMOS）晶体管和具有镜像结构的三对N型MOSFET（NMOS）晶体管形成。从包括图2的补偿电路30的电流生成电路100输出的恒流可以是汇电流的形式。本发明并不限于此，且输出的恒流可以通过改变补偿电路30的结构以源电流形式输出。

在本示例性实施例中，电流生成电路100的晶体管的沟道类型可以是P型和N型的混合型，但是沟道类型不限于此，并且各晶体管的沟道类型可根据输入至各晶体管的栅电极的信号电平以及各晶体管根据该信号电平的操作状态来确定。

具体地，图2的补偿电路30可由第一晶体管MN1、与第一晶体管MN1形成镜像结构的第二晶体管MN2、第三晶体管MN3、与第三晶体管MN3形成镜像结构的第四晶体管MN4、第五晶体管MN5、与第五晶体管MN5形成镜像结构的第六晶体管MN6、第七晶体管MP1和与第七晶体管MP1形成镜像结构的第八晶体管MP2形成。第一晶体管MN1至第六晶体管MN6可以是具有N型沟道的晶体管，而第七晶体管MP1和第八晶体管MP2可以是具有P型沟道的晶体管。

第一晶体管MN1可包括：连接至第一电流源10以接收负电流Inega的漏极，连接至第二晶体管MN2的栅极的栅极，和连接至第二电源VSS的源极。第一晶体管MN1的栅极和漏极可彼此相连。

第二晶体管MN2可包括：连接至第一节点Q1的漏极，连接至第一晶体管MN1的栅极的栅极，和连接至第二电源VSS的源极。

第三晶体管MN3可包括：连接至第一节点Q1的漏极，连接至第四晶体管MN4的栅极的栅极，和连接至第二电源VSS的源极。

第四晶体管MN4可包括：连接至第二电流源20以接收正电流I_posi的漏极，连接至第三晶体管MN3的栅极的栅极，和连接至第二电源VSS的源极。第四晶体管MN4的栅极和漏极可彼此相连。

第五晶体管MN5可包括：连接至第二节点Q2的漏极，连接至第六晶体管MN6的栅极的栅极，和连接至第二电源VSS的源极。第五晶体管MN5的栅极和漏极可彼此相连。

第六晶体管MN6可包括：连接至输出恒流的输出端的漏极，连接至第五晶体管MN5的栅极的栅极，和连接至第二电源VSS的源极。电子设备的各种半导体电路的构成元件的至少一个栅极可共同连接至第六晶体管MN6的漏极连接至的输出端。因此，输出端可接收从第六晶体管MN6的漏极输出的恒流。

当输出的恒流是汇电流时（例如，当电流生成电路100作为汇电流源运行时），可形成第五晶体管MN5和第六晶体管MN6，而当电流生成电路100作为源电流源运行时，可省略第五晶体管MN5和第六晶体管MN6的配置。因此，当输出的恒流是源电流时，第二节点Q2可变成输出端。

第七晶体管MP1可包括：连接至第一节点Q1的漏极，连接至第八晶体管MP2的栅极的栅极，和连接至第一电源VDD的源极。第七晶体管MP1的栅极和漏极可连接。

第八晶体管MP2可包括：连接至第二节点Q2的漏极，连接至第七晶体管MP1的栅极的栅极，和连接至第一电源VDD的源极。

在根据图2的示例性实施例的结构中，第一电流源10和第二电流源20可分别连接至第一晶体管MN1和第四晶体管MN4，但是第一电流源10和第二电流源20的连接不限于此，并且第一电流源10和第二电流源20可具有对称结构，因此第一电流源10和第二电流源20可分别连接至第四晶体管MN4和第一晶体管MN1。

将说明具有图2的电路结构的电流生成电路100的操作。

传输至第一晶体管MN1的漏极的负电流I_nega可从第一电流源10输出至第一晶体管MN1，以镜像结构连接至第一晶体管MN1的第二晶体管MN2可通过调整W/L比来调整流动至第二晶体管MN2的电流量。特别地，W/L是晶体管的宽度W与长度L的比。由于晶体管的电阻值通过调整晶体管中的W/L比而发生变化，因此可调整流动至晶体管的电流量。

例如，当第二晶体管MN2的W/L比对第一晶体管MN1的W/L比调整至1：n的比时，流动至第二晶体管MN2的电流量可以是流动至第一晶体管MN1的负电流的电流量的n倍大。以这种方式，通过适当调整第二晶体管MN2的W/L比对第一晶体管MN1的W/L比，可以确定流动至第二晶体管MN2的电流值。

传输至第四晶体管MN4的漏极的正电流I_posi可从第二电流源20输出且可流经第四晶体管MN4。以镜像结构连接至第四晶体管MN4的第三晶体管MN3可通过调整W/L比来调整流动至第三晶体管MN3的电流量。例如，当将第三晶体管MN3的W/L比对第四晶体管MN4的W/L比调整为1：m时，流动至第三晶体管MN3的电流量可以是流动至第四晶体管MN4的正电流的m倍大。以这种方式，通过适当调整第三晶体管MN3的W/L比对第四晶体管MN4的W/L比，可以确定流动至第三晶体管MN3的电流值。

因此，流动至第二晶体管MN2的漏极和第三晶体管MN3的漏极共同连接的第一节点Q1的共同电流I_comp的电流值可变成其中可调整电流值的流动至第二晶体管MN2和第三晶体管MN3的电流的总和。换言之，流动至第二晶体管MN2和第三晶体管MN3的共同电流I_comp流动至具有可连接至第一节点Q1的漏极的第七晶体管MP1。特别是，由于流动至第七晶体管MP1的共同电流I_comp的温度系数补偿负温度系数和正温度系数，因此共同电流I_comp的温度系数可相当小，因此共同电流I_comp可对温度变化不敏感。

类似地，流动至第七晶体管MP1的共同电流I_comp可调整其中栅极可连接至第七晶体管MP1的栅极的、镜像结构的第八晶体管MP2的W/L比，从而调整输出电流I_output的电流量。换言之，通过调整第八晶体管MP2的W/L比对第七晶体管MP1的W/L比，可以确定输出电流I_output，即连接至根据本发明的示例性实施例的电流生成电路100的电子设备的半导体电路内部所必需的电流量。这种输出电流I_output是可具有对温度变化较不敏感的减小的温度系数的电流，因此即使在相当宽的温度变化范围内，半导体电路也可使用稳定供应的电流进行可靠性操作。

通过将电子设备的半导体电路的元件连接至第八晶体管MP2的漏极，可提供输出电流I_output。换言之，第二节点Q2可形成为根据本发明的实施例的输出端。在这样的示例性实施例中，输出电流I_output可作为源电流输出。

作为本发明的另一示例性实施例，在其中可添加连接至第二节点Q2的第五晶体管MN5和连接至第五晶体管MN5的栅极的第六晶体管MN6的图2的结构中，输出电流I_output可从第六晶体管MN6的漏极输出至各电子设备的半导体电路元件。这种输出电流I_output可以是汇电流，且输出的汇电流可使用第五晶体管和第六晶体管的镜像结构再次调整电流量。换言之，从第二节点Q2流动至第五晶体管MN5的电流可通过调整第六晶体管MN6的W/L比对第五晶体管MN5的W/L比而增加或减去电流量。

图3是示出在图1和图2的电流生成电路100中的根据本发明的示例性实施例的第一电流源10的结构的示例性电路图。

在图3中，根据本发明的示例性实施例的第一电流源10可包括五个晶体管MN11、MN12、MP11、MP12和MP13以及一个电阻器R11。这里，晶体管MN11和MN12可以是NMOS晶体管，而晶体管MP11至MP13可以是PMOS晶体管。第一电流源10的全部晶体管可接收工作点电压的输入，以便在饱和区内工作而被偏置。

参照根据图3的示例性实施例的第一电流源10的结构，晶体管MP11可包括：连接至第一电源VDD的源极，连接至晶体管MP12的栅极的栅极，和连接至晶体管MN11的漏极的漏极。晶体管MP11的漏极和栅极可彼此相连。

晶体管MP12可包括：连接至第一电源VDD的源极，连接至晶体管MP11的栅极的栅极，和连接至晶体管MN11的栅极的漏极。晶体管MP12和晶体管MP11可形成镜像结构。

此外，晶体管MP13可包括：连接至第一电源VDD的源极，连接至晶体管MP11和晶体管MP12的各个栅极的栅极，和连接至输出具有负温度系数的负电流I_nega的输出端的漏极。

晶体管MN11可包括：连接至晶体管MP11的漏极的漏极，连接至晶体管MP12的漏极的栅极，和连接至晶体管MN12的栅极和电阻器R11可共同连接至的接触点的源极。

晶体管MN12可包括：连接至晶体管MN11的栅极和晶体管MP12的漏极可共同连接至的接触点的漏极，连接至晶体管MN11的源极和电阻器R11可共同连接至的接触点的栅极，和连接至第二电源VSS的源极。电阻器R11可设置在第二电源VSS与晶体管MN11的源极和晶体管MN12的栅极共同连接至的接触点之间。

当操作电力施加至第一电源VDD和第二电源VSS时，五个晶体管MN11、MN12、MP11、MP12和MP13可在饱和区内工作，并且通过形成镜像结构的晶体管MP11和晶体管MP12，可生成流动至晶体管MN11的负电流I_nega。特别地，假设晶体管MN11和晶体管MN12的W/L比基本相同，则与流动至晶体管MP11的负电流I_nega的电流量相同的电流量可流动至晶体管MP12。流动至晶体管MN11的负电流I_nega可由晶体管MN11、晶体管MN12和电阻器R11确定。

特别地，晶体管MN11的源电压V_MN11,source与晶体管MN11的栅极和源极之间的电压V_GS,MN11可基本相同，并且该电压值可与晶体管MN11的阈值电压V_th,MN11有关且因此形成等式1的关系。

（等式1）

$V_{\mathrm{MN}11,\mathrm{source}}=V_{\mathrm{GS},\mathrm{MN}11}=V_{\mathrm{th},\mathrm{MN}11}+\sqrt{\frac{2I_{\mathrm{nega}}}{K_{\mathrm{MN}11}}}$

其中K_MN11是与MOSFET晶体管的氧化能力和电子迁移率有关的固有比例系数。

在这种条件下，当晶体管MN11的W/L比实质上很大时，负电流I_nega可通过等式2确定。

（等式2）

$I_{\mathrm{nega}}\≈\frac{V_{\mathrm{GS},\mathrm{MN}11}}{R11}$

其中R11是电阻器R11的电阻值，且V_GS,MN11是晶体管MN11的栅极和源极之间的电压值。

参照等式1和等式2，负电流I_nega的电流量与晶体管MN11的栅极和源极之间的电压值成比例，并且与晶体管MN11的阈值电压V_th,MN11成比例。因此，由于晶体管MN11的阈值电压V_th,MN11具有负温度系数，负电流I_nega也可具有负温度系数。

如上所述，具有负温度系数的负电流I_nega可从晶体管MP13的漏极输出，以便输入至补偿电路30。

图3的第一电流源10的电路结构是一个实施例，并且不限于这样的结构。

图4是示出根据本发明的示例性实施例的第二电流源20的结构的示例性电路图。参照图4，第二电流源20可包括六个晶体管MN21、MN22、MN23、MP21、MP22和MP23以及一个电阻器R21。具体地，晶体管MN21至MN23可以是NMOS晶体管，而晶体管MP21至MP23可以是PMOS晶体管。

图4的第二电流源20的电路结构是可以将晶体管MN23添加至图3的第一电流源10的电路结构的结构。因此，与第一电流源10的电路元件相同的电路元件的连接关系是重复说明，因此其详细说明将被省略。

然而，晶体管MN23可设置在晶体管MN22与第二电源VSS之间，并可包括：连接至晶体管MN22的源极的漏极，连接至晶体管MN21的栅极与晶体管MN22的漏极的共同连接节点的栅极，和连接至第二电源VSS的源极。除晶体管MN23以外的其余晶体管可接收工作点电压的输入，以便在饱和区内工作而被偏置。

当操作电力施加至第一电源VDD和第二电源VSS时，第二电流源20的六个晶体管MN21、MN22、MN23、MP21、MP22和MP23可在整个饱和区内工作，并且通过形成镜像结构的晶体管MP21和晶体管MP22，可生成流动至晶体管MN21的正电流I_posi。

在这种情况下，正电流I_posi的电流量可通过等式3确定。

（等式3）

$I_{\mathrm{posi}}=\frac{V_{\mathrm{GS},\mathrm{MN}23}-V_{\mathrm{GS},\mathrm{MN}21}}{R21}$

其中V_GS,MN23是晶体管MN23的栅极和源极之间的电压值，V_GS,MN21是晶体管MN21的栅极和源极之间的电压值，且R21是电阻器R21的电阻值。

由于不同于其它晶体管，晶体管MN23可在线性区内工作，因此由于晶体管MN23引起的电阻值R_MN23可通过等式4确定。

（等式4）

$R_{\mathrm{MN}23}=\frac{2}{{\mathrm{\μ}}_n{C}_{\mathrm{os}}\frac{W}{L}(V_{\mathrm{GS},\mathrm{MN}23}-V_{\mathrm{th},\mathrm{MN}23})}$

$\mathrm{FS}\frac{2}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}({2V}_{\mathrm{th},\mathrm{MN}23}-V_{\mathrm{th},\mathrm{MN}23})}$

$\mathrm{FS}\frac{2}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}{V}_{\mathrm{th},\mathrm{MN}23}}$

其中μ_n是晶体管MN23的电子迁移率，C_ox是晶体管MN23的氧化能力，W是晶体管MN23的宽度，L是晶体管MN23的长度，V_GS,MN23是晶体管MN23的栅极和源极之间的电压值，且V_th,MN23是晶体管MN23的阈值电压。

由于晶体管MN23引起的电阻值R_MN23具有正温度系数，并且通过确定适当的W/L比、使用等式3和等式4可获得具有正温度系数的正电流I_posi的电流量。如上所述，具有正温度系数的正电流I_posi可从晶体管MP23的漏极输出，以便输入至补偿电路30。

图5是示出根据本发明的示例性实施例的可输出在温度变化中稳定的参考电流的电流生成电路100的示例性曲线图。图5的示例性曲线图示出从电流生成电路100输出的、纵轴的输出电流I_output基于横轴的温度变化发生的变化。

如图5中所示，通过本示例性实施例的电流生成电路100输出的输出电流I_output可以在约-40至125℃的相当宽的温度范围内以约4.3925至4.405μA的电流容量恒定地输出。在温度变化期间稳定的输出电流I_output可输出为通过电流生成电路100的用于温度补偿的系数调整而具有减小的温度系数的电流。

此外，为了省略一些本说明书中说明的构成元件而不导致性能退化，或者为了提高其性能，可由本领域的普通技术人员添加构成元件。另外，根据工艺环境或设备在本说明书中说明的方法的步骤顺序可由本领域的普通技术人员改变。

Claims (13)

1.一种恒流生成电路，包括：

第一电流源，其生成具有负温度系数的第一电流；

第二电流源，其生成具有正温度系数的第二电流；和

补偿电路，其使用接收所述第一电流的第一晶体管和形成为镜像结构的第二晶体管、接收所述第二电流的第三晶体管和形成为镜像结构的第四晶体管来生成共同电流，其中所述补偿电路使用形成为至少一对镜像结构的晶体管提供所述共同电流作为输出电流。

2.根据权利要求1所述的电流生成电路，其中使用所述晶体管的宽度/长度（W/L）比，分别在所述第一晶体管与第二晶体管之间以及在所述第三晶体管与第四晶体管之间调整所述第一电流的电流量和所述第二电流的电流量。

3.根据权利要求1所述的电流生成电路，其中所述共同电流具有在所述负温度系数与所述正温度系数的中间值的预定误差范围内的相应的温度系数。

4.根据权利要求1所述的电流生成电路，其中所述第一晶体管、第二晶体管、第三晶体管和第四晶体管是N型沟道的金属-氧化物-半导体场效应晶体管（MOSFET）。

5.根据权利要求1所述的电流生成电路，其中所述共同电流传输至形成为一对镜像结构的晶体管以便调整其电流量，其中所述输出电流是源电流。

6.根据权利要求5所述的电流生成电路，其中形成为所述一对镜像结构的晶体管通过对栅极与其中基于晶体管的宽度/长度（W/L）比传输所述共同电流的晶体管的栅极连接的晶体管的W/L比进行调整，来控制提供给所述输出电流的共同电流的电流量。

7.根据权利要求5所述的电流生成电路，其中形成为所述一对镜像结构的晶体管是P型沟道的金属-氧化物-半导体场效应晶体管（MOSFET）。

8.根据权利要求1所述的电流生成电路，其中所述共同电流传输至形成为两对镜像结构的晶体管以便调整其电流量，其中所述输出电流是汇电流。

9.根据权利要求8所述的电流生成电路，其中形成为所述两对镜像结构的晶体管包括：

所述共同电流传输至的第一对晶体管；和

输出所述输出电流的第二对晶体管，

其中所述第一对晶体管是P型沟道的金属-氧化物-半导体场效应晶体管（MOSFET），而所述第二对晶体管是N型沟道的MOSFET晶体管。

10.根据权利要求9所述的电流生成电路，其中所述第一对晶体管和所述第二对晶体管的镜像结构的两个晶体管分别通过调整所述镜像结构的两个晶体管之间的宽度/长度（W/L）比来控制流动至晶体管的电流量。

11.根据权利要求9所述的电流生成电路，其中所述第一对晶体管的各个源极连接至施加预定电平的恒压的第一电源，并且所述第二对晶体管的各个源极施加比所述电平的恒压低的电平的恒压，或者连接至具有地电位的第二电源。

12.一种恒流生成电路，包括：

第一电流源，其生成具有负温度系数的第一电流；

第二电流源，其生成具有正温度系数的第二电流；和

补偿电路，其连接至所述第一电流源和所述第二电流源以接收所述第一电流和所述第二电流，并且配置成生成具有对温度变化不敏感的相当小的温度系数的预定的恒定第三电流。

13.根据权利要求12所述的恒流生成电路，其中当从所述第一电流源和所述第二电流源传输的各电流的温度系数互补时，所述恒流具有减小的温度系数。

Images