CN100527039C - 利用放大器内置补偿网络提高性能的低压差线性稳压器 - Google Patents
利用放大器内置补偿网络提高性能的低压差线性稳压器 Download PDFInfo
- Publication number
- CN100527039C CN100527039C CNB2007101213202A CN200710121320A CN100527039C CN 100527039 C CN100527039 C CN 100527039C CN B2007101213202 A CNB2007101213202 A CN B2007101213202A CN 200710121320 A CN200710121320 A CN 200710121320A CN 100527039 C CN100527039 C CN 100527039C
- Authority
- CN
- China
- Prior art keywords
- transistor
- order differential
- differential amplifier
- amplifier
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
利用放大器内置补偿网络提高性能的低压差线性稳压器,通过在放大器中内置由电阻和电容构成的补偿网络,可以在不改变放大器的静态工作点,不增加静态电流的情况下,在反馈环路的传递函数中增加一个或多个零点频率低于极点频率的零极点对,这些零极点对的频率可精确确定,用来增强低压差线性稳压器反馈环路的稳定性,拓展环路的单位增益带宽,增加环路的相位裕度和DC及低频增益,从而提高低压差线性稳压器的性能。
Description
技术领域
本发明涉及一种低压差线性稳压器,特别是一种利用放大器内置补偿网络提高性能的低压差线性稳压器。
背景技术
线性集成电路中通常使用闭环负反馈系统。例如,在低压差线性稳压器(LDO,Low-Dropout Voltage Regulator)中,需要使用反馈环路来得到一个稳定的输出电压。根据Nyquist准则,为确保闭环系统的稳定性,在单位增益处环路的相移应小于180度。而在实际的电路设计中,通常需要环路在单位增益处的相移小于135度(即相位裕度大于45度)。大多数情况下,对相移的控制通过在反馈环路中加入补偿电路实现。
图1给出了现有的第一种典型的LDO电路。该电路由电压基准电路101、第一级差分放大器102、功率管104、分压采样网络105、输出电容106以及负载107组成。电压基准电路101产生一个恒定的、不受电源电压、温度等条件变化影响的参考电压VREF。LDO的输出电压VOUT经分压采样网络105采样后产生反馈电压VFB。参考电压VREF和反馈电压VFB分别连接至第一级差分放大器102的反向输入端和同向输入端,其电压差值经第一级差分放大器102放大后产生一个控制信号,该控制信号用来调节功率管104的工作状态,从而确保LDO的输出电压VOUT在电源电压、工作温度、负载条件变化时仍为标称值。
图1所示的反馈环路中,存在两个低频极点,一个位于LDO的输出端(记为P1),另一个位于功率管104的栅处(记为P2)。极点P1由输出电容106的COUT(通常为0.1uF~10uF)和LDO输出端的阻抗形成;极点P2由功率管104的栅电容和第一级差分放大器102的输出阻抗形成。由于LDO需要驱动较大的负载电流(例如200mA),因此功率管104的尺寸较大,其栅电容也较大,使得极点P2位于低频。另外,该电路还存在一个较高频极点,位于第一级差分放大器102的同向输入端(记为P3)。这三个极点的存在使得该反馈系统为一个潜在的不稳定系统。
为保证LDO的稳定工作,图1所示电路使用的一种补偿方法是利用输出电容106的等效串联电阻RESR与输出电容COUT产生一个低频零点ZESR,该零点用来抵消低频极点P2,而另外一个低频极点P1作为环路的主极点,高频极点P3置于单位增益带宽(UGF)之外,从而保证系统的相位裕度大于45度。
图2给出了现有的第二种典型的LDO电路。该电路与图1所示电路的区别在于:该电路中增加了第二级放大器103,反馈电压VFB和参考电压VREF分别连接至第一级差分放大器102的反向输入端和同向输入端,其余部分与图1相同。
图2所示的反馈环路中,存在两个低频极点,一个位于LDO的输出端(记为P1),该极点由输出电容106的COUT(通常为0.1uF~10uF)和LDO输出端的阻抗形成;另一个位于功率管104的栅处(记为P2),该极点由功率管104的栅电容和第二级放大器103的输出阻抗形成。另外,在图2所示的反馈环路中还存在两个较高频极点,分别位于第一级差分放大器102的反向输入端(记为P3)和第一级差分放大器102的输出端(记为P4)。上述四个极点(P1、P2、P3、P4)的存在使得该反馈环路为一个潜在的不稳定系统。
为保证LDO的稳定工作,图2所示电路使用的一种补偿方法是利用输出电容106的等效串联电阻RESR与输出电容COUT产生一个低频零点ZESR,该零点用来抵消低频极点P2,而另外一个低频极点P1作为环路的主极点,其余两个极点(P3和P4)置于单位增益带宽(UGF)之外,从而保证环路的相位裕度大于45度。
图3给出了现有的第三种典型的LDO电路。与图2所示的电路相比,该电路增加了容性反馈模块208,此外所使用输出电容106的COUT具有很小的RESR,其余部分与图2相同。其基本原理是通过引入容性反馈模块208在环路中产生一个位于左半平面的零点Zc,利用Zc代替图2中的低频零点ZESR。该电路存在与图2相同的四个极点,即两个低频极点P1、P2和两个较高频极点P3、P4。其常采用的一种补偿方法是用零点Zc抵消低频极点P2,而低频极点P1作为环路的主极点,其余两个较高频极点(P3和P4)置于UGF之外。
上述三种电路(及其它需将P3或P3和P4置于UGF外的电路)的缺点是:
1、由于受限于极点P3和P4的位置,特别是P4的位置,LDO反馈环路的UGF较低。较低的UGF不仅导致环路的响应速度变慢,而且限制了环路的DC增益。若LDO的环路增益低,其输出电压精度也相应降低。
2、由于受工作条件、制造工艺变化和模型准确程度等的限制,在电路设计时无法精确计算极点P3和P4的位置,这就增加了频率补偿的难度。为确保所设计的电路能够稳定工作,通常需要进一步牺牲LDO的性能。
发明内容
本发明的技术解决问题是:克服现有技术的不足,提供了一种利用放大器内置补偿网络来提高LDO反馈环路的稳定性,拓展环路的UGF,增加环路的相位裕度和DC及低频增益的低压差线性稳压器电路。
本发明的技术解决方案是:利用放大器内置补偿网络提高性能的低压差线性稳压器,包含电压基准电路、第一级差分放大器和功率管,电压基准电路产生的参考电压连接至第一级差分放大器的反向输入端,第一级差分放大器的输出端连接至功率管的栅端,功率管的漏端作为稳压器的电压输出端,且电压输出端的电压直接或经分压采样后连接至第一级差分放大器的同向输入端,其特征在于:所述的第一级差分放大器内置有补偿网络,所述的补偿网络能够在不改变所述第一级差分放大器的静态工作点,不增加静态电流的情况下,在本发明稳压器反馈环路的传递函数中增加一个零点频率低于极点频率的且可精确确定的零极点对,用来增强反馈环路的稳定性,拓展环路的单位增益带宽,增加环路的相位裕度和DC及低频增益。
所述的补偿网络由电阻和电容构成。
所述的补偿网络位于第一级差分放大器中二极管形式连接的有源负载内部,其中电阻的两端分别连接至有源负载的栅端和漏端,电容的一端连接至有源负载的栅端,电容的另一端接地或固定电位。
所述的第一级差分放大器内置补偿网络的一种电路连接方式为:由晶体管M1、M2、M3、M4构成第一级差分放大器,晶体管M1和M2为第一级差分放大器的差分输入对管,晶体管M3和M4为第一级差分放大器的电流镜负载;采用偏置电流源为第一级差分放大器提供偏置电流,偏置电流源的一端连接至电源电压,另一端连接至晶体管M1和M2的源端;晶体管M1的栅端为第一级差分放大器的同向输入端,晶体管M1的漏端与M3的漏端、M4的栅端以及电阻的一端相连;晶体管M2的栅端为第一级差分放大器的反向输入端,晶体管M2的漏端为第一级差分放大器的输出端并且与M4的漏端相连;电阻的一端与晶体管M4的栅端相连,另一端与晶体管M3的栅端、电容的一端相连;电容的一端与M3的栅端相连,另一端接地或固定电位;晶体管M3和M4的源端接地。
利用放大器内置补偿网络提高性能的低压差线性稳压器,包含电压基准电路、第一级差分放大器和功率管,电压基准电路产生的参考电压连接至第一级差分放大器的同向输入端或反向输入端,功率管的漏端作为稳压器的电压输出端,且电压输出端的电压直接或经分压采样后连接至第一级差分放大器的未与电压基准电路相连的另一输入端,其特征在于:所述第一级差分放大器的输出端与所述功率管的栅端之间还包含至少一级的增益级或缓冲级放大器,且所述的增益级或缓冲级放大器与所述的第一级差分放大器中,至少有一级放大器内置有补偿网络,所述的补偿网络能够在不改变放大器的静态工作点,不增加静态电流的情况下,在本发明稳压器反馈环路的传递函数中增加一个或多个零点频率低于极点频率的且可精确确定的零极点对,用来增强反馈环路的稳定性,拓展环路的单位增益带宽,增加环路的相位裕度和DC及低频增益。
所述的补偿网络由电阻和电容构成。
当所述的第一级差分放大器内置有补偿网络时,所述的补偿网络位于第一级差分放大器中二极管形式连接的有源负载内部,其中电阻的两端分别连接至所述有源负载的栅端和漏端,电容的一端连接至所述有源负载的栅端,电容的另一端接地或固定电位。
当所述的增益级或缓冲级放大器中内置有补偿网络时,所述的补偿网络位于所述增益级或缓冲级放大器中二极管形式连接的有源负载内部,其中电阻的两端分别连接至所述有源负载的栅端和漏端,电容的一端连接至所述有源负载的栅端,电容的另一端连接至地电位或固定电位。
所述第一级差分放大器内置补偿网络的一种电路连接方式为:由晶体管M1、M2、M3、M4构成第一级差分放大器,晶体管M1和M2为第一级差分放大器的差分输入对管,晶体管M3和M4为第一级差分放大器的电流镜负载;采用偏置电流源为第一级差分放大器提供偏置电流,偏置电流源的一端连接至电源电压,另一端连接至M1和M2的源端;晶体管M1的栅端为第一级差分放大器的同向输入端,M1的漏端与M3的漏端、M4的栅端以及电阻的一端相连;晶体管M2的栅端为第一级差分放大器的反向输入端,晶体管M2的漏端为第一级差分放大器的输出端并且与M4的漏端相连;电阻的一端与晶体管M4的栅端相连,另一端与晶体管M3的栅端、电容的一端相连;电容的一端与晶体管M3的栅端相连,另一端接地或固定电位;晶体管M3和M4的源端接地。
所述的增益级或缓冲级放大器内置补偿网络的一种电路连接方式为:由晶体管M5、M6、M7、M8、M9、M10、M11构成增益级或缓冲级放大器,晶体管M5、M10的栅端相连构成所述增益级或缓冲级放大器的信号输入端,晶体管M10、M11的漏端相连构成所述增益级或缓冲级放大器的信号输出端;晶体管M5的漏端与M7的漏端、M8的栅端以及电阻的一端相连,晶体管M5的源端接地;晶体管M6的栅端接固定偏置电位,晶体管M6的源端接地,M6的漏端与M8的漏端、M9的漏端以及M11的栅端相连;晶体管M7的栅端与电阻的一端、电容的一端相连,M7的源端接电源电位;电阻的一端接晶体管M8的栅端,另一端同时与晶体管M7的栅端、电容的一端相连;电容的一端接晶体管M7的栅端,另一端接至电源电位或固定电位;晶体管M8的源端接电源电位;晶体管M9的栅端与M11的栅端相连,M9的源端接电源电位;晶体管M10的源端接地;晶体管M11的源端接电源电位。
本发明与现有技术相比的优点在于:利用放大器内置补偿网络提高性能的低压差线性稳压器,基于常规的放大器电路,将补偿网络置于放大器的内部,可以在不改变放大器的静态工作点,不增加静态电流的情况下,产生一个或多个零点频率低于极点频率的零极点对,这些零极点对可精确确定,用来增强低压差线性稳压器反馈环路的稳定性,拓展环路的UGF,增加环路的相位裕度和DC及低频增益,从而提高LDO的性能。
附图说明
图1为现有的第一种典型LDO原理框图;
图2为现有的第二种典型LDO原理框图;
图3为现有的第三种典型LDO原理框图;
图4为本发明的第一种典型LDO原理框图;
图5为本发明的第二种典型LDO原理框图;
图6为本发明的第三种典型LDO原理框图;
图7为本发明图4、图5、图6所示典型LDO原理框图中第一级差分放大器内置补偿网络的第一种实现电路;
图8为本发明图4、图5、图6所示典型LDO原理框图中第一级差分放大器内置补偿网络的第二种实现电路;
图9为本发明图4、图5、图6所示典型LDO原理框图中第一级差分放大器内置补偿网络的第三种实现电路;
图10为本发明图4、图5、图6所示典型LDO原理框图中第一级差分放大器内置补偿网络的第四种实现电路;
图11为本发明图5、图6所示典型LDO原理框图中第二级放大器内置补偿网络的第一种实现电路;
图12为本发明图5、图6所示典型LDO原理框图中第二级放大器内置补偿网络的第二种实现电路;
图13为本发明图5、图6所示典型LDO原理框图中第二级放大器内置补偿网络的第三种实现电路;
图14为本发明图5、图6所示典型LDO原理框图中第二级放大器内置补偿网络的第四种实现电路;
图15为图1所示LDO原理框图的一种实现电路;
图16为本发明图4所示LDO原理框图的一种实现电路;
图17为图2所示LDO原理框图的一种实现电路;
图18为本发明图5所示LDO原理框图中只有第一级差分放大器内置补偿网络的一种实现电路;
图19为本发明图5所示LDO原理框图中只有第二级放大器内置补偿网络的一种实现电路;
图20为本发明图5所示LDO原理框图中第一级差分放大器和第二级放大器同时内置补偿网络的一种实现电路;
图21为图17所示电路与本发明图18所示电路的环路增益对比示意图;
图22为图17所示电路与本发明图18所示电路的环路相移对比示意图。
具体实施方式
当反馈环路只有一级放大器时,如图4所示,图4与图1所示电路的区别在于:用内置第一补偿网络309的第一级差分放大器302代替常规的第一级差分放大器102。第一级差分放大器302主要有两个作用:第一,将VREF和VFB之间的误差信号放大并调节功率管104的工作状态;第二,内置的第一补偿网络309能够在反馈环路的传递函数中增加一个零点频率低于极点频率的零极点对,该零极点对可用来抵消环路中较高频寄生极点(例如第一级差分放大器302同向输入端的寄生极点P3)所产生的相移,从而增强LDO环路的稳定性。
当反馈环路具有两级放大器时,如图5所示,图5与图2所示电路的区别在于:用内置第一补偿网络309的第一级差分放大器302代替常规的第一级差分放大器102,用内置第二补偿网络310的第二级放大器303代替常规的第二级放大器103。第一级差分放大器302主要有两个作用:第一,将VREF和VFB之间的误差信号放大并输出至第二级放大器303的输入端;第二,内置的第一补偿网络309能够在反馈环路的传递函数中增加一个零点频率低于极点频率的零极点对,该零极点对用于LDO的频率补偿。第二级放大器303同样有两个作用:第一,接收第一级差分放大器302输出的误差信号,并在输出端产生控制信号来调节功率管104的工作状态;第二,内置的第二补偿网络310能够在反馈环路的传递函数中增加一个零点频率低于极点频率的零极点对,该零极点对同样用于LDO的频率补偿。
图5所示LDO的一种补偿方法为:输出电容106的COUT与其等效串联电阻RESR产生的低频零点ZESR用来抵消位于功率管栅处的低频极点P2,而位于LDO输出端的低频极点P1作为环路的主极点。由于增加了第一补偿网络309和第二补偿网络310,其反馈环路的传递函数中增加了两个零极点对,这两个零极点对可以用来抵消环路中寄生极点(例如,第一级差分放大器302反向输入端的寄生极点P3和第一级差分放大器302输出端的寄生极点P4)所产生的相移,从而增强环路的稳定性。需要说明的是,根据实际LDO电路的需要,可以同时使用第一补偿网络309和第二补偿网络310,也可以只使用其中的一个。
图6给出了本发明的第三种典型LDO原理框图。图6与图3所示的电路区别在于:用内置第一补偿网络309的第一级差分放大器302代替常规的第一级差分放大器102,用内置第二补偿网络310的第二级放大器303代替常规的第二级放大器103。与图5中的对应电路类似,图6中的第一级差分放大器302和第二级放大器303具有相同的放大信号和产生零极点对的作用。该电路的一种补偿方法为:容性反馈模块208在环路中产生的零点Zc抵消位于功率管栅处的低频极点P2,而另外一个低频极点P1(位于LDO的输出端)作为环路的主极点。第一级差分放大器302和第二级放放大器303产生的零极点对用来抵消环路中较高频寄生极点所产生的相移,从而增强系统的稳定性。同样需要说明的是,根据实际LDO电路的需要,可以同时使用第一补偿网络309和第二补偿网络310,也可以只使用其中的一个。
图7、图8给出了内置第一补偿网络309的第一级差分放大器302的两种具体实现电路。这两个电路的差分输入对管M1、M2均为PMOS晶体管,晶体管M3、M4构成电流镜负载,电流源311为放大器302提供偏置电流,电容C和电阻R构成了补偿网络,该网络内嵌在放大器302中。在图7中,电阻R的两端分别连至晶体管M3、M4的栅端,电容C的一端连至电阻R,另一端接地(GND);而在图8中,电阻R的两端分别连至晶体管M3、M4的栅端,电容C的一端连至电阻R,另一端连至电源电压(VDD)。
图9、图10给出了内置第一补偿网络309的第一级差分放大器302的另外两种实现电路。这两个电路的差分输入对管M1、M2均为NMOS晶体管,晶体管M3、M4构成电流镜负载,电流源311为放大器302提供偏置电流,电容C和电阻R构成了补偿网络,该网络内嵌在放大器302中。在图9中,电阻R的两端分别连至晶体管M3、M4的栅端,电容C的一端连至电阻R,另一端接地(GND);而在图10中,电阻R的两端分别连至晶体管M3、M4的栅端,电容C的一端连至电阻R,另一端连至电源电压(VDD)。
在图7~图10所示的四种电路中,M1的栅端312为第一级差分放大器302的同向输入端,M2的栅端313为第一级差分放大器302的反向输入端,节点314为第一级差分放大器302的输出端。另外,在图7~图10所示的四种连接关系中,电容C的一端接电阻R,另一端接电源电压(VDD)或地电位(GND)。事实上,根据实际电路设计条件,电容C接VDD或GND的一端也可接至其它固定电位。
需要说明的是,本发明所提到的电容C,可以是集成电路制造工艺所能实现的任何形式的电容,例如MOS电容、poly-poly电容、金属电容等;而电阻R,也可以是集成电路制造工艺所能实现的任何形式的电阻,例如,扩散电阻、夹层电阻、薄膜电阻、poly电阻、工作在线性区的MOS管形成的电阻等。
图11~图14给出了内置第二补偿网络310的第二级放大器303的四种实现电路,节点322为放大器303的输入端,节点324为放大器303的输出端,节点323连接至固定偏置电压。晶体管M5~M11构成了常规的推挽式放大级,而电阻R和电容C构成了放大器303的内置第二补偿网络310。第二补偿网络310的引入可以在第二级放大器303的输入端322到输出端324的传递函数中引入一个零极点对,且零点的频率低于极点的频率。在图11、图12所示的两种连接关系中,电容C的一端接电阻R,另一端接电源电压(VDD)。事实上,根据实际电路设计条件,电容C接VDD的一端也可接至GND或其它固定电位;同样,在图13、图14所示的两种连接关系中,电容C接GND的一端也可接至VDD或其它固定电位。
需要说明的是,虽然增加了第一补偿网络309和第二补偿网络310,第一级差分放大器302和第二级放大器303可以是本领域的普通技术人员所熟知的任何常规的放大器,而并不局限于图7~图14所列举的电路结构。
图15给出了图1所示现有的第一种典型LDO原理框图的一种具体实现电路。该电路存在两个低频极点(位于LDO输出端的极点P1和位于功率管104栅处的极点P2)、一个较高频极点(位于第一级差分放大器102同向输入端的极点P3)以及一个低频零点ZESR,其表达式分别为:
其中,RLT为LDO输出端的等效输出阻抗,Cp1,Ro1分别为第一级差分放大器102输出端的集总寄生电容和输出阻抗,Cp3为分压采样网络105输出端(VFB处)的集总寄生电容。图15电路采用的一种补偿方法是P1作为环路的主极点,用零点ZESR抵消极点P2,在设计时确保环路的UGF小于P3的频率。
图17给出了图2所示典型LDO的一种实现电路。晶体管M1~M4和偏置电流源Ibias构成了第一级差分放大器102,晶体管M5~M8构成了第二级放大器103。该电路存在两个低频极点(位于LDO输出端的极点P1和位于功率管104栅处的极点P2)和两个较高频极点(位于第一级差分放大器102的反向输入端和输出端的极点P3、P4)以及一个低频零点ZESR,其表达式分别为:
其中,RLT为LDO输出端的等效输出阻抗,Cp1,Cp2,Ro1,Ro2分别为第一级差分放大器102和第二级放大器103输出端的集总寄生电容和输出阻抗,Cp3为分压采样网络105的输出端VFB处的集总寄生电容。图17电路采用的一种补偿方法是:P1作为环路的主极点,用零点ZESR抵消极点P2,在设计时确保环路的UGF小于P3和P4的频率。通常情况下,P4的频率要低于P3的频率,因此环路的UGF和增益主要受限于P4的频率。
图16给出了图4所示的本发明的第一种典型LDO原理框图的一种实现电路。该电路除了具有与图15电路相同的三个极点(P1、P2、P3)及一个零点(ZESR)外,还包含通过内置第一补偿网络309的放大器302引入的零极点对(零点Zc和极点Pc)。Zc、Pc的表达式分别为:
其中,gm3为第一级差分放大器302中晶体管M3的跨导。图16电路采用的一种补偿方法是P1作为环路的主极点,用零点ZESR抵消极点P2,用第一补偿网络309产生的零点Zc抵消极点P3,在设计时需要确保环路的UGF小于Pc的频率。由于Pc的频率高于P3的频率,因此环路的UGF和增益可以得到显著提高。
图18给出了图5所示本发明第二种典型LDO原理框图中只有第一级差分放大器302内置第一补偿网络309时的一种实现电路。图18电路除了具有与图17电路相同的三个极点(P1、P2、P3)及一个零点(ZESR)外,还包含通过内置第一补偿网络309的第一级差分放大器302引入的零极点对(零点Zc和极点Pc),另外由于引入了第一补偿网络309,图2中放大器102输出端的极点变为了P4′。Zc、Pc和P4′的表达式分别为:
其中,gm3为第一级差分放大器302中晶体管M3的跨导,RoM2为晶体管M2漏端的输出阻抗。图18电路采用的一种补偿方法是:P1作为环路的主极点,用零点ZESR抵消极点P2,用第一补偿网络309产生的零点Zc抵消极点P4′,在设计时需要确保环路的UGF小于P3和Pc的频率。由于P3和Pc的频率通常远高于P4′的频率,因此环路的UGF和增益可以得到显著提高。
图19给出了本发明第二种典型LDO原理框图中只有第二级放大器303内置第二补偿网络310时的一种实现电路。图19中,第二级放大器303包括晶体管M5~M11,电阻R和电容C组成第二补偿网络310。第二补偿网络310可以引入一个零极点对,该零极点对可以用来提高LDO反馈环路的相位裕度和系统稳定性。
图20给出了本发明第二种典型LDO原理框图中第一级差分放大器302内置第一补偿网络309,同时第二级放大器303内置第二补偿网络310的一种实现电路。该电路具有与图18电路相同的通过内置第一补偿网络309的第一级差分放大器302引入的零极点对(零点Zc和极点Pc)。另外由于引入了第二补偿网络310,图20中还存在另外一个零极点对。因此,图20所示电路由于第一补偿网络309和第二补偿网络310的存在,环路中存在两个零极点对。这两个零极点对可以用来提高LDO反馈环路的相位裕度和系统稳定性。
需要说明的是,上面给出的补偿方法只是很多可能的补偿方法中的一种。事实上,依据不同的电路设计和应用条件,第一补偿网络309和第二补偿网络310产生的零极点对也可以用于抵消其它极点在环路中引入的相移,或者将零极点对置于特定的频率处,从而提高环路的相位裕度,改善LDO的性能。
为进一步说明本发明的补偿网络对LDO环路稳定性的改善作用,下面以第一补偿网络309为例进行说明。图21、图22给出了图17和图18所示电路在负载电流为150mA时的环路增益、环路相移的对比示意图。需要说明的是,在仿真过程中,除增加了第一补偿网络309(其中电阻R为2Mohms,电容C为0.5pF),图18中电路的其它参数与图17中电路的对应参数完全相同。图21和图22中,曲线1、2分别为图17所示电路的幅频响应和相频响应特性曲线,曲线3、4分别为图18所示电路的幅频响应和相频响应特性曲线。图17所示电路的UGF为2.5MHz,UGF处的相移为145度(相位裕度为35度),对应于图22中曲线2上的A点;图18所示电路的UGF为3.9MHz,UGF处的相移为127度(相位裕度为52度),对应于图22中曲线4上的B点。可以看出,第一补偿网络309的引入可以有效增加LDO环路的UGF(本例中增加了1.4MHz)和相位裕度(本例中增加了17度),从而增加了环路的稳定性并提高了系统性能。从另外一个角度分析,曲线2的相移达到145度时对应的频率为2.5MHz(如A点所示),而曲线4达到此相移时所对应的频率为6.3MHz(如C点所示)。该对比说明,若图17所示电路和图18所示电路具有相同的相位裕度(例如35度,其对应的相移为145度),后者的UGF更高,DC和低频环路增益也更高。而在其它条件相同的情况下,LDO的UGF越高,其响应速度越快;环路增益越高,其输出电压精度也越高。因此,第一补偿网络309的引入加快了LDO系统的响应速度,提高了LDO的输出电压精度。
当反馈环路具有两级以上放大器时,其采用放大器内置补偿网络提高环路性能的原理与反馈环路具有两级放大器时的相同,此处不再赘述。
需要说明的是,虽然本发明的具体实施方式中对所涉及的具体LDO电路进行了描述,但对这些具体电路所进行的描述仅是用来说明本发明的内容。在不脱离本发明原理的前提下,还可以对本发明的实例做出各种等效的变化和修改,但其变型都将落在本发明权利要求的范围内。因此本发明是广泛的。
Claims (5)
1、利用放大器内置补偿网络提高性能的低压差线性稳压器,包含电压基准电路(101)、第一级差分放大器(302)和功率管(104),电压基准电路(101)产生的参考电压连接至第一级差分放大器(302)的反向输入端,第一级差分放大器(302)的输出端连接至功率管(104)的栅端,功率管(104)的漏端作为稳压器的电压输出端,且电压输出端的电压直接或经分压采样后连接至第一级差分放大器(302)的同向输入端,
其特征在于:所述的第一级差分放大器(302)内置有补偿网络(309),所述的补偿网络(309)能够在不改变所述第一级差分放大器(302)的静态工作点,不增加静态电流的情况下,在低压差线性稳压器反馈环路的传递函数中增加一个零点频率低于极点频率的且可精确确定的零极点对,用来增强反馈环路的稳定性,拓展环路的单位增益带宽,增加环路的相位裕度和DC及低频增益;所述的补偿网络(309)由电阻和电容构成并位于第一级差分放大器(302)中二极管形式连接的有源负载内部,其中电阻的两端分别连接至有源负载的栅端和漏端,电容的一端连接至有源负载的栅端,电容的另一端接地或固定电位。
2、根据权利要求1所述的利用放大器内置补偿网络提高性能的低压差线性稳压器,其特征在于:所述的第一级差分放大器(302)内置补偿网络(309)的一种电路连接方式为:由晶体管M1、M2、M3、M4构成第一级差分放大器(302),晶体管M1和M2为第一级差分放大器(302)的差分输入对管,晶体管M3和M4为第一级差分放大器(302)的电流镜负载;采用偏置电流源为第一级差分放大器(302)提供偏置电流,偏置电流源的一端连接至电源电压,另一端连接至晶体管M1和M2的源端;晶体管M1的栅端为第一级差分放大器(302)的同向输入端,晶体管M1的漏端与M3的漏端、M4的栅端以及电阻的一端相连;晶体管M2的栅端为第一级差分放大器(302)的反向输入端,晶体管M2的漏端为第一级差分放大器(302)的输出端并且与M4的漏端相连;电阻的一端与晶体管M4的栅端相连,另一端与晶体管M3的栅端、电容的一端相连;电容的一端与M3的栅端相连,另一端接地或固定电位;晶体管M3和M4的源端接地。
3、利用放大器内置补偿网络提高性能的低压差线性稳压器,包含电压基准电路(101)、第一级差分放大器(302)和功率管(104),电压基准电路(101)产生的参考电压连接至第一级差分放大器(302)的同向输入端或反向输入端,功率管(104)的漏端作为稳压器的电压输出端,且电压输出端的电压直接或经分压采样后连接至第一级差分放大器(302)的未与电压基准电路相连的另一输入端,
其特征在于:所述第一级差分放大器(302)的输出端与所述功率管(104)的栅端之间还包含至少一级的增益级或缓冲级放大器,且所述的增益级或缓冲级放大器与所述的第一级差分放大器(302)中,至少有一级放大器内置有补偿网络,所述的补偿网络能够在不改变增益级或缓冲级放大器、或者第一级差分放大器(302)的静态工作点,不增加静态电流的情况下,在低压差线性稳压器反馈环路的传递函数中增加一个或多个零点频率低于极点频率的且可精确确定的零极点对,用来增强反馈环路的稳定性,拓展环路的单位增益带宽,增加环路的相位裕度和DC及低频增益;所述的补偿网络由电阻和电容构成;当所述的第一级差分放大器(302)内置有补偿网络时,所述的补偿网络位于第一级差分放大器(302)中二极管形式连接的有源负载内部,其中电阻的两端分别连接至第一级差分放大器(302)中二极管形式连接的有源负载的栅端和漏端,电容的一端连接至第一级差分放大器(302)中二极管形式连接的有源负载的栅端,电容的另一端接地或固定电位;当所述的增益级或缓冲级放大器中内置有补偿网络时,所述的补偿网络位于增益级或缓冲级放大器中二极管形式连接的有源负载内部,其中电阻的两端分别连接至增益级或缓冲级放大器中二极管形式连接的有源负载的栅端和漏端,电容的一端连接至增益级或缓冲级放大器中二极管形式连接的有源负载的栅端,电容的另一端连接至地电位或固定电位。
4、根据权利要求3所述的利用放大器内置补偿网络提高性能的低压差线性稳压器,其特征在于:所述第一级差分放大器(302)内置补偿网络的一种电路连接方式为:由晶体管M1、M2、M3、M4构成第一级差分放大器(302),晶体管M1和M2为第一级差分放大器(302)的差分输入对管,晶体管M3和M4为第一级差分放大器(302)的电流镜负载;采用偏置电流源为第一级差分放大器(302)提供偏置电流,偏置电流源的一端连接至电源电压,另一端连接至M1和M2的源端;晶体管M1的栅端为第一级差分放大器(302)的同向输入端,M1的漏端与M3的漏端、M4的栅端以及电阻的一端相连;晶体管M2的栅端为第一级差分放大器(302)的反向输入端,晶体管M2的漏端为第一级差分放大器(302)的输出端并且与M4的漏端相连;电阻的一端与晶体管M4的栅端相连,另一端与晶体管M3的栅端、电容的一端相连;电容的一端与晶体管M3的栅端相连,另一端接地或固定电位;晶体管M3和M4的源端接地。
5、根据权利要求3所述的利用放大器内置补偿网络提高性能的低压差线性稳压器,其特征在于:所述的增益级或缓冲级放大器内置补偿网络的一种电路连接方式为:由晶体管M5、M6、M7、M8、M9、M10、M11构成增益级或缓冲级放大器,晶体管M5、M10的栅端相连构成所述增益级或缓冲级放大器的信号输入端,晶体管M10、M11的漏端相连构成所述增益级或缓冲级放大器的信号输出端;晶体管M5的漏端与M7的漏端、M8的栅端以及电阻的一端相连,晶体管M5的源端接地;晶体管M6的栅端接固定偏置电位,晶体管M6的源端接地,M6的漏端与M8的漏端、M9的漏端以及M11的栅端相连;晶体管M7的栅端和漏端分别与电阻的两端相连,M7的源端接电源电位;电容的一端接晶体管M7的栅端,另一端接至电源电位或固定电位;晶体管M8的栅端接M7的漏端,晶体管M8的源端接电源电位;晶体管M9的栅端与M11的栅端相连,M9的源端接电源电位;晶体管M10的源端接地;晶体管M11的源端接电源电位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101213202A CN100527039C (zh) | 2007-09-04 | 2007-09-04 | 利用放大器内置补偿网络提高性能的低压差线性稳压器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101213202A CN100527039C (zh) | 2007-09-04 | 2007-09-04 | 利用放大器内置补偿网络提高性能的低压差线性稳压器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101140478A CN101140478A (zh) | 2008-03-12 |
CN100527039C true CN100527039C (zh) | 2009-08-12 |
Family
ID=39192450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101213202A Expired - Fee Related CN100527039C (zh) | 2007-09-04 | 2007-09-04 | 利用放大器内置补偿网络提高性能的低压差线性稳压器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100527039C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104821795A (zh) * | 2014-01-31 | 2015-08-05 | 阿尔卑斯电气株式会社 | 放大电路 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101661301B (zh) * | 2008-08-25 | 2011-06-29 | 原相科技股份有限公司 | 具有频率补偿的低压降线性稳压器 |
CN101651452B (zh) * | 2009-09-07 | 2012-04-25 | 北京创毅视讯科技有限公司 | 一种rc积分电路 |
CN102385406B (zh) * | 2010-09-01 | 2013-10-23 | 上海宏力半导体制造有限公司 | 一种无电容低压差稳压器结构 |
TWI411903B (zh) * | 2010-10-29 | 2013-10-11 | Winbond Electronics Corp | 低壓差穩壓器 |
CN102279612A (zh) * | 2011-05-11 | 2011-12-14 | 电子科技大学 | 一种低压差线性稳压器 |
CN103092241A (zh) * | 2011-10-27 | 2013-05-08 | 厦门立昂电子科技有限公司 | 一种混合补偿式高稳定性ldo芯片电路 |
CN102411393B (zh) * | 2011-11-02 | 2013-10-02 | 四川和芯微电子股份有限公司 | 基准电流源电路及系统 |
US8547077B1 (en) * | 2012-03-16 | 2013-10-01 | Skymedi Corporation | Voltage regulator with adaptive miller compensation |
CN105676932A (zh) * | 2016-03-04 | 2016-06-15 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种基于自适应功率管技术的无片外电容ldo电路 |
CN109831171B (zh) * | 2016-05-31 | 2024-06-04 | 深圳市海思半导体有限公司 | 一种可变增益放大器 |
US9906221B1 (en) * | 2016-12-30 | 2018-02-27 | Delta Electronics, Inc. | Driving circuit of a power circuit |
US9989981B1 (en) * | 2017-06-16 | 2018-06-05 | Apple Inc. | Cascaded LDO voltage regulator |
CN107291138A (zh) * | 2017-08-13 | 2017-10-24 | 刘博文 | 一种包含频率补偿的低压差稳压器 |
CN108919874B (zh) * | 2018-08-30 | 2023-07-11 | 北京神经元网络技术有限公司 | 一种低压差线性稳压器 |
CN110896276A (zh) * | 2018-09-12 | 2020-03-20 | 深圳市南方硅谷微电子有限公司 | 电压转换器 |
CN109388171B (zh) * | 2018-12-10 | 2024-02-09 | 上海艾为电子技术股份有限公司 | 一种带隙基准电压源及电子设备 |
CN112234703B (zh) * | 2020-10-06 | 2021-09-14 | 广西电网有限责任公司 | 一种5g基站紧急供电系统 |
CN112230701B (zh) * | 2020-10-06 | 2021-08-13 | 深圳市艾伯通信有限公司 | 一种5g基站供电电源 |
CN114217660B (zh) * | 2021-12-15 | 2023-11-10 | 芯河半导体科技(无锡)有限公司 | 一种无外部输出电容的ldo电路系统 |
CN114578892B (zh) * | 2022-05-05 | 2022-07-29 | 深圳芯能半导体技术有限公司 | 一种线性稳压电路 |
CN115296141B (zh) * | 2022-09-28 | 2022-12-27 | 中晟微电子(南京)有限公司 | 一种vcsel激光器电流偏置电路及其控制方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4908566A (en) * | 1989-02-22 | 1990-03-13 | Harris Corporation | Voltage regulator having staggered pole-zero compensation network |
-
2007
- 2007-09-04 CN CNB2007101213202A patent/CN100527039C/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4908566A (en) * | 1989-02-22 | 1990-03-13 | Harris Corporation | Voltage regulator having staggered pole-zero compensation network |
Non-Patent Citations (2)
Title |
---|
A Low-Voltage, Low Quiescent Current,Low Drop-outRegulator. Gabrel A. Rincon-Mora.IEEE JOURNAL OF SOLID-STATE CIRCUITS,Vol.33 No.1. 1998 |
A Low-Voltage, Low Quiescent Current,Low Drop-outRegulator. Gabrel A. Rincon-Mora.IEEE JOURNAL OF SOLID-STATE CIRCUITS,Vol.33 No.1. 1998 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104821795A (zh) * | 2014-01-31 | 2015-08-05 | 阿尔卑斯电气株式会社 | 放大电路 |
CN104821795B (zh) * | 2014-01-31 | 2018-01-12 | 阿尔卑斯电气株式会社 | 放大电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101140478A (zh) | 2008-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100527039C (zh) | 利用放大器内置补偿网络提高性能的低压差线性稳压器 | |
CN100495281C (zh) | 一种低压差线性稳压器 | |
CN101957628B (zh) | 低压差线性稳压器中的自适应零点频率补偿电路 | |
US8866457B2 (en) | Voltage regulator | |
US8427122B2 (en) | Enhancement of power supply rejection for operational amplifiers and voltage regulators | |
US9190969B2 (en) | Regulator with low dropout voltage and improved stability | |
CN110100219B (zh) | 稳压器以及电源 | |
CN111176358B (zh) | 一种低功耗低压差线性稳压器 | |
CN105573396A (zh) | 一种低压差线性稳压器电路 | |
JPWO2007043122A1 (ja) | 可変利得増幅器及びその制御方法 | |
US20060033560A1 (en) | Variable time constant circuit and filter circuit using the same | |
CN106444947B (zh) | 一种用于无电容型ldo的补偿电路 | |
US6504432B1 (en) | Tunable, dynamic, and self-biasing differential amplifier and application thereof | |
CN103853224A (zh) | 电流生成电路 | |
CN104881070A (zh) | 一种适用于mems应用的超低功耗ldo电路 | |
CN201464838U (zh) | 低压差线性稳压器中的自适应零点频率补偿电路 | |
CN112821875A (zh) | 一种放大器电路 | |
CN116755507B (zh) | 一种稳压电路和供电装置 | |
KR20180071988A (ko) | 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어 | |
WO2012003597A1 (en) | Voltage regulator circuit | |
CN102571004A (zh) | 运算放大器 | |
CN102981544B (zh) | 嵌套式米勒补偿方法、电路和低压差稳压器 | |
JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
CN109416552B (zh) | 低压差线性稳压器 | |
KR20180071989A (ko) | 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090812 Termination date: 20210904 |