CN114217660B - 一种无外部输出电容的ldo电路系统 - Google Patents

一种无外部输出电容的ldo电路系统 Download PDF

Info

Publication number
CN114217660B
CN114217660B CN202111535933.7A CN202111535933A CN114217660B CN 114217660 B CN114217660 B CN 114217660B CN 202111535933 A CN202111535933 A CN 202111535933A CN 114217660 B CN114217660 B CN 114217660B
Authority
CN
China
Prior art keywords
current source
output
tube
electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111535933.7A
Other languages
English (en)
Other versions
CN114217660A (zh
Inventor
庞坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingzhou Microelectronics Hangzhou Co ltd
Original Assignee
Xinhe Semiconductor Technology Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinhe Semiconductor Technology Wuxi Co Ltd filed Critical Xinhe Semiconductor Technology Wuxi Co Ltd
Priority to CN202111535933.7A priority Critical patent/CN114217660B/zh
Publication of CN114217660A publication Critical patent/CN114217660A/zh
Application granted granted Critical
Publication of CN114217660B publication Critical patent/CN114217660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种无外部输出电容的LDO电路系统，由两个并联环路组成；所述的第一环路，由输入级、第一缓冲级、第一功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成，在小输出电流下两个环路共同决定整个环路的稳定性；所述的第二环路，由输入级、第二缓冲级、第二功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成，在中等电流以及大输出电流下第二环路决定整个环路的稳定性。本发明增加了第一缓冲级这部分电路，但是由此增加的芯片面积要远小于通过传统方案措施导致补偿电容的容值减小所占用的芯片面积；此外，小容值补偿电容还可以提高摆率，进一步提高负载瞬态性能。

Description

一种无外部输出电容的LDO电路系统
技术领域
本发明涉及电子电路技术领域，具体是一种无外部输出电容的LDO电路系统。
背景技术
电子技术的发展要求SOC系统内集成更多实现各种功能的电路模块。为了避免使用同一电源电压对电路模块的工作造成不利影响，一般采用独立的低压差调节器(LDO)对每个电路模块进行单独供电。这就使得无外部输出电容的LDO成为提高SOC系统集成度、降低BOM成本、减小PCB面积的最优选择。
传统的无外部输出电容的LDO电路如图1A所示。NMOS管NM1A-NM4A、PMOS管PM1A-PM4A构成以NM1A和NM2A为差分对的输入级。电流源I3A和电流源I5A、PMOS管PM7A、NMOS管NM7A形成了低输出阻抗缓冲级。NMOS管NM9A为功率管输出级。在输入级的输出端接补偿电容C2A，形成环路的主极点频率P1A＝1/(ro1A*C2A)，其中ro1A为输入级输出端的总电阻。在低阻抗缓冲级的输出端或功率管的栅极处形成一个高频极点频率P3A≈1/(ro2A*CgsNM9A)，其中ro2A为缓冲级输出端的总电阻，CgsNM9A为功率管NM9A的栅源端寄生电容。功率管输出端接内部负载电容C3A，在输出端产生环路的次极点频率P2A≈1/((1/gmNM9A)//RLA*C3A)，其中gmNM9A为输出功率管的跨导，RLA为外部负载电阻，(1/gmNM9A)//RLA表示跨导的倒数和电阻RLA的并联。
系统环路存在三个主要的极点，没有零点。一般地，把极点频率P3A设计于高频。次极点频率P2A与负载电流有关，随负载电流增大其在频率轴的位置逐渐升高。为了保证系统稳定，主极点频率P1A常常设计在低频。但是在最小负载电流下，次极点频率P2A也位于低频，主极点频率P1A必须与次极点频率P2A保持一定距离的频率才能维持系统稳定，导致主极点频率P1A位于更低的频率。在输入级增益一定时，电阻ro1A固定不变，要实现更低的主极点频率，补偿电容C2A需要更大的容值。
无外部输出电容LDO在最小负载电流下稳定性最差，随着负载电流变大，次极点频率逐渐升高，远离主极点频率，系统趋于更加稳定。为了满足全负载电流的需求，次极点频率P2A必须设计在低频，使得小负载电流下系统只能获得较小的环路带宽，导致较差的负载瞬态响应，输出电压出现大的过充或者低冲。要实现比次极点更低频率的主极点P1A，需要更大容值的补偿电容，这占用更多的芯片面积；同时，大容值电容导致输入级的输出端出现更慢的摆率，进一步恶化负载瞬态性能。
当存在输出功率不同的两个电源电压时，也可以采用图1B的电路，功率管NM9A的漏端接较大功率的电源电压VINA，电路的其余部分接电源电压VIN。这种情况下环路的极点位置分布与图1A相同，在此不再重复分析。
发明内容
本发明的目的在于提供一种无外部输出电容的LDO电路系统，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种无外部输出电容的LDO电路系统，包括输入级、第一缓冲级、第一功率管输出级、第二缓冲级、第二功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻。
所述输入级由PMOS管PM1B-PM4B、NMOS管NM1B-NM4B、第一电流源I1B组成；其中NMOS管NM1B和NM2B组成差分输入对，NMOS管NM3B和NM4B、PMOS管PM1B和PM2B、PMOS管PM3B和PM4B组成负载对。
所述NMOS管NM1B的栅极接输出反馈电压VFBB，漏极接PMOS管PM2B的漏极，源极接第一电流源的一端；所述NMOS管NM2B的栅极接基准电压VREFB，漏极接PMOS管PM3B的漏极，源极接第一电流源I1B的一端或者NM1B的源极。
所述第一电流源I1B的一端接NM1B或者NM2B的源极，另一端接地。
所述PMOS管PM1B的栅极接PMOS管PM2B的栅极，漏极接NMOS管NM3B的漏极，源极接电源电压VIN；所述PMOS管PM2B的栅极接PMOS管PM1B的栅极，漏极和栅极短接，接NMOS管NM1B的漏极，源极接电源电压VIN；所述PMOS管PM3B的栅极接PMOS管PM4B的栅极，漏极和栅极短接，接NMOS管NM2B的漏极，源极接电源电压VIN；所述PMOS管PM4B的栅极接PMOS管PM3B的栅极，漏极接NMOS管NM4B的漏极，源极接电源电压VIN；所述NMOS管NM3B的栅极接电阻R1B的一端，漏极和栅极短接，接PMOS管PM1B的漏极，源极接地；所述NMOS管NM4B的栅极接电阻R1B的另一端，漏极接PMOS管PM4B的漏极，源极接地；NMOS管NM4B漏极、PMOS管PM4B漏极、补偿电容C1B的一端，三者连接点形成输入级的输出节点。
所述第一缓冲级由第四电流源I4B、PMOS管PM5B和PM6B、NMOS管NM5B和NM6B、第二电流源I2B组成。
所述第四电流源I4B的一端接NMOS管NM5B的漏极，另一端接电源电压VIN。
所述PMOS管PM5B的栅极接第四电流源I4B和NMOS管NM5B漏极的连接点，漏极接PMOS管PM6B的源极，其源极接电源电压VIN；所述PMOS管PM6B的栅极接输入级的输出节点，漏极接第二电流源的一端，源极接PMOS管PM5B的漏极；所述NMOS管NM5B的栅极接偏置电压VBP、漏极接第四电流源和PMOS管PM5B栅极的连接点、源极接第二电流源的一端；所述NMOS管NM6B的栅极接NMOS管NM5B源极、PMOS管PM6B漏极和第二电流源一端的连接点、漏极接PMOS管PM5B漏极、源极接地。
所述第二电流源I2B的一端接NMOS管NM6B的栅极，另一端接地。
PMOS管PM5B漏极、PMOS管PM6B的源极、NMOS管NM6B的漏极，三者连接点形成第一缓冲级的输出节点；在该输出节点处，形成环路的一个高频极点频率P4B≈1/(ro4B*CgsNM8B)，其中ro4B为该节点的输出电阻，CgsNM8B为NMOS管NM8B的栅源电容。
所述第一功率管输出级由NMOS管NM8B组成；NMOS管NM8B的栅极接第一缓冲级的输出节点，漏极接电源电压VIN，源极接输出VOUTB。
所述第二缓冲级由第五电流源I5B、第六电流源I6B、PMOS管PM7B、NMOS管NM7B、第三电流源I3B组成。
所述第五电流源I5B的一端接PMOS管PM7B的源极，另一端接电源电压VIN。
所述第六电流源I6B为可变电流源，它受到输出电流检测电压VSEN1的控制，它一端接PMOS管PM7B的源极，另一端接电源电压VIN。
所述PMOS管PM7B的栅极接输入级的输出节点，漏极接第三电流源I3B的一端，其源极接第五电流源的一端；所述NMOS管NM7B的栅极接第三电流源I3B的一端和PMOS管PM7B漏极的连接点，漏极接PMOS管PM7B的源极，源极接地；所述第三电流源I3B的一端接NMOS管NM7B的栅极，另一端接地；PMOS管PM7B的源极、NMOS管NM7B的漏极、第五电流源I5B的一端、第六电流源I6B的一端，四者连接点形成第二缓冲级的输出节点；在该输出节点处，形成另一个高频极点频率P5B≈1/(ro2B*CgsNM9B)，其中ro2B为该节点的输出电阻，CgsNM9B为NMOS管NM9B的栅源电容。随着负载电流的加大，极点频率P5B逐渐往高频移动，远离主极点，增加相位裕度，有利于系统稳定。
所述第二功率管输出级由NMOS管NM9B组成；NMOS管NM9B的栅极接第二缓冲级的输出节点，漏极接电源电压VIN，源极接输出VOUTB。
所述第一补偿网络，由电阻R1B和电容C1B组成；电阻R1B的一端接NMOS管NM3B的栅极，另一端接电容C1B的另一端；电容C1B的一端接NMOS管NM4B的漏极，另一端接电阻R1B的另一端和NMOS管NM4B栅极的连接点；在NMOS管NM4B的栅极位置，形成环路主极点频率P1B≈1/(R1B*gmNM4B*rdsNM4B*C1B)，其中gmNM4B和rdsNM4B分别为NMOS管NM4B的跨导和漏源端电阻。
所述第二补偿网络，由可变电阻R2B和电容C2B组成；电阻R2B受到输出电流检测电压VSEN2的控制，它的一端接地，另一端接电容C2B的另一端；电容C1B的一端接输入级的输出节点，另一端接电阻R1B的另一端；在输入级的输出节点处，形成环路的一个补偿零点Z3B＝1/(R2B*C2B)和补偿极点P3B＝1/(α*R2B*C2B)，其中0<α<1，尽管零点频率Z3B和极点频率P3B相互靠近，但是零点频率在前，极点频率在后，形成超前滞后补偿，对稳定性有一定改善作用；而且，随着负载电流的加大，零点频率Z3B和极点频率P3B逐渐往高频移动，远离主极点，增加相位裕度，有利于系统稳定。
所述输出电容由电容C3B组成，电容的一端接输出端VOUTB，另一端接地；所述外部负载电阻由电阻RLB组成，电阻RLB的一端接输出端VOUTB，另一端接地；在输出端处，形成环路的次极点频率P2B＝1/(RLB//(1/gmNM8B)//(1/gmNM9B)*C3B)，其中RLB//(1/gmNM8B)//(1/gmNM9B)表示外部负载电阻RLB、NMOS管NM8B跨导的倒数、NMOS管NM9B跨导的倒数，三者并联。
当存在输出功率不同的两个电源电压时，将功率管NM8B和NM9B的漏端接较大功率的电源电压VINB，电路的其余部分接电源电压VIN；这种情况下环路的极点位置分布与之前的技术方案相同，在此不再重复分析。
此外，它的输入级也可以采用PMOS差分对，这种情况下第一补偿网络的位置要更改到PMOS电流镜上；这种情况下环路的零点极点位置分布与之前的技术方案相同，在此不再重复分析。
本发明所述的LDO电路、系统，由两个并联环路组成，所述的第一环路，由输入级、第一缓冲级、第一功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成；所述的第二环路，由输入级、第二缓冲级、第二功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成。两个环路共同决定环路的稳定性；第一功率管输出级的功率管NM8B尺寸较小，仅为第二功率管输出级的功率管NM9B的几分之一到十几分之一。
本发明中,在全负载电流范围内，对稳定性起主要作用的环路发生改变，但是输出端次极点频率P2B＝1/(RLB//(1/gmNM8B)//(1/gmNM9B)*C3B)，它的输出阻抗始终保持电阻RLB、1/gmNM8B和1/gmNM9B三者的并联。传统方案输出端的次极点频率P2A＝1/(1/gmNM9A)//RLA*C3A)，仅仅电阻RLA和1/gmNM9A的并联。在同样大小的输出电流下，本发明输出端的次极点P2B的频率要高于传统方案输出端的次极点P2A的频率。次极点P2B的频率要远离主极点P1B的频率，这样对系统稳定性补偿的要求降低了。
本发明中，由于功率管拆分成两个，两个功率管栅极的寄生电容减小，高频极点P4B≈1/(ro4B*CgsNM8B)和P5B≈1/(ro2B*CgsNM9B)也进一步远离GBW频率(环路的单位增益带宽)，也有助于改善稳定性。
在最小负载电流下，本发明的电路要比传统方案的电路更稳定；次极点频率P2B位于较高频率，主极点P1B的频率可以适当提高；提高主极点P1B的频率，可以减小补偿电容C1B的容值，还可以增大环路带宽，加快负载瞬态响应性能。
本发明的主极点P1B≈1/(R1B*gmNM4B*rdsNM4B*C1B)，利用米勒效应提升电容的补偿效果，所需的补偿电容C1B的容值要远远小于传统方案的主极点P1A＝1/(ro1A*C2A)的补偿电容C2A的容值；同时，提高主极点P1B的频率也减小了补偿电容C1B的容值。
与传统技术方案相比，本发明仅仅多了第一缓冲级这部分电路，但是由此增加的芯片面积要远小于通过传统方案措施导致补偿电容的容值减小所占用的芯片面积；此外，小容值补偿电容还可以提高摆率，进一步提高负载瞬态性能。
附图说明
图1A为传统的无外部输出电容的LDO电路图。
图1B为当存在输出功率不同的两个电源电压时传统的无外部输出电容的LDO电路图。
图2A为本发明无外部输出电容的LDO电路图。
图2B为本发明实施例二的无外部输出电容的LDO电路图。
图2C为本发明实施例三的无外部输出电容的LDO电路图。
具体实施方式
下面结合具体实施方式对本专利的技术方案作进一步详细地说明。
实施例一
请参阅图2A，一种无外部输出电容的LDO电路系统，由输入级、第一缓冲级、第一功率管输出级、第二缓冲级、第二功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成。
所述输入级由PMOS管PM1B-PM4B、NMOS管NM1B-NM4B、第一电流源I1B组成；其中NMOS管NM1B和NM2B组成差分输入对，NMOS管NM3B和NM4B、PMOS管PM1B和PM2B、PMOS管PM3B和PM4B组成负载对。
所述NMOS管NM1B的栅极接输出反馈电压VFBB，漏极接PMOS管PM2B的漏极，源极接第一电流源的一端；所述NMOS管NM2B的栅极接基准电压VREFB，漏极接PMOS管PM3B的漏极，源极接第一电流源I1B的一端或者NM1B的源极。
所述第一电流源I1B的一端接NM1B或者NM2B的源极，另一端接地。
所述PMOS管PM1B的栅极接PMOS管PM2B的栅极，漏极接NMOS管NM3B的漏极，源极接电源电压VIN；所述PMOS管PM2B的栅极接PMOS管PM1B的栅极，漏极和栅极短接，接NMOS管NM1B的漏极，源极接电源电压VIN；所述PMOS管PM3B的栅极接PMOS管PM4B的栅极，漏极和栅极短接，接NMOS管NM2B的漏极，源极接电源电压VIN；所述PMOS管PM4B的栅极接PMOS管PM3B的栅极，漏极接NMOS管NM4B的漏极，源极接电源电压VIN；所述NMOS管NM3B的栅极接电阻R1B的一端，漏极和栅极短接，接PMOS管PM1B的漏极，源极接地；所述NMOS管NM4B的栅极接电阻R1B的另一端，漏极接PMOS管PM4B的漏极，源极接地；NMOS管NM4B漏极、PMOS管PM4B漏极、补偿电容C1B的一端，三者连接点形成输入级的输出节点。
所述第一缓冲级由第四电流源I4B、PMOS管PM5B和PM6B、NMOS管NM5B和NM6B、第二电流源I2B组成。
所述第四电流源I4B的一端接NMOS管NM5B的漏极，另一端接电源电压VIN。
所述PMOS管PM5B的栅极接第四电流源I4B和NMOS管NM5B漏极的连接点，漏极接PMOS管PM6B的源极，其源极接电源电压VIN；所述PMOS管PM6B的栅极接输入级的输出节点，漏极接第二电流源的一端，源极接PMOS管PM5B的漏极；所述NMOS管NM5B的栅极接偏置电压VBP、漏极接第四电流源和PMOS管PM5B栅极的连接点、源极接第二电流源的一端；所述NMOS管NM6B的栅极接NMOS管NM5B源极、PMOS管PM6B漏极和第二电流源一端的连接点、漏极接PMOS管PM5B漏极、源极接地。
所述第二电流源I2B的一端接NMOS管NM6B的栅极，另一端接地。
PMOS管PM5B漏极、PMOS管PM6B的源极、NMOS管NM6B的漏极，三者连接点形成第一缓冲级的输出节点；在该输出节点处，形成环路的一个高频极点频率P4B≈1/(ro4B*CgsNM8B)，其中ro4B为该节点的输出电阻，CgsNM8B为NMOS管NM8B的栅源电容。
所述第一功率管输出级由NMOS管NM8B组成；NMOS管NM8B的栅极接第一缓冲级的输出节点，漏极接电源电压VIN，源极接输出VOUTB。
所述第二缓冲级由第五电流源I5B、第六电流源I6B、PMOS管PM7B、NMOS管NM7B、第三电流源I3B组成。
所述第五电流源I5B的一端接PMOS管PM7B的源极，另一端接电源电压VIN。
所述第六电流源I6B为可变电流源，它受到输出电流检测电压VSEN1的控制，它一端接PMOS管PM7B的源极，另一端接电源电压VIN。
所述PMOS管PM7B的栅极接输入级的输出节点，漏极接第三电流源I3B的一端，其源极接第五电流源的一端；所述NMOS管NM7B的栅极接第三电流源I3B的一端和PMOS管PM7B漏极的连接点，漏极接PMOS管PM7B的源极，源极接地；所述第三电流源I3B的一端接NMOS管NM7B的栅极，另一端接地；PMOS管PM7B的源极、NMOS管NM7B的漏极、第五电流源I5B的一端、第六电流源I6B的一端，四者连接点形成第二缓冲级的输出节点；在该输出节点处，形成另一个高频极点频率P5B≈1/(ro2B*CgsNM9B)，其中ro2B为该节点的输出电阻，CgsNM9B为NMOS管NM9B的栅源电容。随着负载电流的加大，极点频率P5B逐渐往高频移动，远离主极点，增加相位裕度，有利于系统稳定。
所述第二功率管输出级由NMOS管NM9B组成；NMOS管NM9B的栅极接第二缓冲级的输出节点，漏极接电源电压VIN，源极接输出VOUTB。
所述第一补偿网络，由电阻R1B和电容C1B组成；电阻R1B的一端接NMOS管NM3B的栅极，另一端接电容C1B的另一端；电容C1B的一端接NMOS管NM4B的漏极，另一端接电阻R1B的另一端和NMOS管NM4B栅极的连接点；在NMOS管NM4B的栅极位置，形成环路主极点频率P1B≈1/(R1B*gmNM4B*rdsNM4B*C1B)，其中gmNM4B和rdsNM4B分别为NMOS管NM4B的跨导和漏源端电阻。
所述第二补偿网络，由可变电阻R2B和电容C2B组成；电阻R2B受到输出电流检测电压VSEN2的控制，它的一端接地，另一端接电容C2B的另一端；电容C1B的一端接输入级的输出节点，另一端接电阻R1B的另一端；在输入级的输出节点处，形成环路的一个补偿零点Z3B＝1/(R2B*C2B)和补偿极点P3B＝1/(α*R2B*C2B)，其中0<α<1，尽管零点频率Z3B和极点频率P3B相互靠近，但是零点频率在前，极点频率在后，形成超前滞后补偿，对稳定性有一定改善作用；而且，随着负载电流的加大，零点频率Z3B和极点频率P3B逐渐往高频移动，远离主极点，增加相位裕度，有利于系统稳定。
所述输出电容由电容C3B组成，电容的一端接输出端VOUTB，另一端接地；所述外部负载电阻由电阻RLB组成，电阻RLB的一端接输出端VOUTB，另一端接地；在输出端处，形成环路的次极点频率P2B＝1/(RLB//(1/gmNM8B)//(1/gmNM9B)*C3B)，其中RLB//(1/gmNM8B)//(1/gmNM9B)表示外部负载电阻RLB、NMOS管NM8B跨导的倒数、NMOS管NM9B跨导的倒数，三者并联。
本发明所述的LDO电路、系统，由两个并联环路组成。
所述的第一环路，由输入级、第一缓冲级、第一功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成。第一功率管输出级的功率管NM8B尺寸较小，仅为第二功率管输出级的功率管NM9B的几分之一到十几分之一。
所述的第二环路，由输入级、第二缓冲级、第二功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成。
所述的第一环路和第二环路共用输入级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻，两个环路共同决定环路的稳定性；流过第一缓冲级的电流源为固定电流源，流过第二缓冲级的电流则随负载电流的增大而逐渐增大；调整第一缓冲级和第二缓冲级参数，使得在小电流下，第二功率管输出电流约等于第一功率管输出电流的60％-80％，稳定性主要由第一环路决定；随着输出电流的增大，流过第二缓冲级的电流逐渐增大，第二环路逐渐起主要作用。
在全负载电流范围内，对稳定性起主要作用的环路发生改变，但是输出端次极点频率P2B＝1/(RLB//(1/gmNM8B)//(1/gmNM9B)*C3B)，它的输出阻抗始终保持电阻RLB、1/gmNM8B和1/gmNM9B三者的并联。
图1A的传统方案输出端的次极点频率P2A＝1/(1/gmNM9A)//RLA*C3A)，仅仅电阻RLA和1/gmNM9A的并联。
在同样大小的输出电流下，本发明输出端的次极点P2B的频率要高于传统方案输出端的次极点P2A的频率；比如，假定NM9A的宽长比为W/L，小输出电流下电流为Io，则根据设计NM8B的宽长比为0.1*W/L，NM9B的宽长比为0.9*W/L，在小电流下流过NM8B的电流为0.6*Io，在小电流下流过NM9B的电流为0.4*Io，计算得到P2B≈1.18*P2A。
也就是说，次极点P2B的频率要远离主极点P1B的频率，这样对系统稳定性补偿的要求降低了。另外，由于功率管拆分成两个，两个功率管栅极的寄生电容减小，高频极点P4B≈1/(ro4B*CgsNM8B)和P5B≈1/(ro2B*CgsNM9B)也进一步远离GBW频率(环路的单位增益带宽)，也有助于改善稳定性。在最小负载电流下，本发明的电路要比传统方案的电路更稳定。次极点频率P2B位于较高频率，主极点P1B的频率可以适当提高。提高主极点P1B的频率，可以减小补偿电容C1B的容值，还可以增大环路带宽，加快负载瞬态响应性能。
本发明的主极点P1B≈1/(R1B*gmNM4B*rdsNM4B*C1B)，利用米勒效应提升电容的补偿效果，所需的补偿电容C1B的容值要远远小于图1A传统方案的主极点P1A＝1/(ro1A*C2A)的补偿电容C2A的容值；同时，提高主极点P1B的频率也减小了补偿电容C1B的容值。
实施例二
一种无外部输出电容的LDO电路系统，由两个并联环路组成。
所述的第一环路，由输入级、第一缓冲级、第一功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成，在小输出电流下两个环路共同决定整个环路的稳定性。
所述的第二环路，由输入级、第二缓冲级、第二功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成，在中等电流以及大输出电流下第二环路决定整个环路的稳定性。
当存在输出功率不同的两个电源电压时，本实施例采用图2B所示的电路；将功率管NM8B和NM9B的漏端接较大功率的电源电压VINA，电路的其余部分接电源电压VIN。这种情况下环路的极点位置分布与图2A相同，在此不再重复分析。
实施例三
如图2C所示，一种无外部输出电容的LDO电路系统，由两个并联环路组成。
所述的第一环路，由输入级、第一缓冲级、第一功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成，在小输出电流下两个环路共同决定整个环路的稳定性。
所述的第二环路，由输入级、第二缓冲级、第二功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成，在中等电流以及大输出电流下第二环路决定整个环路的稳定性。
本实施例的输入级采用PMOS差分对，第一补偿网络的位置要更改到PMOS电流镜上这种情况下环路的零极点位置分布与图2A或图2B类似，故不再重复分析。
上面对本专利的较佳实施方式作了详细说明，但是本专利并不限于上述实施方式，在本领域的普通技术人员所具备的知识范围内，还可以在不脱离本专利宗旨的前提下作出各种变化。

Claims (3)

1.一种无外部输出电容的LDO电路系统，其特征在于，由两个并联环路组成，并联环路包括第一环路和第二环路；
所述的第一环路，由输入级、第一缓冲级、第一功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成，在小输出电流下两个环路共同决定整个环路的稳定性；
所述的第二环路，由输入级、第二缓冲级、第二功率管输出级、第一补偿网络、第二补偿网络、输出电容和外部负载电阻组成，在中等电流以及大输出电流下第二环路决定整个环路的稳定性；
所述的第一补偿网络，利用米勒效应，在输入级内部形成环路的主极点；
所述的第二补偿网络，在输入级的输出节点处，形成环路的超前滞后补偿，补偿零点在前，补偿极点在后；
所述的输出电容在输出端处，形成环路的次极点，形成次极点的电阻是与多并联环路输出电流相关的电阻并联；
所述第一缓冲级由第四电流源I4B、PMOS管PM5B和PM6B、NMOS管NM5B和NM6B、第二电流源I2B组成；
所述第四电流源I4B的一端接NMOS管NM5B的漏极，另一端接电源电压VIN；
所述PMOS管PM5B的栅极接第四电流源I4B和NMOS管NM5B漏极的连接点，漏极接PMOS管PM6B的源极，其源极接电源电压VIN；所述PMOS管PM6B的栅极接输入级的输出节点，漏极接第二电流源的一端，源极接PMOS管PM5B的漏极；所述NMOS管NM5B的栅极接偏置电压VBP、漏极接第四电流源和PMOS管PM5B栅极的连接点、源极接第二电流源的一端；所述NMOS管NM6B的栅极接NMOS管NM5B源极、PMOS管PM6B漏极和第二电流源一端的连接点、漏极接PMOS管PM5B漏极、源极接地；
所述第二电流源I2B的一端接NMOS管NM6B的栅极，另一端接地；
PMOS管PM5B漏极、PMOS管PM6B的源极、NMOS管NM6B的漏极，三者连接点形成第一缓冲级的输出节点；其中ro4B为该节点的输出电阻，CgsNM8B为NMOS管NM8B的栅源电容；
所述第一功率管输出级由NMOS管NM8B组成；NMOS管NM8B的栅极接第一缓冲级的输出节点，漏极接电源电压VIN，源极接输出VOUTB；
所述第二缓冲级由第五电流源I5B、第六电流源I6B、PMOS管PM7B、NMOS管NM7B、第三电流源I3B组成；
所述第五电流源I5B的一端接PMOS管PM7B的源极，另一端接电源电压VIN；
所述第六电流源I6B为可变电流源，它受到输出电流检测电压VSEN1的控制，它一端接PMOS管PM7B的源极，另一端接电源电压VIN；
所述PMOS管PM7B的栅极接输入级的输出节点，漏极接第三电流源I3B的一端，其源极接第五电流源的一端；所述NMOS管NM7B的栅极接第三电流源I3B的一端和PMOS管PM7B漏极的连接点，漏极接PMOS管PM7B的源极，源极接地；所述第三电流源I3B的一端接NMOS管NM7B的栅极，另一端接地；PMOS管PM7B的源极、NMOS管NM7B的漏极、第五电流源I5B的一端、第六电流源I6B的一端，四者连接点形成第二缓冲级的输出节点；
所述第二功率管输出级由NMOS管NM9B组成；NMOS管NM9B的栅极接第二缓冲级的输出节点，漏极接电源电压VIN，源极接输出VOUTB。
2.根据权利要求1所述一种无外部输出电容的LDO电路系统，其特征在于，随着负载电流的加大，零点极点对逐渐往高频移动，远离主极点，增加相位裕度。
3.根据权利要求1所述一种无外部输出电容的LDO电路系统，其特征在于，流过所述的第一缓冲级的电流源为固定电流源，流过所述的第二缓冲级的电流随负载电流的增大而逐渐增大。
CN202111535933.7A 2021-12-15 2021-12-15 一种无外部输出电容的ldo电路系统 Active CN114217660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111535933.7A CN114217660B (zh) 2021-12-15 2021-12-15 一种无外部输出电容的ldo电路系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111535933.7A CN114217660B (zh) 2021-12-15 2021-12-15 一种无外部输出电容的ldo电路系统

Publications (2)

Publication Number Publication Date
CN114217660A CN114217660A (zh) 2022-03-22
CN114217660B true CN114217660B (zh) 2023-11-10

Family

ID=80702422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111535933.7A Active CN114217660B (zh) 2021-12-15 2021-12-15 一种无外部输出电容的ldo电路系统

Country Status (1)

Country Link
CN (1) CN114217660B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494209A (zh) * 2002-10-31 2004-05-05 夏普株式会社 放大电路和具有该电路的电源装置
CN101140478A (zh) * 2007-09-04 2008-03-12 北京时代民芯科技有限公司 利用放大器内置补偿网络提高性能的低压差线性稳压器
CN201616035U (zh) * 2009-04-28 2010-10-27 Bcd半导体制造有限公司 一种增强型密勒补偿低压差线性稳压器
CN102830741A (zh) * 2012-09-03 2012-12-19 电子科技大学 双环路低压差线性稳压器
CN105652945A (zh) * 2016-04-01 2016-06-08 电子科技大学 一种低压差线性稳压器
CN105676932A (zh) * 2016-03-04 2016-06-15 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种基于自适应功率管技术的无片外电容ldo电路
CN105843318A (zh) * 2016-03-23 2016-08-10 深圳芯智汇科技有限公司 低压差线性稳压器电路
US9933801B1 (en) * 2016-11-22 2018-04-03 Qualcomm Incorporated Power device area saving by pairing different voltage rated power devices
US10141841B1 (en) * 2017-08-30 2018-11-27 Apple Inc. DC-DC converter with a dynamically adapting load-line
CN111190456A (zh) * 2020-01-14 2020-05-22 西安电子科技大学 一种高输入电压双环路稳定的线性稳压器
CN111240389A (zh) * 2020-01-21 2020-06-05 创领心律管理医疗器械（上海）有限公司 线性稳压器、稳压电源和植入式医疗设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135912B2 (en) * 2004-03-22 2006-11-14 Texas Instruments Incorporated Methods and systems for decoupling the stabilization of two loops
JP2006127225A (ja) * 2004-10-29 2006-05-18 Torex Device Co Ltd 電源回路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494209A (zh) * 2002-10-31 2004-05-05 夏普株式会社 放大电路和具有该电路的电源装置
CN101140478A (zh) * 2007-09-04 2008-03-12 北京时代民芯科技有限公司 利用放大器内置补偿网络提高性能的低压差线性稳压器
CN201616035U (zh) * 2009-04-28 2010-10-27 Bcd半导体制造有限公司 一种增强型密勒补偿低压差线性稳压器
CN102830741A (zh) * 2012-09-03 2012-12-19 电子科技大学 双环路低压差线性稳压器
CN105676932A (zh) * 2016-03-04 2016-06-15 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种基于自适应功率管技术的无片外电容ldo电路
CN105843318A (zh) * 2016-03-23 2016-08-10 深圳芯智汇科技有限公司 低压差线性稳压器电路
CN105652945A (zh) * 2016-04-01 2016-06-08 电子科技大学 一种低压差线性稳压器
US9933801B1 (en) * 2016-11-22 2018-04-03 Qualcomm Incorporated Power device area saving by pairing different voltage rated power devices
US10141841B1 (en) * 2017-08-30 2018-11-27 Apple Inc. DC-DC converter with a dynamically adapting load-line
CN111190456A (zh) * 2020-01-14 2020-05-22 西安电子科技大学 一种高输入电压双环路稳定的线性稳压器
CN111240389A (zh) * 2020-01-21 2020-06-05 创领心律管理医疗器械（上海）有限公司 线性稳压器、稳压电源和植入式医疗设备

Also Published As

Publication number Publication date
CN114217660A (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
US20180157283A1 (en) Low-Dropout Linear Regulator with Super Transconductance Structure
CN111176358B (zh) 一种低功耗低压差线性稳压器
CN113467559B (zh) 一种应用于ldo的自适应动态零点补偿电路
CN108052153A (zh) 新型cmos结构的ldo线性稳压器
US9069368B2 (en) Light load stability circuitry for LDO regulator
CN110399003B (zh) 一种相对负电源轨和相对正电源轨产生电路
CN114265460B (zh) 一种片内集成式频率补偿可调的低压差线性稳压器
CN114252684A (zh) 基于降压转换器的高速电流采样电路
CN114217660B (zh) 一种无外部输出电容的ldo电路系统
WO2021047475A1 (zh) 一种运算放大器
CN115903984B (zh) 一种自适应型超级源跟随电路及ldo稳压芯片
CN116185115A (zh) 一种ldo复合零点跟踪补偿电路
CN115993867A (zh) 一种可调输出电压的低功耗高压线性稳压器及其稳压方法
CN112859984B (zh) 一种高电源抑制比快速瞬态的线性稳压器电路
CN113126685B (zh) 一种噪声滤波电路及低压差线性稳压器
CN112947670B (zh) 一种可快速响应的ldo电路
CN114253340A (zh) 一种零点动态调整的频率补偿线性稳压电路
CN205405319U (zh) 一种改进型片上线性稳压器
CN219143338U (zh) 一种线性稳压器和片上系统
CN110244811B (zh) 无需外接输出电容的调压器
CN114895739B (zh) 一种ldo电路
CN116126078B (zh) 一种ldo的稳定性增强电路及方法、芯片系统
CN114840046B (zh) 一种基于电流密勒补偿的线性稳压器
CN115167603B (zh) 基于动态零点跟随补偿的环路高稳定ldo电路及方法
CN112527041B (zh) 一种低压差线性稳压器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240401

Address after: Room 37, Room 807, Building 2, No. 217 Wujiang Road, Shangcheng District, Hangzhou City, Zhejiang Province, 310016

Patentee after: Qingzhou Microelectronics (Hangzhou) Co.,Ltd.

Country or region after: China

Address before: 214135 e1-301, China Sensor Network International Innovation Park, 200 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province

Patentee before: Xinhe semiconductor technology (Wuxi) Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right