CN110399003B - 一种相对负电源轨和相对正电源轨产生电路 - Google Patents
一种相对负电源轨和相对正电源轨产生电路 Download PDFInfo
- Publication number
- CN110399003B CN110399003B CN201910704936.5A CN201910704936A CN110399003B CN 110399003 B CN110399003 B CN 110399003B CN 201910704936 A CN201910704936 A CN 201910704936A CN 110399003 B CN110399003 B CN 110399003B
- Authority
- CN
- China
- Prior art keywords
- power supply
- supply rail
- tube
- source
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
一种相对负电源轨和相对正电源轨产生电路,相对负电源轨产生电路中第一调整管的栅极连接第一齐纳管的阳极并通过第二电流源后连接绝对负电源轨,其源极输出相对负电源轨并通过第一电流源后连接电源电压;第一齐纳管的阴极连接电源电压;第一电流镜用于将第一调整管的漏端支路电流镜像到其源端支路。相对正电源轨产生电路中第二调整管的栅极连接第二齐纳管的阴极并通过第三电流源后连接电源电压,其源极输出相对正电源轨并通过第四电流源后连接绝对负电源轨;第一齐纳管的阳极连接绝对负电源轨;第二电流镜用于将第二调整管的漏端支路电流镜像到其源端支路。本发明结构简单、电路稳定性高,适合电源轨纹波大小要求不高的供电需求。
Description
技术领域
本发明属于电子电路技术领域,涉及一种相对电源轨产生电路,具体涉及一种相对负电源轨产生电路和相对正电源轨产生电路。
背景技术
在电子电路中,供电电路是一种重要的电路。一般的供电模块如LDO,是根据输入的基准按比例产生一个确定的电压值作为电源轨为后级电路供电,通过这种方式产生的电源轨的优点在于电压稳定,但是为了保证环路的稳定,在稳定性设计上存在较大的复杂性。当所需的电源轨对电源轨电压的波动要求不高时,采用LDO供电则会性能过剩。此外,LDO产生的供电电压一般为固定值,只能通过调整输入基准来调整输出电压,当需要产生一个随着总供电电压(VDD)变化的电源轨时(例如需要一个比VDD低5V的相对负电源轨),需要增加额外的模块才能实现功能。
发明内容
针对传统供电电路存在的高稳定性电路结构复杂,以及输出电压往往为固定值难以调整等不足之处,本发明提出一种相对电源轨产生电路,适用于对电源轨纹波大小要求不高的模块供电,结构简单;并具体提出了一种相对负电源轨产生电路和一种相对正电源轨产生电路,相对负电源轨产生电路能够产生一个相对于电源电压VDD低一定电压值的电源轨,作为相对于电源电压VDD的相对负电源轨RAIL_L,为以电源电压VDD及相对负电源轨RAIL_L作为电源轨且对电源轨纹波大小要求不高的模块供电;相对正电源轨产生电路能够产生一个相对于绝对负电源轨VEE高一定电压值的电源轨,作为相对于绝对负电源轨VEE的相对正电源轨RAIL_H,为以相对正电源轨RAIL_H及绝对负电源轨VEE作为电源轨且对电源轨纹波大小要求不高的模块供电。
本发明的技术方案为:
一种相对负电源轨产生电路,包括第一电流源、第二电流源、第一齐纳管、第一电流镜和第一调整管,所述第一调整管为PMOS管;所述第一调整管的栅极连接第一齐纳管的阳极并通过第二电流源后连接绝对负电源轨,其源极作为所述相对负电源轨产生电路的输出端并通过第一电流源后连接电源电压;第一齐纳管的阴极连接电源电压;所述第一电流镜用于将所述第一调整管的漏端支路电流镜像到所述第一调整管的源端支路。
具体的,所述第一调整管为大尺寸PMOS管,所述第一电流镜镜像比不低于5:1。
具体的,所述第一电流镜包括第一NMOS管和第二NMOS管,第二NMOS管的栅漏短接并连接所述第一调整管的漏极和第一NMOS管的栅极,其源极连接第一NMOS管的源极并连接绝对负电源轨;第一NMOS管的漏极连接所述第一调整管的源极。
一种相对正电源轨产生电路,包括第三电流源、第四电流源、第二齐纳管、第二电流镜和第二调整管,所述第二调整管为NMOS管;所述第二调整管的栅极连接第二齐纳管的阴极并通过第三电流源后连接电源电压,其源极作为所述相对正电源轨产生电路的输出端并通过第四电流源后连接绝对负电源轨;第一齐纳管的阳极连接绝对负电源轨;所述第二电流镜用于将所述第二调整管的漏端支路电流镜像到所述第二调整管的源端支路。
具体的,所述第二调整管为大尺寸NMOS管,所述第二电流镜镜像比不低于5:1。
具体的,所述第二电流镜包括第一PMOS管和第二PMOS管,第一PMOS管的栅漏短接并连接所述第二调整管的漏极和第二PMOS管的栅极,其源极连接第二PMOS管的源极并连接电源电压;第二PMOS管的漏极连接所述第二调整管的源极。
本发明的有益效果为:本发明能够产生相对于电源电压的相对负电源轨,和相对于绝对负电源轨的相对正电源轨,适用于为电源轨纹波大小要求不高的模块供电;结构简单,且电路中设置负反馈环路增大了电路稳定性。
附图说明
图1为本发明提出的一种相对负电源轨产生电路的结构示意图。
图2为本发明提出的一种相对正电源轨产生电路的结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的阐述。
如图1所示是本发明提出的相对负电源轨产生电路的结构图,包括第一电流源IB1、第二电流源IB2、第一齐纳管D1、第一电流镜和第一调整管MP,第一调整管MP为PMOS管;第一调整管MP的栅极连接第一齐纳管D1的阳极并通过第二电流源IB2后连接绝对负电源轨VEE,其源极作为相对负电源轨产生电路的输出端并通过第一电流源IB1后连接电源电压VDD;第一齐纳管D1的阴极连接电源电压VDD。第一电流镜用于将第一调整管MP的漏端支路电流镜像到第一调整管MP的源端支路,本实施例中给出第一电流镜的一种实现形式,如图1所示,第一电流镜包括第一NMOS管MN1和第二NMOS管MN2,第二NMOS管MN2的栅漏短接并连接第一调整管MP的漏极和第一NMOS管MN1的栅极,其源极连接第一NMOS管MN1的源极并连接绝对负电源轨VEE;第一NMOS管MN1的漏极连接第一调整管MP的源极。值得说明的是,虽然本实施例以这种结构的电流源为例进行说明,但其他同样能实现电流镜像作用的电流镜也适用于本发明的相对负电源轨产生电路,如cascode电流镜,低压cascode电流镜等。
下面详细说明本实施例中的相对负电源轨产生电路的工作原理:当模块上电后,第二电流源IB2对第一齐纳管D1阳极所在节点寄生电容向下充电,直到第一齐纳管D1击穿,此时第一调整管MP的栅极电压稳定为第一齐纳二极管D1的反向击穿电压。流过第一调整管MP的电流为第一电流源IB1的电流加上以相对负电源轨产生电路产生的相对负电源轨RAIL_L作为电源轨的模块所流入的电流,假设上电时没有模块向相对负电源轨产生电路输出相对负电源轨RAIL_L的端口流入电流,则由第一调整管MP的饱和区I-V公式可计算出第一调整管MP的栅源电压VGS大小,则相对负电源轨RAIL_L的电位VRAIL_L为:
其中μp为空穴迁移率,VDD为电源电压,VD1为第一齐纳二极管D1的稳压压降,VTH.P为第一调整管MP的阈值电压,第一电流源IB1为偏置电流,X1为第一电流镜的镜像比,本实施例中为第一NMOS管MN1与第二NMOS管MN2的尺寸比例,COX为单位栅极电容,SP为第一调整管MP的宽长比。可见通过本实施例的结构可以产生一个相对于电源电压VDD的电源轨,即相对负电源轨RAIL_L。当有模块的电流流入相对负电源轨RAIL_L端口时,相对负电源轨RAIL_L升高,使得第一调整管MP的栅源电压VGS增大,则流过第一调整管MP及第二NMOS管MN2的电流增大,则按照X1:1(即第一电流镜的镜像比)的比例,流过第一NMOS管MN1的电流增大,从而将相对负电源轨RAIL_L向下拉,以保证相对负电源轨电位VRAIL_L可以稳定在式(1)所确定的值上。
另外为了保证VRAIL_L的变化不会太大,一方面可以通过增大第一电流镜的镜像比即第一NMOS管MN1与第二NMOS管MN2的尺寸之比的方式,另一方面可以通过增大第一调整管MP的尺寸的方式,以削弱当电流变化时第一调整管MP的栅源电压VGS的变化,从而保证第一调整管MP的栅源电压VGS大小的稳定。如一些实施例中第一调整管MP采用大尺寸PMOS管,第一电流镜的镜像比设置为不低于5:1,即X1不低于5;电流镜镜像比越大工艺越复杂,根据工艺要求确定电流镜镜像比的上限值。
由图1可知,本实施例的相对负电源轨产生电路中存在一个负反馈环路,由第一调整管MP、第一NMOS管MN1和第二NMOS管MN2构成,其低频增益为
GDC=XgmprA (2)
其中X1为第一NMOS管MN1与第二NMOS管MN2的尺寸之比,rA为输出节点的节点电阻,gmp为第一调整管MP的跨导。考虑到输出节点A的负载电容远大于第一NMSO管MN1栅极节点的寄生电容,故主极点位于A节点,并远低于第一NMOS管MN1栅极节点的极点,主极点表达式为
其中CA为A节点的总电容。由于该该环路低频增益很低,故可以很容易保证负反馈环路的稳定性。当在输出节点出现扰动时,负反馈环路可以有效地保证环路稳定,从而增加了相对负电源轨产生电路的可靠性。
如图2所示是本发明提出的相对正电源轨产生电路的结构图,包括第三电流源IB3、第四电流源IB4、第二齐纳管D2、第二电流镜和第二调整管MN,第二调整管MN为NMOS管;第二调整管MN的栅极连接第二齐纳管D2的阴极并通过第三电流源IB3后连接电源电压VDD,其源极作为相对正电源轨产生电路的输出端并通过第四电流源IB4后连接绝对负电源轨VEE;第一齐纳管D1的阳极连接绝对负电源轨VEE。第二电流镜用于将第二调整管MN的漏端支路电流镜像到第二调整管MN的源端支路。本实施例中给出第二电流镜的一种实现形式,如图2所示,第二电流镜包括第一PMOS管MP1和第二PMOS管MP2,第一PMOS管MP1的栅漏短接并连接第二调整管MN的漏极和第二PMOS管MP2的栅极,其源极连接第二PMOS管MP2的源极并连接电源电压VDD;第二PMOS管MP2的漏极连接第二调整管MN的源极。同理,其他同样能实现电流镜像作用的电流镜也适用于本发明的相对正电源轨产生电路。
对于图2所示的相对正电源轨产生电路,其工作原理与图1所示的相对负电源轨产生电路相同,在电源轨的产生方式方面,相对高电源轨电平VRAIL_H的值等于第二齐纳管D2的击穿电压减去第二调整管MN的栅源电压,是相对于绝对负电源轨VEE而产生的一个相对正电源轨,空载情况下其表达式如下式所示
其中μN为电子迁移率,VEE为绝对负电源轨电压值,VD2为第二齐纳二极管D2的稳压压降,VTH.N为第二调整管MN的阈值电压,X2为第二电流源的镜像比即第二PMOS管MP2和第一PMOS管的尺寸比,SN为第二调整管MN的宽长比。
在瞬态调整方面,可以通过增大第二调整管MN的尺寸以及增大第二电流镜的镜像比即第二PMOS管MP2和第一PMOS管MP1的尺寸比X2来达到优化瞬态的目的,如一些实施例中第二调整管MN采用大尺寸NMOS管,第二电流镜的镜像比的镜像比设置为不低于5:1,即X2不低于5。在小信号方面,同样存在一个负反馈环路,由第二调整管MN、第二PMOS管MP2和第一PMOS管MP1构成,低频增益及极点情况与相对负电源轨相同。
综上,本发明提出的一种相对电源轨产生电路,基于简单的结构就能够产生一个相对于电源电压VDD的相对负电源轨RAIL_L,和一个相对于绝对负电源轨VEE的相对正电源轨RAIL_H,适用于为电源轨纹波大小要求不高的模块供电;同时电路中设置负反馈环路增大了电路稳定性。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合,这些变形和组合仍然在本发明的保护范围内。
Claims (6)
1.一种相对负电源轨产生电路,其特征在于,包括第一电流源、第二电流源、第一齐纳管、第一电流镜和第一调整管,所述第一调整管为PMOS管;所述第一调整管的栅极连接第一齐纳管的阳极并通过第二电流源后连接绝对负电源轨,其源极作为所述相对负电源轨产生电路的输出端并通过第一电流源后连接电源电压;第一齐纳管的阴极连接电源电压;所述第一电流镜用于将所述第一调整管的漏端支路电流镜像到所述第一调整管的源端支路,使得所述相对负电源轨产生电路输出的相对负电源轨电位稳定在其中VDD为电源电压的电压值,VD1为第一齐纳管的稳压压降,VTH.P为第一调整管的阈值电压,IB1为第一电流源的电流值,X1为第一电流镜的镜像比,μp为空穴迁移率,COX为单位栅极电容,SP为第一调整管的宽长比。
2.根据权利要求1所述的相对负电源轨产生电路,其特征在于,所述第一调整管为大尺寸PMOS管,所述第一电流镜镜像比不低于5:1。
3.根据权利要求1或2所述的相对负电源轨产生电路,其特征在于,所述第一电流镜包括第一NMOS管和第二NMOS管,第二NMOS管的栅漏短接并连接所述第一调整管的漏极和第一NMOS管的栅极,其源极连接第一NMOS管的源极并连接绝对负电源轨;第一NMOS管的漏极连接所述第一调整管的源极。
4.一种相对正电源轨产生电路,其特征在于,包括第三电流源、第四电流源、第二齐纳管、第二电流镜和第二调整管,所述第二调整管为NMOS管;所述第二调整管的栅极连接第二齐纳管的阴极并通过第三电流源后连接电源电压,其源极作为所述相对正电源轨产生电路的输出端并通过第四电流源后连接绝对负电源轨;第一齐纳管的阳极连接绝对负电源轨;所述第二电流镜用于将所述第二调整管的漏端支路电流镜像到所述第二调整管的源端支路,使得所述相对正电源轨产生电路输出的相对正电源轨电位稳定在其中VEE为绝对负电源轨的电压值,VD2为第二齐纳管的稳压压降,VTH.N为第二调整管的阈值电压,IB4为第四电流源的电流值,X2为第二电流镜的镜像比,μN为电子迁移率,COX为单位栅极电容,SN为第二调整管的宽长比。
5.根据权利要求4所述的相对正电源轨产生电路,其特征在于,所述第二调整管为大尺寸NMOS管,所述第二电流镜镜像比不低于5:1。
6.根据权利要求4或5所述的相对正电源轨产生电路,其特征在于,所述第二电流镜包括第一PMOS管和第二PMOS管,第一PMOS管的栅漏短接并连接所述第二调整管的漏极和第二PMOS管的栅极,其源极连接第二PMOS管的源极并连接电源电压;第二PMOS管的漏极连接所述第二调整管的源极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910704936.5A CN110399003B (zh) | 2019-07-31 | 2019-07-31 | 一种相对负电源轨和相对正电源轨产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910704936.5A CN110399003B (zh) | 2019-07-31 | 2019-07-31 | 一种相对负电源轨和相对正电源轨产生电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110399003A CN110399003A (zh) | 2019-11-01 |
CN110399003B true CN110399003B (zh) | 2020-06-26 |
Family
ID=68326995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910704936.5A Active CN110399003B (zh) | 2019-07-31 | 2019-07-31 | 一种相对负电源轨和相对正电源轨产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110399003B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112678029B (zh) * | 2021-03-18 | 2021-06-15 | 卡斯柯信号(北京)有限公司 | 一种全电子站间联系执行模块电路 |
CN115268543B (zh) * | 2022-06-27 | 2024-04-16 | 西安电子科技大学 | 一种互偏置双电压轨产生电路 |
CN116185118B (zh) * | 2023-04-21 | 2023-07-07 | 苏州锴威特半导体股份有限公司 | 一种相对电源的电压产生电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8830640B2 (en) * | 2012-06-21 | 2014-09-09 | Texas Instruments Deutschland Gmbh | Electrostatic discharge protection circuit |
CN108400578B (zh) * | 2017-02-08 | 2020-06-30 | 钜泉光电科技(上海)股份有限公司 | 一种高压esd保护电路 |
CN107894803A (zh) * | 2017-10-25 | 2018-04-10 | 丹阳恒芯电子有限公司 | 一种物联网中的偏置电压产生电路 |
CN108052154B (zh) * | 2018-02-05 | 2023-08-01 | 成都信息工程大学 | 一种无运放高阶低温漂带隙基准电路 |
CN108845175B (zh) * | 2018-05-02 | 2020-06-30 | 电子科技大学 | 一种工作在亚阈区的高精度电流检测电路 |
CN208188718U (zh) * | 2018-05-31 | 2018-12-04 | 福州大学 | 基于共源共栅电压翻转跟随器结构的快速响应ldo电路 |
-
2019
- 2019-07-31 CN CN201910704936.5A patent/CN110399003B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110399003A (zh) | 2019-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10591938B1 (en) | PMOS-output LDO with full spectrum PSR | |
CN112256081B (zh) | 一种带自适应电荷泵的低压差线性稳压器 | |
CN110399003B (zh) | 一种相对负电源轨和相对正电源轨产生电路 | |
WO2019119264A1 (zh) | 低压差线性稳压电路 | |
US10248145B2 (en) | Voltage regulator with drive voltage dependent on reference voltage | |
US9389620B2 (en) | Apparatus and method for a voltage regulator with improved output voltage regulated loop biasing | |
CN111176358B (zh) | 一种低功耗低压差线性稳压器 | |
CN113050750B (zh) | 一种能够实现宽输入范围和快速稳态的低压差线性稳压器 | |
CN210691138U (zh) | 线性稳压器电路 | |
Blakiewicz | Output-capacitorless low-dropout regulator using a cascoded flipped voltage follower | |
CN212183486U (zh) | 误差放大器、电路和电压调节器 | |
US20150263618A1 (en) | Voltage supply unit and method for operating the same | |
CN111338413A (zh) | 一种高电源抑制比的低压差线性稳压器 | |
CN112987841A (zh) | 一种新型线性稳压器 | |
US8779853B2 (en) | Amplifier with multiple zero-pole pairs | |
CN111857230B (zh) | 线性稳压器及电子设备 | |
CN116185115A (zh) | 一种ldo复合零点跟踪补偿电路 | |
CN101833346A (zh) | 一种精度和电源抑制比增强的低压差线性稳压器 | |
CN115993867A (zh) | 一种可调输出电压的低功耗高压线性稳压器及其稳压方法 | |
CN110262610B (zh) | 一种功率管的线性稳压器 | |
CN114253340A (zh) | 一种零点动态调整的频率补偿线性稳压电路 | |
CN110244811B (zh) | 无需外接输出电容的调压器 | |
CN113031694A (zh) | 一种低功耗的低压差线性稳压器及其控制电路 | |
CN116225135B (zh) | 一种低压差线性稳压器 | |
Du et al. | An ultra-low quiescent current CMOS low-dropout regulator with small output voltage variations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |