CN116185118B - 一种相对电源的电压产生电路 - Google Patents
一种相对电源的电压产生电路 Download PDFInfo
- Publication number
- CN116185118B CN116185118B CN202310431872.2A CN202310431872A CN116185118B CN 116185118 B CN116185118 B CN 116185118B CN 202310431872 A CN202310431872 A CN 202310431872A CN 116185118 B CN116185118 B CN 116185118B
- Authority
- CN
- China
- Prior art keywords
- voltage
- branch
- switching tube
- tube
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明涉及电压产生技术领域,公开了一种相对电源的电压产生电路,包括电源输入端VCC、驱动电路、负载支路、第一开关管和第二开关管,驱动电路包括中间电压输出端,驱动电路在电源输入端VCC的电压大于等于第一阈值电压时驱动第二开关管关断、驱动第一开关管导通,由于中间电压输出端向第一开关管的控制端提供的第一驱动电压与电源输入端VCC的电压具有固定的相对压差,因此第一开关管的输入端与电源输入端VCC的压差相同固定,将电源输入端与第二开关管的输入端的压差作为输出的电源电压时,本发明可以提供相对稳定的电源电压。
Description
技术领域
本发明涉及电压技术领域,具体涉及一种相对电源的电压产生电路。
背景技术
在集成电路的设计应用中,常通过电源电压产生电路来提供不同的内部电源电压,以此满足不同的负载需要。现有电源电压大多通过低压差线性稳压电路(LDO)来产生,其中低压差线性稳压电路的结构示意图如图1所示,包括运算放大器AMP、驱动管M1、由电阻R1和电阻R2组成的电压检测电路、补偿电容CL和补偿电阻RL。
图1所示的低压差线性稳压电路的工作原理如下:运算放大器AMP通过将电压检测电路输出的采样电压和基准电压VREF进行比较,并基于比较结果来控制输入到驱动管M1的栅极电压,从而能依据负载的变化来调整驱动管M1的电流能力,进而确保输出电压VDD稳定。
然而对于图1所示的低压差线性稳压电路,其实际使用时存在以下问题:
首先输出电压VDD是相对地的低电平电压,由于电压幅值较低,很难满足基于电源的电荷泵模块使用;
其次,整个电路包括运算放大器AMP、驱动管M1、电压检测电路和补偿电路组成,结构复杂;
最后需要大面积的补偿电容CL和补偿电阻RL对电路的稳定性进行补偿,导致电路面积较大,满足不了电路的集成化需求,经济化不佳。
发明内容
鉴于背景技术的不足,本发明是提供了一种相对电源的电压产生电路,所要解决的技术问题是现有低压差线性稳压电路的输出电压是相对地的低电平电压。
为解决以上技术问题,本发明提供了如下技术方案:一种相对电源的电压产生电路,包括电源输入端VCC、驱动电路、负载支路、第一开关管和第二开关管,所述驱动电路包括中间电压输出端;
所述驱动电路和负载支路一端分别与电源输入端VCC电连接,所述负载支路另一端分别与第一开关管的输入端和第二开关管的输入端电连接,所述第一开关管的输出端和第二开关管的输出端均接地,所述中间电压输出端与所述第一开关管的控制端电连接;
所述驱动电路在所述电源输入端VCC的电压大于等于第一阈值电压时,所述驱动电路向所述第二开关管的控制端输入驱动所述第二开关管关断的第一控制信号,所述中间电压输出端向所述第一开关管的控制端提供第一驱动电压使所述第一开关管导通,所述第一驱动电压与所述电源输入端VCC的电压具有固定的相对压差;
所述驱动电路在所述电源输入端VCC的电压小于第一阈值电压时,所述驱动电路向所述第二开关管的控制端输入驱动所述第二开关管导通的第二控制信号,所述第二开关管导通时将所述第一开关管的输入端的电压拉低使所述第一开关管关断。
在某种实施方式中,所述第一开关管为PMOS管M5,所述第二开关管为NMOS管M8,所述PMOS管M5的源极和NMOS管M8的漏极分别与所述负载支路另一端电连接,所述PMOS管M5的漏极和NMOS管M8的源极均接地,所述PMOS管M5的栅极与所述中间电压输出端电连接,所述NMOS管M8的栅极与所述驱动电路电连接。
在某种实施方式中,所述负载支路包括负载电阻R3,所述负载电阻R3一端与所述电源输入端VCC电连接,所述负载电阻R3另一端分别与第一开关管的输入端和第二开关管的输入端电连接。
在某种实施方式中,本发明还包括钳压电路,所述钳压电路分别与所述电源输入端VCC和第二开关管的输入端电连接,被配置与将所述电源输入端VCC与第二开关管的输入端之间的压差钳位至第二阈值电压以内。
在某种实施方式中,所述钳压电路包括稳压二极管D2、电阻R2和三极管Q3,所述稳压二极管D2的负极和三极管Q3的集电极分别与所述电源输入端VCC电连接,所述稳压二极管D2的正极分别与电阻R2一端和三极管Q3的基极电连接,所述电阻R2另一端和三极管Q3的发射极分别与第二开关管的输入端电连接。
在某种实施方式中,所述驱动电路包括第一电流镜单元、第二电流镜单元、第三电流镜单元、电阻支路、稳压支路和第三开关管;所述第一电流镜单元包括第一主支路和第一从支路,所述第一从支路用于镜像流过所述第一主支路的电流;所述第二电流镜单元包括第二主支路、第二从支路和第三从支路,所述第二从支路和第三从支路分别镜像流过所述第二主支路的电流;所述第三电流镜单元包括第四主支路和第四从支路,所述第四从支路用于镜像流过所述第四主支路的电流;
所述第一主支路的输出端分别与电阻支路一端和稳压支路一端电连接,所述电阻支路另一端和稳压支路另一端分别与第二从支路的输入端电连接,所述第二从支路的输入端为所述中间电压输出端;所述第一从支路的输出端与第三开关管的输入端电连接,所述第三开关管的输出端与所述第三从支路的输入端电连接,所述第四主支路的输入端分别与所述第二开关管的控制端和第三开关管的控制端电连接,所述第四从支路的输入端与所述第三开关管的输入端电连接。
在某种实施方式中,所述第一从支路的输出端通过第四开关管与所述第三开关管的输入端电连接,所述第四开关管的控制端被配置于输入基准电压V1。
在某种实施方式中,所述第三开关管为NMOS管M3,所述第四开关管为PMOS管M4,所述PMOS管M4的源极与第一从支路的输出端电连接,所述PMOS管M4的漏极与所述NMOS管M3的漏极电连接,所述NMOS管M3的源极与第三从支路的输入端电连接,所述NMOS管M3的栅极与第四主支路的输入端电连接。
在某种实施方式中,所述电阻支路包括至少一个第二负载电阻,当所述电阻支路包括至少两个第二负载电阻时,所有第二负载电阻依次串联;所述稳压支路包括至少一个第二稳压二极管,当所述稳压支路包括至少两个第二稳压二极管时,所有第二稳压二极管依次串联。
在某种实施方式中,所述第一主支路包括三极管Q1,所述第一从支路包括三极管Q2,所述第二主支路包括NMOS管M0,所述第二从支路包括NMOS管M1,所述第三从支路包括NMOS管M2,所述第四主支路包括NMOS管M7,所述第四从支路包括NMOS管M6;
所述三极管Q1的发射极和三极管Q2的发射极分别与电源输入端VCC电连接,所述三极管Q1的基极分别与三极管Q2的基极、三极管Q1的集电极、电阻支路一端和稳压支路一端电连接,所述三极管Q2的集电极与PMOS管M4的源极电连接;
所述电阻支路另一端和稳压支路另一端分别与NMOS管M1的漏极电连接,所述NMOS管M0的漏极分别与NMOS管M0的栅极、NMOS管M1的栅极和NMOS管M2的栅极电连接,被配置于输入第一基准电流,所述NMOS管M0的源极、NMOS管M1的源极和NMOS管M2的源极均接地,所述NMOS管M3的源极与NMOS管M2的漏极电连接;
所述NMOS管M7的漏极分别与第二开关管的控制端和NMOS管M3的栅极电连接,被配置于输入第二基准电流,所述NMOS管M7的栅极分别与NMOS管M6的栅极、NMOS管M6的漏极和NMOS管M3的漏极电连接,所述NMOS管M6的源极和NMOS管M7的源极均接地。
本发明与现有技术相比所具有的有益效果是:首先本发明是将电源输入端VCC的电压与第二开关管的输入端的电压的压差作为输出的电源电压;
当电源输入端VCC的电压大于第一阈值电压时,第一开关管导通、第二开关管关断,由于第一开关管的输入端与第二开关管的输入端电连接,当驱动电路的中间电压输出端向第一开关管的控制端提供的中间电压与电源输入端VCC的电压的压差相对固定时,第一开关管的输入端的电压与电源输入端VCC的电压同样相对固定,因此电源输入端VCC的电压与第二开关管的输入端的电压差固定,即本发明可以在电源输入端VCC的电压大于第一阈值电压时能提供相对电源输入端VCC的电压稳定的电源电压;
当电源输入端VCC的电压小于第一阈值电压时,第二开关管导通,第二开关管将第一开关管的输入端的电压拉低使第一开关管关断,由于第二开关管的输出端接地,此时电源输入端VCC的电压与第二开关管的输入端的电压差为输入到电源输入端VCC的电压,因此本发明可以在电源输入端VCC的电压小于第一阈值电压时能提供与电源输入端VCC相同的电源电压;
结合以上内容,本发明能提供相对输入到电源输入端VCC的电压稳定的电源电压。
附图说明
图1为低压差线性稳压电路的示意图;
图2为本发明的第一种结构示意图;
图3为本发明的第二种结构示意图;
图4为本发明的驱动电路的第一种结构示意图;
图5为本发明的驱动电路的第二种结构示意图;
图6为本发明的一种实施电路图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图,仅以示意方式说明本发明的基本结构,因此其仅显示与本发明有关的构成。
如图1所示,现有低压差线性稳压电路包括运算放大器AMP、驱动管M1、由电阻R1和电阻R2组成的电压检测电路、补偿电容CL和补偿电阻RL,其中运算放大器AMP通过将电压检测电路输出的采样电压和基准电压VREF进行比较,并基于比较结果来控制输入到驱动管M1的栅极电压,从而能依据负载的变化来调整驱动管M1的电流能力,进而确保输出电压VDD稳定。而在实际使用时,图1所示的电路的输出电压VDD是一种相对地的电平电压,不能满足一些电荷泵模块的电源使用需求。
如图2所示,本发明提供了一种相对电源的电压产生电路,该电路的输出电压是相对输入到电源输入端VCC的电压确定的,不是相对地的低电平电压。其中该电路包括电源输入端VCC、驱动电路1、负载支路4、第一开关管2和第二开关管3,驱动电路1包括中间电压输出端;
驱动电路1和负载支路4一端分别与电源输入端VCC电连接,负载支路4另一端分别与第一开关管2的输入端和第二开关管3的输入端电连接,第一开关管2的输出端和第二开关管3的输出端均接地,中间电压输出端与第一开关管2的控制端电连接;
驱动电路1在电源输入端VCC的电压大于等于第一阈值电压时,驱动电路1向第二开关管3的控制端输入驱动第二开关管3关断的第一控制信号,中间电压输出端向第一开关管2的控制端提供第一驱动电压使第一开关管2导通,第一驱动电压与电源输入端VCC的电压具有固定的相对压差;
驱动电路1在电源输入端VCC的电压小于第一阈值电压时,驱动电路1向第二开关管3的控制端输入驱动第二开关管3导通的第二控制信号,第二开关管3导通时将第一开关管2的输入端的电压拉低使第一开关管2关断。
现在对本发明的电压产生电路输出的电源电压大小进行说明:
首先需要了解的是本发明是将电源输入端VCC的电压与第二开关管3的输入端的电压的压差作为输出的电源电压;
当电源输入端VCC的电压大于第一阈值电压时,第一开关管2导通、第二开关管3关断,由于第一开关管2的输入端与第二开关管3的输入端电连接,且第一开关管2导通时其输入端与控制端存在固定压降,将该压降作为Vgs,当驱动电路1的中间电压输出端向第一开关管2的控制端提供的中间电压与电源输入端VCC的电压的压差相对固定时,第一开关管2的输入端的电压与电源输入端VCC的电压同样相对固定,因此电源输入端VCC的电压与第二开关管3的输入端的电压差固定,即本发明可以在电源输入端VCC的电压大于第一阈值电压时能提供相对电源输入端VCC的电压稳定的电源电压;
当电源输入端VCC的电压小于第一阈值电压时,第二开关管3导通,第二开关管3将第一开关管2的输入端的电压拉低使第一开关管2关断,由于第二开关管3的输出端接地,此时电源输入端VCC的电压与第二开关管3的输入端的电压差为VCC,因此本发明可以在电源输入端VCC的电压小于第一阈值电压时能提供与电源输入端VCC相同的输出电压,综上,本发明能提供相对输入到电源输入端VCC的电压稳定的电源电压。
在实际使用时,当电源输入端VCC输入大于第一阈值电压的电压时,如果本发明连接的负载从重载变为轻载即负载电流突变时,电源输入端VCC与第二开关管3的输入端的压差会变大,此时本发明输出的电源电压会变大,为了保证电源电压的稳定,如图3所示,本发明还包括钳压电路5,钳压电路5分别与电源输入端VCC和第二开关管3的输入端电连接,被配置与将电源输入端VCC与第二开关管3的输入端之间的压差钳位至第二阈值电压以内。
现在对本发明的驱动电路1的结构进行说明,如图3所示,驱动电路1包括第一电流镜单元10、第二电流镜单元11、第三电流镜单元12、电阻支路13、稳压支路14和第三开关管15;第一电流镜单元10包括第一主支路100和第一从支路101,第一从支路101用于镜像流过第一主支路100的电流;第二电流镜单元11包括第二主支路110、第二从支路111和第三从支路112,第二从支路111和第三从支路112分别镜像流过第二主支路110的电流;第三电流镜单元12包括第四主支路120和第四从支路121,第四从支路121用于镜像流过第四主支路120的电流;
第一主支路100的输出端分别与电阻支路13一端和稳压支路14一端电连接,电阻支路13另一端和稳压支路14另一端分别与第二从支路111的输入端电连接,第二从支路111的输入端为中间电压输出端;第一从支路101的输出端与第三开关管15的输入端电连接,第三开关管15的输出端与第三从支路112的输入端电连接,第四主支路120的输入端分别与第二开关管3的控制端和第三开关管15的控制端电连接,第四从支路121的输入端与第三开关管15的输入端电连接。
为了便于控制第一从支路101与第三开关管15的通断,如图5所示,第一从支路101的输出端通过第四开关管16与第三开关管15的输入端电连接,第四开关管16的控制端被配置于输入基准电压V1,基准电压V1用于控制第四开关管16的通断。
本实施例中,稳压支路14具有稳压压降,将该稳压压降作为VD1;第一主支路100和第一从支路101组成了1:1的第一电流镜单元10;第二主支路110、第二从支路111和第三从支路112组成了1:5:1的第二电流镜单元11,第四主支路120和第四从支路组成了1:1的第三电流镜单元12;电流源I1向第二主支路110提供第一基准电流,第一基准电流的大小为i1;电流源I2向第四主支路120提供第二基准电流,第二基准电流的大小为i2,让i2与i1相同;
在实际使用时,通过设置第一阈值电压的大小,使输入到电源输入端VCC的电压大于第一阈值电压时,稳压支路14导通,使输入到电源输入端VCC的电压小于第一阈值电压时,稳压支路14不导通;
将输入到电源输入端VCC的电压大小作为Vcc,当输入到电源输入端VCC的电压大于第一阈值电压时,此时第二从支路111的输入端的电压即中间电压输出端的电压VA=Vcc-VD1-VBE,VBE为第一主支路100的压降;由于流过第二主支路110的电流为i1,此时流过第二从支路111的电流为5i1,在第一从支路101的镜像作用下,流过第一从支路101的电流为5i1,由于流过第三从支路112的电流为i1,因此流过第四从支路121的电流为4i1,此时第四主支路120的输入端的电位维持为0V,第二开关管3和第三开关管15关断,电源输入端VCC的电压经过负载支路4输入到第一开关管2的输入端,第一开关管2导通,在第三开关管15关断后,流过第四从支路121的电流为5i1,继续使第四主支路120的输入端的电位维持为0V;将第一开关管2的导通压降作为Vgs,此时第一开关管2的输入端的电压为Vcc-VD1-VBE+Vgs,电源输入端VCC与第一开关管2的输入端的电压差为VD1+VBE-Vgs,由于VD1、VBE和Vgs均为固定值,因此在输入到电源输入端VCC的电压大于第一阈值电压时,本发明提供的电源电压与输入到电源输入端VCC的电压保持相对固定。
当输入到电源输入端VCC的电压小于第一阈值电压时,稳压支路14不导通,第二从支路111经过电阻支路13与第一主支路100连通,通过设置电阻支路13的电阻大小,使流过第一主支路100的最大电流为i1/2,在经过第一从支路101的镜像作用后,流过第三从支路112的电流最大为i1/2,此时第四从支路121中没有电流流过,第四主支路120的输入端被拉高为高电平,进而使第二开关管3导通,由于第二开关管3的输出端接地,此时电源输入端VCC的电压与第二开关管3的输入端的电压差为Vcc。
具体地,本发明的一种实施电路图如图6所示,其中第一开关管2为PMOS管M5,第二开关管3为NMOS管M8;第三开关管15为NMOS管M3,第四开关管16为PMOS管M4;第一主支路100包括三极管Q1,第一从支路101包括三极管Q2,第二主支路110包括NMOS管M0,第二从支路111包括NMOS管M1,第三从支路112包括NMOS管M2,第四主支路120包括NMOS管M7,第四从支路121包括NMOS管M6;负载支路4包括负载电阻R3,电阻支路13包括第二负载电阻R1,稳压支路14包括第二稳压二极管D1;本发明输出的电源电压为电源输入端VCC与中间端Vmid的压差;
负载电阻R2一端与电源输入端VCC电连接,PMOS管M5的源极和NMOS管M8的漏极分别与负载电阻R2另一端电连接,PMOS管M5的漏极和NMOS管M8的源极均接地,PMOS管M5的栅极与中间电压输出端(为NMOS管M1的漏极)电连接,NMOS管M8的栅极与NMOS管M7的漏极电连接;
PMOS管M4的源极与第一从支路的输出端电连接,PMOS管M4的漏极与NMOS管M3的漏极电连接,NMOS管M3的源极与第三从支路的输入端电连接,NMOS管M3的栅极与第四主支路的输入端电连接;
三极管Q1的发射极和三极管Q2的发射极分别与电源输入端VCC电连接,三极管Q1的基极分别与三极管Q2的基极、三极管Q1的集电极、第二负载电阻R1一端和第二稳压二极管D1的负极电连接,三极管Q2的集电极与PMOS管M4的源极电连接,PMOS管M4的漏极与NMOS管M3的漏极电连接,NMOS管M3的源极与NMOS管M2的漏极电连接;
第二负载电阻R1另一端和第二稳压二极管D1的正极分别与NMOS管M1的漏极电连接,NMOS管M0的漏极分别与NMOS管M0的栅极、NMOS管M1的栅极和NMOS管M2的栅极电连接,被配置于输入第一基准电流,NMOS管M0的源极、NMOS管M1的源极和NMOS管M2的源极均接地;
NMOS管M7的漏极分别与NMOS管M8的栅极和NMOS管M3的栅极电连接,被配置于输入第二基准电流,NMOS管M7的栅极分别与NMOS管M6的栅极和NMOS管M3的漏极电连接,NMOS管M6的源极和NMOS管M7的源极均接地。
在实际使用时,在输入到电源输入端VCC的电压大于第一阈值电压时,中间电压输出端的电压依据第二稳压二极管D1的稳压值和三极管Q1的基极发射极电压决定;示例性的,可以设置第一阈值电压为6.4V,第二稳压二极管D1的稳压值为5.7V,三极管Q1的基极发射极电压为0.7V,当输入到电源输入端VCC的电压大于6.4V时,NMOS管M1的漏极电压为Vcc-5.7-0.7V,假设PMOS管M5的导通压降为0.9V,此时PMOS管M5的源极电压为Vcc-5.7-0.7+0.9V,电源输入端VCC与NMOS管M8的漏极之间的压差为Vcc-(Vcc-5.7-0.7+0.9)=5.5V,因此此种情况下,在电源输入端VCC输入的电压大于6.4V时,本发明输出5.5V的电源电压;
在输入到电源输入端VCC的电压小于6.4V时,第二稳压二极管D1不导通,NMOS管M8导通,PMOS管M5不导通,因此本发明输出的电源电压大小为Vcc。
在实际使用时,可以基于稳压支路14的稳压值大小来选择第二稳压二极管D1的稳压规格,或者设置稳压支路14中的第二稳压二极管D1的数量,当稳压支路14中的第二稳压二极管D1的数量大于一个时,所有第二稳压二极管D1依次串联,首端的第二稳压二极管D1的负极与三极管Q1的集电极电连接,末端的第二稳压二极管D1的正极与NMOS管M1的漏极电连接;同样的,可以依据电阻支路13的限流需求来选择第二负载电阻R1的阻值大小,或者设置电阻支路13中的第二负载电阻R1的数量,当负载支路13中的第二负载电阻R1的数量大于1时,所有第二负载电阻R1依次串联,首端的第二负载电阻R1与三极管Q1的集电极电连接,末端的第二负载电阻R1与NMOS管M1的漏极电连接。
在图6中,钳压电路5包括稳压二极管D2、电阻R2和三极管Q3,稳压二极管D2的负极和三极管Q3的集电极分别与电源输入端VCC电连接,稳压二极管D2的正极分别与电阻R2一端和三极管Q3的基极电连接,电阻R2另一端和三极管Q3的发射极分别与第二开关管的输入端电连接。
在实际使用时,当负载电流变小使电源输入端VCC与中间端Vmid的压差逐渐增大时,稳压二极管D2开启,经过稳压二极管D2和电阻R2产生上升电流,从而拉高中间端Vmid的电位,从而抑制电源输入端VCC与中间端Vmid的压差继续变高,当电源输入端VCC与中间端Vmid的压差继续增大使三极管Q3开启时,三极管Q3产生一个上拉电流对中间端Vmid的电位钳位,从而确保电源输入端VCC与中间端Vmid的压差不会继续增大。其中第二阈值电压依据稳压二极管D2的稳压值和三极管Q3的基极和发射极压降决定,示例性的第二阈值电压为6.3V。
结合上述内容,当电源输入端VCC的电压大于第一阈值电压时,第一开关管2导通、第二开关管3关断,由于第一开关管2的输入端与第二开关管3的输入端电连接,当驱动电路1的中间电压输出端向第一开关管2的控制端提供的中间电压与电源输入端VCC的电压的压差相对固定时,第一开关管2的输入端的电压与电源输入端VCC的电压同样相对固定,因此电源输入端VCC的电压与第二开关管3的输入端的电压差固定,即本发明可以在电源输入端VCC的电压大于第一阈值电压时能提供相对电源输入端VCC的电压稳定的电源电压;
当电源输入端VCC的电压小于第一阈值电压时,第二开关管3导通,第二开关管3将第一开关管2的输入端的电压拉低使第一开关管2关断,由于第二开关管3的输出端接地,此时电源输入端VCC的电压与第二开关管3的输入端的电压差为输入到电源输入端VCC的电压,因此本发明可以在电源输入端VCC的电压小于第一阈值电压时能提供与电源输入端VCC相同的电源电压。
因此,本发明能提供相对输入到电源输入端的电压稳定的电源电压。
上述依据本发明为启示,通过上述的说明内容,相关工作人员完全可以在不偏离本项发明技术思想的范围内,进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容,必须要根据权利要求范围来确定其技术性范。
Claims (10)
1.一种相对电源的电压产生电路,其特征在于,包括电源输入端VCC、驱动电路、负载支路、第一开关管和第二开关管,所述驱动电路包括中间电压输出端;
所述驱动电路和负载支路一端分别与电源输入端VCC电连接,所述负载支路另一端分别与第一开关管的输入端和第二开关管的输入端电连接,所述第一开关管的输出端和第二开关管的输出端均接地,所述中间电压输出端与所述第一开关管的控制端电连接;
所述驱动电路在所述电源输入端VCC的电压大于等于第一阈值电压时,所述驱动电路向所述第二开关管的控制端输入驱动所述第二开关管关断的第一控制信号,所述中间电压输出端向所述第一开关管的控制端提供第一驱动电压使所述第一开关管导通,所述第一驱动电压与所述电源输入端VCC的电压的压差固定;
所述驱动电路在所述电源输入端VCC的电压小于第一阈值电压时,所述驱动电路向所述第二开关管的控制端输入驱动所述第二开关管导通的第二控制信号,所述第二开关管导通时将所述第一开关管的输入端的电压拉低使所述第一开关管关断。
2.根据权利要求1所述的一种相对电源的电压产生电路,其特征在于,所述第一开关管为PMOS管M5,所述第二开关管为NMOS管M8,所述PMOS管M5的源极和NMOS管M8的漏极分别与所述负载支路另一端电连接,所述PMOS管M5的漏极和NMOS管M8的源极均接地,所述PMOS管M5的栅极与所述中间电压输出端电连接,所述NMOS管M8的栅极与所述驱动电路电连接。
3.根据权利要求1所述的一种相对电源的电压产生电路,其特征在于,所述负载支路包括负载电阻R3,所述负载电阻R3一端与所述电源输入端VCC电连接,所述负载电阻R3另一端分别与第一开关管的输入端和第二开关管的输入端电连接。
4.根据权利要求1所述的一种相对电源的电压产生电路,其特征在于,还包括钳压电路,所述钳压电路分别与所述电源输入端VCC和第二开关管的输入端电连接,被配置与将所述电源输入端VCC与第二开关管的输入端之间的压差钳位至第二阈值电压以内。
5.根据权利要求4所述的一种相对电源的电压产生电路,其特征在于,所述钳压电路包括稳压二极管D2、电阻R2和三极管Q3,所述稳压二极管D2的负极和三极管Q3的集电极分别与所述电源输入端VCC电连接,所述稳压二极管D2的正极分别与电阻R2一端和三极管Q3的基极电连接,所述电阻R2另一端和三极管Q3的发射极分别与第二开关管的输入端电连接。
6.根据权利要求1-5任一项所述的一种相对电源的电压产生电路,其特征在于,所述驱动电路包括第一电流镜单元、第二电流镜单元、第三电流镜单元、电阻支路、稳压支路和第三开关管;所述第一电流镜单元包括第一主支路和第一从支路,所述第一从支路用于镜像流过所述第一主支路的电流;所述第二电流镜单元包括第二主支路、第二从支路和第三从支路,所述第二从支路和第三从支路分别镜像流过所述第二主支路的电流;所述第三电流镜单元包括第四主支路和第四从支路,所述第四从支路用于镜像流过所述第四主支路的电流;
所述第一主支路的输出端分别与电阻支路一端和稳压支路一端电连接,所述电阻支路另一端和稳压支路另一端分别与第二从支路的输入端电连接,所述第二从支路的输入端为所述中间电压输出端;所述第一从支路的输出端与第三开关管的输入端电连接,所述第三开关管的输出端与所述第三从支路的输入端电连接,所述第四主支路的输入端分别与所述第二开关管的控制端和第三开关管的控制端电连接,所述第四从支路的输入端与所述第三开关管的输入端电连接。
7. 根据权利要求6所述的一种相对电源的电压产生电路,其特征在于, 所述第一从支路的输出端通过第四开关管与所述第三开关管的输入端电连接,所述第四开关管的控制端被配置于输入基准电压V1。
8.根据权利要求7所述的一种相对电源的电压产生电路,其特征在于,所述第三开关管为NMOS管M3,所述第四开关管为PMOS管M4,所述PMOS管M4的源极与第一从支路的输出端电连接,所述PMOS管M4的漏极与所述NMOS管M3的漏极电连接,所述NMOS管M3的源极与第三从支路的输入端电连接,所述NMOS管M3的栅极与第四主支路的输入端电连接。
9.根据权利要求8所述的一种相对电源的电压产生电路,其特征在于,所述电阻支路包括至少一个第二负载电阻,当所述电阻支路包括至少两个第二负载电阻时,所有第二负载电阻依次串联;所述稳压支路包括至少一个第二稳压二极管,当所述稳压支路包括至少两个第二稳压二极管时,所有第二稳压二极管依次串联。
10.根据权利要求9所述的一种相对电源的电压产生电路,其特征在于,所述第一主支路包括三极管Q1,所述第一从支路包括三极管Q2,所述第二主支路包括NMOS管M0,所述第二从支路包括NMOS管M1,所述第三从支路包括NMOS管M2,所述第四主支路包括NMOS管M7,所述第四从支路包括NMOS管M6;
所述三极管Q1的发射极和三极管Q2的发射极分别与电源输入端VCC电连接,所述三极管Q1的基极分别与三极管Q2的基极、三极管Q1的集电极、电阻支路一端和稳压支路一端电连接,所述三极管Q2的集电极与PMOS管M4的源极电连接;
所述电阻支路另一端和稳压支路另一端分别与NMOS管M1的漏极电连接,所述NMOS管M0的漏极分别与NMOS管M0的栅极、NMOS管M1的栅极和NMOS管M2的栅极电连接,被配置于输入第一基准电流,所述NMOS管M0的源极、NMOS管M1的源极和NMOS管M2的源极均接地,所述NMOS管M3的源极与NMOS管M2的漏极电连接;
所述NMOS管M7的漏极分别与第二开关管的控制端和NMOS管M3的栅极电连接,被配置于输入第二基准电流,所述NMOS管M7的栅极分别与NMOS管M6的栅极、NMOS管M6的漏极和NMOS管M3的漏极电连接,所述NMOS管M6的源极和NMOS管M7的源极均接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310431872.2A CN116185118B (zh) | 2023-04-21 | 2023-04-21 | 一种相对电源的电压产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310431872.2A CN116185118B (zh) | 2023-04-21 | 2023-04-21 | 一种相对电源的电压产生电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116185118A CN116185118A (zh) | 2023-05-30 |
CN116185118B true CN116185118B (zh) | 2023-07-07 |
Family
ID=86449192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310431872.2A Active CN116185118B (zh) | 2023-04-21 | 2023-04-21 | 一种相对电源的电压产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116185118B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015050648A (ja) * | 2013-09-02 | 2015-03-16 | 旭化成エレクトロニクス株式会社 | 逆流防止スイッチ及び電源装置 |
JP6721231B2 (ja) * | 2016-03-25 | 2020-07-08 | 新日本無線株式会社 | 電源回路 |
CN110399003B (zh) * | 2019-07-31 | 2020-06-26 | 电子科技大学 | 一种相对负电源轨和相对正电源轨产生电路 |
CN113721698B (zh) * | 2021-09-22 | 2022-05-31 | 苏州锴威特半导体股份有限公司 | 一种相对电源的高压稳压电路 |
-
2023
- 2023-04-21 CN CN202310431872.2A patent/CN116185118B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN116185118A (zh) | 2023-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112039507B (zh) | 一种高精度上电复位和低功耗掉电复位电路 | |
JP5353548B2 (ja) | バンドギャップレファレンス回路 | |
CN113703513B (zh) | 防倒灌保护模块、低压差线性稳压器、芯片及供电系统 | |
US11644855B2 (en) | Voltage regulator | |
CN109656299B (zh) | Ldo电路 | |
CN113342111B (zh) | 一种应用于低功耗ldo的快速响应电路 | |
CN111900964A (zh) | 一种有精准阈值点的上电复位和掉电复位电路 | |
CN111813169B (zh) | 改善电源抑制比的电源电压钳制 | |
CN112099559B (zh) | 一种内部电源产生电路 | |
CN116185118B (zh) | 一种相对电源的电压产生电路 | |
CN111679710B (zh) | 压差检测电路及低压差线性稳压器 | |
US9774321B1 (en) | One-direction conduction devices | |
CN115528787B (zh) | 一种控制环路加速电路 | |
CN115079762B (zh) | 低压差线性稳压器电路 | |
CN107979285B (zh) | 一种电源转换电路 | |
CN115756081A (zh) | 一种基于电流反馈的稳压电路 | |
CN112835407B (zh) | 基于单电源的多电压域产生电路 | |
CN114784927A (zh) | 一种用于节约芯片版图面积的供电电路 | |
CN114942346A (zh) | 供应电压检测电路与使用其的电路系统 | |
CN113253792A (zh) | 一种控制ldo压降状态静态功耗的电路 | |
CN114764125A (zh) | 低压差线性稳压器的测试装置 | |
CN111077937A (zh) | 一种适用于电池管理系统的单片机电源电路 | |
CN117277514B (zh) | 一种减小输出电压波动的供电电路 | |
US20240186322A1 (en) | Driving circuit having a negative voltage isolation circuit | |
CN116260107B (zh) | buck电路和DC-DC芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |