CN208188718U - 基于共源共栅电压翻转跟随器结构的快速响应ldo电路 - Google Patents
基于共源共栅电压翻转跟随器结构的快速响应ldo电路 Download PDFInfo
- Publication number
- CN208188718U CN208188718U CN201820827210.1U CN201820827210U CN208188718U CN 208188718 U CN208188718 U CN 208188718U CN 201820827210 U CN201820827210 U CN 201820827210U CN 208188718 U CN208188718 U CN 208188718U
- Authority
- CN
- China
- Prior art keywords
- oxide
- metal
- semiconductor
- control terminal
- quick response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型涉及一种基于共源共栅电压翻转跟随器结构的快速响应LDO电路。在常规共源共栅电压翻转跟随器结构的基础上通过加入跨导电流增强型电路，静态电流支路以及快速响应环路，在同等功耗的情况下，有效提高了LDO的瞬态响应速度，输入电压在1.8V‑3.3V间变化，输出电压稳定在1.6V，负载电容在采样周期内变化，系统的负载瞬态响应时间仅仅为177ns左右，并且系统的静态电流为104.1uA，拥有0mA‑1mA的带负载能力。本实用新型的LDO有效的提高了LDO的瞬态响应速度，满足Sigma‑delta调制器的性能要求，通过性能仿真证实了其性能的可靠，在音频Sigma‑delta调制器有着巨大的应用空间。
Description
技术领域
本实用新型用于音频Sigma-delta调制器中，具体涉及一种基于共源共栅电压翻转跟随器结构的快速响应LDO电路。
背景技术
近年来，随着电子技术及集成电路系统的高速发展，尤其是互联网时代便携式和消费类电子的不断普及，电源管理芯片在汽车、医疗、移动通信、计算机网络以及基础生活设施等诸多领域发挥着越来越大的作用。电源管理芯片作为电池与电子设备之间的桥梁，承担着电源的分配、管理、稳压的作用，电源管理芯片的性能极大程度决定了电子设备的整体性能。随着集成电路工艺的不断革新与发展。低压差线性稳压器（Low DropoutRegulator，简称 LDO）作为电源管理芯片的一种，其需求量逐步扩大。在智能生活以及节能环保的大环境背景下，LDO芯片除了稳定、可靠的基本要求以外，逐渐向低功耗、高精度、快速响应、低成本等高性能发展。
传统的LDO以电压翻转跟随器结构作为控制环路，该结构的主要不足之处在于负载电流的要求，不适用于空载情况。当负载电流小于一定值时，功率管的栅端电压增大，使得控制管进入线性区，LDO将失去对输出电压的调节能力，输出电压发生改变。在电压翻转跟随器结构的基础上，还有共源共栅电压翻转跟随器结构为压翻转跟随器结构的改进版。共源共栅电压翻转跟随器结构与电压翻转跟随器结构相比，这个结构加入一个共栅极结构的晶体管，这个晶体管的加入提高了反馈环路的增益，改善了LDO的负载调整率。但是在此结构功率管的栅端仍是个高阻节点，栅端仍是个较低频率极点，环路带宽有限，系统的瞬态响应速度有限。
本实用新型提出一种新型的基于共源共栅电压翻转跟随器结构的快速响应LDO，电路结构清晰简单，并且可以在高频变化下启动快速环路，加快LDO的瞬态响应速度。
发明内容
本实用新型的目的在于提供一种基于共源共栅电压翻转跟随器结构的快速响应LDO电路，有效的提高了LDO的瞬态响应速度，满足Sigma-delta调制器的性能要求，通过性能仿真证实了其性能的可靠，在音频Sigma-delta调制器有着巨大的应用空间。
为实现上述目的，本实用新型的技术方案是：一种基于共源共栅电压翻转跟随器结构的快速响应LDO电路，包括MOS管M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、MP、MN，第一至第四电流源，M1的第一端与M5的第一端、MP的第一端、M8的第一端、M9的第一端、M10的第一端相连接至VDD，M1的第二端与M6的控制端、M2的第一端连接，M1的控制端与M5的控制端、M9的控制端、M10的控制端、M10的第二端、M7的第二端连接，M2的第二端与M2的控制端、M3的控制端相连接，并经第一电流源连接至GND，M3的第一端与MP的第二端、MN的第二端相连接作为LDO电路的输出端，M3的第二端与MN的控制端、M4的第一端相连接，并经第二电流源、第三电流源连接至GND，M4的第二端与M5的第二端、MP的控制端连接，M4的控制端作为LDO电路的偏置电压输入端，M6的第一端与M7的第一端相连接，并经第四电流源与MN的第一端相连接至GND，M6的第二端与M8的第二端、M8的控制端、M9的第二端相连接，M7的控制端连接至基准电压源。
在本实用新型一实施例中，M6、M7、M8、M9、M10、第四电流源构成跨导放大器，其中，M8、M9、M10构成跨导电流增强电路。
在本实用新型一实施例中，MP在LDO电路中为功率管。
在本实用新型一实施例中，M3、M4、MP构成共源共栅电压翻转跟随器结构。
在本实用新型一实施例中，还包括一快速响应环路，该快速响应环路包括第一至第七MOS管、第五电流源、电容C1，第一MOS管的第一端与第二MOS管的第一端、第三MOS管的第一端相连接至VDD，第一MOS管的第二端与第四MOS管的第二端、第四MOS管的控制端、第五MOS管的控制端相连接，第一MOS管的控制端与第二MOS管的控制端、第三MOS管的控制端相连接，第二MOS管的第二端与第五MOS管的第二端相连接至MP的控制端，第三MOS管的第二端经第五电流源连接至GND，第四MOS管的第一端与第六MOS管的第二端、第六MOS管的控制端、第七MOS管的控制端相连接，第五MOS关的第一端与第七MOS管的第二端相连接，并经C1连接至MP的第二端，第六MOS管的第一端与第七MOS管的第一端相连接至GND。
在本实用新型一实施例中，还包括用于为LDO电路提供偏置电压、偏置电流的偏置电路。
相较于现有技术，本实用新型具有以下有益效果：本实用新型的LDO电路有效的提高了LDO的瞬态响应速度，满足Sigma-delta调制器的性能要求，通过性能仿真证实了其性能的可靠，在音频Sigma-delta调制器有着巨大的应用空间。
附图说明
图1为基于共源共栅电压翻转跟随器结构的快速响应LDO的主体电路结构图。
图2为快速响应环路结构图。
图3为基于共源共栅电压翻转跟随器结构的快速响应LDO的整体电路图。
图4为基于共源共栅电压翻转跟随器结构的快速响应LDO的线性调整率仿真波形图。
图5为基于共源共栅电压翻转跟随器结构的快速响应LDO的负载调整率仿真波形图。
图6为基于共源共栅电压翻转跟随器结构的快速响应LDO的负载瞬态仿真曲线图。
具体实施方式
下面结合附图，对本实用新型的技术方案进行具体说明。
本实用新型提供了一种基于共源共栅电压翻转跟随器结构的快速响应LDO电路，包括MOS管M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、MP、MN，第一至第四电流源，M1的第一端与M5的第一端、MP的第一端、M8的第一端、M9的第一端、M10的第一端相连接至VDD，M1的第二端与M6的控制端、M2的第一端连接，M1的控制端与M5的控制端、M9的控制端、M10的控制端、M10的第二端、M7的第二端连接，M2的第二端与M2的控制端、M3的控制端相连接，并经第一电流源连接至GND，M3的第一端与MP的第二端、MN的第二端相连接作为LDO电路的输出端，M3的第二端与MN的控制端、M4的第一端相连接，并经第二电流源、第三电流源连接至GND，M4的第二端与M5的第二端、MP的控制端连接，M4的控制端作为LDO电路的偏置电压输入端，M6的第一端与M7的第一端相连接，并经第四电流源与MN的第一端相连接至GND，M6的第二端与M8的第二端、M8的控制端、M9的第二端相连接，M7的控制端连接至基准电压源。
M6、M7、M8、M9、M10、第四电流源构成跨导放大器，其中，M8、M9、M10构成跨导电流增强电路。MP在LDO电路中为功率管。M3、M4、MP构成共源共栅电压翻转跟随器结构。
还包括一快速响应环路，该快速响应环路包括第一至第七MOS管、第五电流源、电容C1，第一MOS管的第一端与第二MOS管的第一端、第三MOS管的第一端相连接至VDD，第一MOS管的第二端与第四MOS管的第二端、第四MOS管的控制端、第五MOS管的控制端相连接，第一MOS管的控制端与第二MOS管的控制端、第三MOS管的控制端相连接，第二MOS管的第二端与第五MOS管的第二端相连接至MP的控制端，第三MOS管的第二端经第五电流源连接至GND，第四MOS管的第一端与第六MOS管的第二端、第六MOS管的控制端、第七MOS管的控制端相连接，第五MOS关的第一端与第七MOS管的第二端相连接，并经C1连接至MP的第二端，第六MOS管的第一端与第七MOS管的第一端相连接至GND。
还包括用于为LDO电路提供偏置电压、偏置电流的偏置电路。
以下为本实用新型的具体实现过程。
本实用新型提出的一种新型的基于共源共栅电压翻转跟随器结构的快速响应LDO。本实用新型采用SMIC0.18μmCMOS工艺进行仿真验证，输入电压范围为：1.8V-3.3V，输出电压为1.6V，负载电容为10pF，负载电流为0mA-1mA，在设计过程中，基于本实用新型LDO应用于音频Sigma-delta调制器的背景，最后实现快速瞬态响应和低功耗。
本实用新型提出的基于共源共栅电压翻转跟随器结构的快速响应LDO的主体电路如图1所示。图1中，MP管为功率管，从上文的阐述可知，晶体管M3，M4，MP构成共源共栅电压翻转跟随器结构，为LDO的主环路。M6，M7，M8，M9，M10尾电流Is共同构成了跨导放大器，MOS管M2、M3尺寸相同，且流过相同的静态电流，MOS管MN有一定的静态电流，与输出端相连。
当输出电压Vout发生变化时，通过MOS管M3、M4调节功率管MP的栅端电压改变输出电流大小使得输出电压恢复为稳定值。 M6，M7，M8，M9，M10尾电流Is共同构成了跨导放大器，M8、M9、M10共同构成了跨导增强电路，在输出端接入一个NMOS管MN，当负载发生突变时，MN管提供额外的静态电流，使得系统的负载瞬态响应速度更快，同时MOS管MN的栅端与主环路相连，对环路的反馈起到促进作用。
M6，M7，M8，M9，M10尾电流Is共同构成了跨导放大器，跨导放大器部分加入了跨导电流增强电路。图中虚线方框中M8、M9、M10构成跨导电流增强电路，为了便于说明，将MOS管M8、M9、M10的宽长比比例设置为：1：n：n+1，已知在静态情况下MOS管M6、M7流过的电流相等，假设电流大小为I，所以流过M8、M9、M10三个管子的电流之比为：I[1/n+1]：I[n/n+1]：I；当负载发生变化时，负载由轻载突变到重载时，输出电压会产生向下的过冲，因此VOUT突然减小，使得~VREF突然减小，假设此时M6电流减小为原来的一半，即0.5I，M7电流变为1.5I于是流过M8的电流增大为原来的0.5I(1/n+1)，与不增加跨导电流增强电路的跨导放大器相比，跨导增强了n+1倍。在负载由重载突变为轻载，同样分析可知，跨导增强了n+1倍。
为进一步提高LDO的负载瞬态响应速度，本发明设计中还加入快速环路。如图2电路所示，为简单的cascode结构，为降低功耗，偏置电流采用1:10的比例设置。快速环路通过电容连接到图1中功率管MP输出端Vout，图中x点为与功率管的栅端连接点。有电容C1的存在，在直流工作环境下，电容处于开路状态，对LDO的主环路的静态工作点没有影响，当交流变化时，电容导通，快速环路正常工作。图3为基于共源共栅电压翻转跟随器的快速响应LDO的整体电路图。
接下来，以负载由轻载突变为重载为例，分析本实用新型提出的基于共源共栅电压翻转跟随器结构的快速响应LDO的主要工作原理：
当负载由轻载突变到重载，输出端被抽走大量电流，输出电压突然变小时：
1、当负载电流增大，输出电压被拉低，主环路：经过共栅结构的MOS管M3、M4使得功率管栅端电压减小，功率管输出电流增大，输出电压恢复到稳态值，同时加入共栅极管子使得环路增益调高，提高LDO的负载调整率。
2、当负载电流变大了，从MN管提供额外的静态电流，使得输出电压的过冲电压变小，同时MN管电流减小使其栅端电压减小，经过共栅极MOS管M4进一步降低功率管栅端电压，使得功率管电流增大，输出电压提高恢复到稳态值。MN管的加入有效提高了LDO的负载瞬态响应速度，减小输出电压过冲。
3、在高频变化下，输出电压变化通过快速环路使得功率管栅端电压快速减小，输出电流增大，输出电压恢复到稳态值。
LDO电路的瞬态仿真结果如图4所示，如图4所示为负载电流为从0mA-1mA变化的线性调整率仿真波形图，当负载电流为1mA时，输出电压变化大小为1.5669mV，根据线性调整率的计算公式可知，线性调整率分别为：0.583mV/V，当负载为0mA时，输入电压从1.8V变化到3.3V时，输出电压变化为1.779mV，通过计算得知线性调整率为0.659mV/V。
本实用新型重点在于对负载瞬态响应速度的提升。因此在本实用新型直流特性仿真中，负载电流变化仅仅从0mA-1mA。图5为输入电压为1.8V-3.3V的负载调整率的仿真图，当负载电流从0mA-1mA，输出电压变化最大仅仅为0.109mV。在不同的电源电压1.8V、2.3V、2.8V、3.3V变化下，输出电压变化分别为：0.109mV、0.093mV、0.091mV、0.093mV。根据负载调整率的计算公式可知，负载调整率分别为：0.0605V/V*A、0.0404V/V*A、0.0325V/V*A、0.0281V/V*A。本章节LDO的最大静态电流仅为：104.1uA，实现低功耗设计。图6给出LDO的负载瞬态响应图。当输出负载电容在采样周期内变化时，输出电压瞬态响应时间仅为177ns左右。
本实用新型设计了一款应用于音频Sigma-delta调制器的改进型LDO电路。本实用新型采用SMIC0.18μmCMOS工艺进行仿真验证，输入电压范围为：1.8V-3.3V，输出电压为1.6V，负载电容为10pF，负载电流为0mA-1mA，在设计过程中，基于本实用新型LDO应用于音频Sigma-delta调制器的背景，最后实现快速瞬态响应和低功耗。最后，总的设计电路结合应用在了Sigma-delta调制器中，并对其进行了实际芯片拍照。
以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。
Claims (6)
1.一种基于共源共栅电压翻转跟随器结构的快速响应LDO电路，其特征在于，包括MOS管M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、MP、MN，第一至第四电流源，M1的第一端与M5的第一端、MP的第一端、M8的第一端、M9的第一端、M10的第一端相连接至VDD，M1的第二端与M6的控制端、M2的第一端连接，M1的控制端与M5的控制端、M9的控制端、M10的控制端、M10的第二端、M7的第二端连接，M2的第二端与M2的控制端、M3的控制端相连接，并经第一电流源连接至GND，M3的第一端与MP的第二端、MN的第二端相连接作为LDO电路的输出端，M3的第二端与MN的控制端、M4的第一端相连接，并经第二电流源、第三电流源连接至GND，M4的第二端与M5的第二端、MP的控制端连接，M4的控制端作为LDO电路的偏置电压输入端，M6的第一端与M7的第一端相连接，并经第四电流源与MN的第一端相连接至GND，M6的第二端与M8的第二端、M8的控制端、M9的第二端相连接，M7的控制端连接至基准电压源。
2.根据权利要求1所述的基于共源共栅电压翻转跟随器结构的快速响应LDO电路，其特征在于，M6、M7、M8、M9、M10、第四电流源构成跨导放大器，其中，M8、M9、M10构成跨导电流增强电路。
3.根据权利要求1所述的基于共源共栅电压翻转跟随器结构的快速响应LDO电路，其特征在于，MP在LDO电路中为功率管。
4.根据权利要求3所述的基于共源共栅电压翻转跟随器结构的快速响应LDO电路，其特征在于，M3、M4、MP构成共源共栅电压翻转跟随器结构。
5.根据权利要求1所述的基于共源共栅电压翻转跟随器结构的快速响应LDO电路，其特征在于，还包括一快速响应环路，该快速响应环路包括第一至第七MOS管、第五电流源、电容C1，第一MOS管的第一端与第二MOS管的第一端、第三MOS管的第一端相连接至VDD，第一MOS管的第二端与第四MOS管的第二端、第四MOS管的控制端、第五MOS管的控制端相连接，第一MOS管的控制端与第二MOS管的控制端、第三MOS管的控制端相连接，第二MOS管的第二端与第五MOS管的第二端相连接至MP的控制端，第三MOS管的第二端经第五电流源连接至GND，第四MOS管的第一端与第六MOS管的第二端、第六MOS管的控制端、第七MOS管的控制端相连接，第五MOS管的第一端与第七MOS管的第二端相连接，并经C1连接至MP的第二端，第六MOS管的第一端与第七MOS管的第一端相连接至GND。
6.根据权利要求1所述的基于共源共栅电压翻转跟随器结构的快速响应LDO电路，其特征在于，还包括用于为LDO电路提供偏置电压、偏置电流的偏置电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820827210.1U CN208188718U (zh) | 2018-05-31 | 2018-05-31 | 基于共源共栅电压翻转跟随器结构的快速响应ldo电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820827210.1U CN208188718U (zh) | 2018-05-31 | 2018-05-31 | 基于共源共栅电压翻转跟随器结构的快速响应ldo电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208188718U true CN208188718U (zh) | 2018-12-04 |
Family
ID=64427842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820827210.1U Expired - Fee Related CN208188718U (zh) | 2018-05-31 | 2018-05-31 | 基于共源共栅电压翻转跟随器结构的快速响应ldo电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208188718U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108508959A (zh) * | 2018-05-31 | 2018-09-07 | 福州大学 | 一种基于共源共栅电压翻转跟随器结构的ldo |
| CN110162130A (zh) * | 2019-05-08 | 2019-08-23 | 宁波大学 | 一种电源抑制比和瞬态响应增强的ldo电路 |
| CN110399003A (zh) * | 2019-07-31 | 2019-11-01 | 电子科技大学 | 一种相对负电源轨和相对正电源轨产生电路 |
-
2018
- 2018-05-31 CN CN201820827210.1U patent/CN208188718U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108508959A (zh) * | 2018-05-31 | 2018-09-07 | 福州大学 | 一种基于共源共栅电压翻转跟随器结构的ldo |
| CN110162130A (zh) * | 2019-05-08 | 2019-08-23 | 宁波大学 | 一种电源抑制比和瞬态响应增强的ldo电路 |
| CN110399003A (zh) * | 2019-07-31 | 2019-11-01 | 电子科技大学 | 一种相对负电源轨和相对正电源轨产生电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhan et al. | Output-capacitor-free adaptively biased low-dropout regulator for system-on-chips | |
| Chava et al. | A frequency compensation scheme for LDO voltage regulators | |
| Kim et al. | A capacitorless LDO regulator with fast feedback technique and low-quiescent current error amplifier | |
| CN106774580B (zh) | 一种快速瞬态响应高电源抑制比的ldo电路 | |
| CN208188718U (zh) | 基于共源共栅电压翻转跟随器结构的快速响应ldo电路 | |
| CN110632972B (zh) | 一种应用于抑制ldo输出电压过冲的方法及电路 | |
| Kakoty | Design of a high frequency low voltage CMOS operational amplifier | |
| CN107783588B (zh) | 一种推挽式快速响应ldo电路 | |
| CN108733118A (zh) | 一种高电源抑制比快速响应ldo | |
| CN213185874U (zh) | 软启动电路、软启动低压差线性稳压器 | |
| CN117155123A (zh) | 一种适用于ldo的瞬态跳变过冲抑制电路及其控制方法 | |
| CN104950976A (zh) | 一种基于摆率增强的稳压电路 | |
| Han et al. | An output-capacitor-free adaptively biased LDO regulator with robust frequency compensation in 0.13 μm CMOS for SoC application | |
| CN208188715U (zh) | 高电源抑制比快速响应的ldo电路 | |
| CN112732000A (zh) | 一种新型瞬态响应增强ldo | |
| Lai et al. | A 3-A CMOS low-dropout regulator with adaptive Miller compensation | |
| CN108255223A (zh) | Ldo电路 | |
| Hu et al. | A 500 nA quiescent, 100 mA maximum load CMOS low-dropout regulator | |
| CN108733129B (zh) | 一种基于改进型负载电流复制结构的ldo | |
| Li et al. | A transient-enhanced low dropout regulator with rail to rail dynamic impedance attenuation buffer suitable for commercial design | |
| CN108508959A (zh) | 一种基于共源共栅电压翻转跟随器结构的ldo | |
| Kamel et al. | A hybrid NMOS/PMOS low-dropout regulator with fast transient response for SoC applications | |
| Singh et al. | Slew rate enhancement | |
| CN207301846U (zh) | 一种数模混合多环路衬底动态偏置ldo电路 | |
| Huan-ChienYang et al. | High-PSR-bandwidth capacitor-free LDO regulator with 50μA minimized load current requirement for achieving high efficiency at light loads |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181204 |