CN108733129B - 一种基于改进型负载电流复制结构的ldo - Google Patents

一种基于改进型负载电流复制结构的ldo Download PDF

Info

Publication number
CN108733129B
CN108733129B CN201810543916.XA CN201810543916A CN108733129B CN 108733129 B CN108733129 B CN 108733129B CN 201810543916 A CN201810543916 A CN 201810543916A CN 108733129 B CN108733129 B CN 108733129B
Authority
CN
China
Prior art keywords
transistor
buffer stage
ldo
load current
error amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810543916.XA
Other languages
English (en)
Other versions
CN108733129A (zh
Inventor
魏榕山
林家城
卢伟业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN201810543916.XA priority Critical patent/CN108733129B/zh
Publication of CN108733129A publication Critical patent/CN108733129A/zh
Application granted granted Critical
Publication of CN108733129B publication Critical patent/CN108733129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种基于改进型负载电流复制结构的LDO。包括误差放大器、改进型负载电流复制结构，所述改进型负载电流复制结构由N个相同的缓冲级结构组成，所述误差放大器的输出端分别与所述N个缓冲级结构的输入端连接，误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与第1缓冲级结构的输出端连接，第2至第N缓冲级结构的输出端相连接作为整个快速响应LDO的输出端，第2缓冲级结构的输出端还经一电容连接至GND；所述误差放大器与第1缓冲级结构构成闭环环路，第2至第N缓冲级结构构成开环环路。本发明具有低功耗、快速瞬态响应的特性，使其在音频Sigma‑delta调制器中应用拥有广泛的前景。

Description

一种基于改进型负载电流复制结构的LDO
技术领域
本发明应用于音频Sigma-delta 调制器中，具体涉及一种基于改进型负载电流复制结构的LDO。
背景技术
随着便携式消费类电子如手机、电脑的普及及集成电路系统的高速发展，电源管理芯片在集成电路领域发挥着越来越重要的作用。低压差线性稳压器（Low DropoutRegulator，简称 LDO）作为直流电源管理芯片的一员，以其低成本、低噪声、高精度以及简单的外围电路等优势被普遍应用于集成系统之中。随着市场的变化以及电子技术的不断进步，尤其是片上系统（System on a Chip，简称 SoC）的快速发展，无电容型LDO成为LDO设计的主流，设计人员对 LDO 芯片的性能也提出了更高的要求，低功耗、高电源抑制比、快速响应逐渐成为无电容型LDO 芯片的研究热点和发展趋势。
瞬态响应一直是LDO的一个关键性指标，以往都是通过提高LDO中误差放大器的压摆率或是增大LDO控制环路带宽从而改进瞬态响应速度。我们知道提高摆率主要的方法有增大误差放大器的尾电流或减小功率管的宽长比来减小寄生电容的大小，但是在LDO的设计中，通常为了低压降把功率管的尺寸设置的较大，而增大尾电流则增大功耗，降低电路效率，增大带宽则会带来环路增益的降低影响到LDO其他性能。因此提高LDO系统的瞬态响应会对系统的其他特性带来一定的影响，例如线性调整率下降、负载驱动能力下降、环路稳定性变差等。
本发明提出一种改进型负载电流复制结构的快速响应LDO结构，有效提高LDO的瞬态响应特性同时兼顾负载调整率等其他性能。
发明内容
本发明的目的在于提供一种基于改进型负载电流复制结构的LDO，以实现LDO的快速瞬态响应和低功耗。
为实现上述目的，本发明的技术方案是：一种基于改进型负载电流复制结构的LDO，包括误差放大器、改进型负载电流复制结构，所述改进型负载电流复制结构由N个相同的缓冲级结构组成，所述误差放大器的输出端分别与所述N个缓冲级结构的输入端连接，误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与第1缓冲级结构的输出端连接，第2至第N缓冲级结构的输出端相连接作为整个快速响应LDO的输出端，第2缓冲级结构的输出端还经一电容连接至GND；所述误差放大器与第1缓冲级结构构成闭环环路，第2至第N缓冲级结构构成开环环路。
在本发明一实施例中，所述缓冲级结构的输出采用源跟随器结构，偏置电流采用n：m电流镜比例关系。
在本发明一实施例中，所述第1缓冲级结构包括第一至第四晶体管、电流源，第一晶体管的控制端作为第1缓冲级结构的输入端，第一晶体管的第一端与第二晶体管的第二端相连接，并经电流源连接至GND，第一晶体管的第二端与第三晶体管的第一端相连接作为第1缓冲级结构的输出端，第二晶体管的第一端与第三晶体管的控制端、第四晶体管的控制端、第四晶体管的第一端相连接，第二晶体管的控制端作为第1缓冲级结构的偏置电压输入端，第三晶体管的第二端与第四晶体管的第二端相连接至电源端。
在本发明一实施例中，所述偏置电压由偏置电路产生。
在本发明一实施例中，所述第一至第四晶体管为PMOS晶体管。
在本发明一实施例中，所述第三晶体管与第四晶体管的宽长比使得第三晶体管与第四晶体管构成的电流镜的电流比为n：m。
相较于现有技术，本发明具有以下有益效果：本发明设计了基于改进型负载电流复制结构的LDO。该LDO采用改进型负载电流复制结构，通过误差放大器和缓冲级构成闭环结构，利用闭环结构高精度的优势，产生高精度的输出电压，通过复制相同的缓冲级与负载电容相连，构成开环结构，利用开环结构高带宽的特点，使得系统获得较快的负载瞬态响应速度。该LDO的负载瞬态响应速度达到140ns，总的静态电流仅为81.5uA，满足了低功耗、快速响应的性能要求。精良的设计和不断的完善最终实现了本发明中的应用于音频Sigma-delta 调制器中，其低功耗、快速瞬态响应的特性，使其在音频Sigma-delta 调制器中应用拥有广泛的前景。
附图说明
图1为常规的LDO负载电流复制结构图。
图2为用缓冲级代替共源级的负载电流复制结构图。
图3为基于改进型负载电流复制结构的快速响应LDO结构图。
图4为闭环环路电路图图。
图5为基于改进型负载电流复制结构的快速响应LDO整体电路图
图6为基于改进型负载电流复制结构快速响应LDO的负载瞬态响应仿真曲线图。
具体实施方式
下面结合附图，对本发明的技术方案进行具体说明。
本发明提供了一种基于改进型负载电流复制结构的LDO，包括误差放大器、改进型负载电流复制结构，所述改进型负载电流复制结构由N个相同的缓冲级结构组成，所述误差放大器的输出端分别与所述N个缓冲级结构的输入端连接，误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与第1缓冲级结构的输出端连接，第2至第N缓冲级结构的输出端相连接作为整个快速响应LDO的输出端，第2缓冲级结构的输出端还经一电容连接至GND；所述误差放大器与第1缓冲级结构构成闭环环路，第2至第N缓冲级结构构成开环环路。所述缓冲级结构的输出采用源跟随器结构，偏置电流采用n：m电流镜比例关系。
所述第1缓冲级结构包括第一至第四晶体管、电流源，第一晶体管的控制端作为第1缓冲级结构的输入端，第一晶体管的第一端与第二晶体管的第二端相连接，并经电流源连接至GND，第一晶体管的第二端与第三晶体管的第一端相连接作为第1缓冲级结构的输出端，第二晶体管的第一端与第三晶体管的控制端、第四晶体管的控制端、第四晶体管的第一端相连接，第二晶体管的控制端作为第1缓冲级结构的偏置电压输入端，第三晶体管的第二端与第四晶体管的第二端相连接至电源端。所述偏置电压由偏置电路产生。
所述第一至第四晶体管为PMOS晶体管。所述第三晶体管与第四晶体管的宽长比使得第三晶体管与第四晶体管构成的电流镜的电流比为n：m。
以下为本实用新型的具体实现过程。
本实用新型提出的一种基于改进型的负载电流复制结构的LDO。本实用新型采用SMIC0.18μm CMOS工艺进行仿真验证，输入电压范围为：1.8V-3.3V，输出电压为1.6V，负载电容为10pF，在设计过程中，基于本实用新型LDO特殊应用背景（即应用于音频Sigma-delta调制器中），主要实现快速瞬态响应和低功耗。
如图1是最早的负载电流复制结构，在传统的LDO中，由于有输出端大电容的存在使得系统的瞬态响应速度和输出电压过冲量都比较好。在传统有输出大电容的LDO的应用中，负载电流复制结构主要用于提高系统的负载调整率。负载调整率和线性调整率的影响因素不同，负载调整率主要受负载变化影响，线性调整率主要是受输入电压变化影响，因此可以将两种影响因素分别放在不同的环路中来解决。误差放大器和源跟随器Mor构成的控制环路，用于产生高精度输出电压，此时输出电压只受输入电压影响，提高环路增益能有效的提高系统的线性调整率，而源跟随器Mo与输出端相连，此时输出电压只受负载变化影响，通过改进源跟随器Mo来改进系统的负载调整率，此方法只适用于负载变化范围小且有片外电容的LDO。通过用PMOS单位缓冲级的结构来代替原始的负载电流复制结构中的源跟随器结构，如图2，取负载电流的1/20来构成环路结构，用20个并联的缓冲级结构与负载电容相连，系统的摆率可以随负载电流变化调整。通过这样的改进，有效的提高系统的瞬态响应速度，同时保留了较高的负载调整率和线性调整率，但最大的不足之处在于该方法牺牲了较大的功耗。
本发明中的LDO同样将常规负载电流复制结构中的Mor和Mo管子用缓冲级结构来代替，通过改进缓冲级的结构来进一步提高系统的瞬态响应速度同时降低功耗。缓冲级输出级采用源跟随器结构，降低输出阻抗，低输出阻抗有利于提高瞬态响应速度。图3给出了基于改进型负载电流复制结构的LDO的结构图，采用误差放大器和第一个缓冲级构成闭环结构用于产生高精度的输出电压，缓冲级复制后，与负载相连，系统的瞬态响应由缓冲级和负载构成的开环结构来获得。在反馈系统中，闭环反馈通常会减低电路的灵敏度，提高系统的精度；开环结构通常具有更大的带宽，可以获得更快的响应速度。本发明提出的改进型负载电流复制结构，正是结合了闭环的高精度和开环的高带宽的优势，有效提高LDO的输出电压精度和瞬态响应速度。
图3为基于改进型负载电流复制结构的快速响应LDO的结构图。图中EA为误差放大器，b1-bn是N个相同的缓冲级结构，每个缓冲级的尾电流为总电流的1/N，误差放大器和第一个缓冲级构成闭环环路，用于产生一个高精度的输出电压。N-1个缓冲级结构并联与负载相连，构成开环结构，通过合理设计缓冲级结构，在满足低功耗的条件下有效提高系统的瞬态响应速度。由于本发明LDO是基于特殊应用，负载为固定的电容，当负载电容充放电完成后，闭环结构和开环结构的负载环境完全相同，因此开环结构具有同闭环结构相同的输出电压。缓冲级输出级采用源跟随器结构，降低输出阻抗，偏置电流采用n：m电流镜比例关系，减小电路的静态电流，降低系统整体功耗。开环结构采用模块化设计，结构简单，可复制性强。该方法在不增大功耗、不增加芯片面积的前提下，结合了闭环的高精度和开环的高带宽的优势，有效的提高了系统的瞬态响应速度，改善了系统的瞬态特性。
如图4所示，晶体管M1-M4和误差放大器构成闭环结构用于产生一个高精度的输出电压。图中虚线框住的部分为缓冲级结构。其中PMOS晶体管M3,M4构成电流镜，通过设置M3，M4管子的宽长比来确定左右两条支路的电流之比。M1是PMOS源跟随器结构，具有低压降和小的输出阻抗，符合低压降的设计要求。为降低功耗，左右两边支路电流设计不相等。MOS管M1，M3支路与LDO的输出端相连，所以为了提高瞬态响应速度，左边支路的电流设计的比较大，但是右边支路在M4管的栅端存在一个镜像极点，在设计电流大小时会影响电路的环路稳定性，需要具体分析电流大小。Vout=VGS1+V+，Vout为输出端电压，VGS1为M1管子的栅源电压，V+为栅端电压。在Vout端和V+端之间接入一个误差放大器构成一个反馈环路。当Vout发生变化时通过反馈环路调节使得Vout电压恢复稳定值。
图5为给出了基于改进型负载电流复制结构的整体电路图。其中包括了：偏置电路、闭环结构模块和开环结构模块。在闭环结构部分加入了一个接地电容C1用于LDO环路频率补偿。闭环结构主要用于产生一个高精度的输出电压，开环结构为13个相同的缓冲级结构并联后与负载电容相连，利用开环结构高带宽的优势来快速响应负载瞬态变化。图5中，左边部分为偏置电路，其中Vx用于给图4中的电流源（电流源由晶体管组成，其栅极与Vx连接）提供固定的电压，Vy与图4中的Vbiasing连接，即提供给闭环结构的缓冲级结构以及开环结构的13个缓冲级结构偏置电压，IB为输入的固定电流，IB1为用于提供给误差放大器的偏置电流。
图6为LDO的负载瞬态响应特性曲线图。从图中可以看到，当负载电容在采样周期内变化时，LDO的负载瞬态响应时间仅为140ns左右，实现了快速瞬态响应的要求。
本发明设计了基于改进型负载电流复制结构的LDO。该LDO采用改进型负载电流复制结构，通过误差放大器和缓冲级构成闭环结构，利用闭环结构高精度的优势，产生高精度的输出电压，通过复制相同的缓冲级与负载电容相连，构成开环结构，利用开环结构高带宽的特点，使得系统获得较快的负载瞬态响应速度。该LDO的负载瞬态响应速度达到140ns，总的静态电流仅为81.5uA，满足了低功耗、快速响应的性能要求。精良的设计和不断的完善最终实现了本发明中的应用于音频Sigma-delta 调制器中，其低功耗、快速瞬态响应的特性，使其在音频Sigma-delta 调制器中应用拥有广泛的前景。
以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。

Claims (4)

1.一种基于改进型负载电流复制结构的LDO，其特征在于，包括误差放大器、改进型负载电流复制结构，所述改进型负载电流复制结构由N个相同的缓冲级结构组成，所述误差放大器的输出端分别与所述N个缓冲级结构的输入端连接，误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与第1缓冲级结构的输出端连接，第2至第N缓冲级结构的输出端相连接作为整个快速响应LDO的输出端，第2缓冲级结构的输出端还经一电容连接至GND；所述误差放大器与第1缓冲级结构构成闭环环路，第2至第N缓冲级结构构成开环环路；所述缓冲级结构的输出采用源跟随器结构，偏置电流采用n：m电流镜比例关系；所述第1缓冲级结构包括第一至第四晶体管、电流源，第一晶体管的控制端作为第1缓冲级结构的输入端，第一晶体管的第一端与第二晶体管的第二端相连接，并经电流源连接至GND，第一晶体管的第二端与第三晶体管的第一端相连接作为第1缓冲级结构的输出端，第二晶体管的第一端与第三晶体管的控制端、第四晶体管的控制端、第四晶体管的第一端相连接，第二晶体管的控制端作为第1缓冲级结构的偏置电压输入端，第三晶体管的第二端与第四晶体管的第二端相连接至电源端。
2.根据权利要求1所述的一种基于改进型负载电流复制结构的LDO，其特征在于，所述偏置电压由偏置电路产生。
3.根据权利要求1所述的一种基于改进型负载电流复制结构的LDO，其特征在于，所述第一至第四晶体管为PMOS晶体管。
4.根据权利要求1所述的一种基于改进型负载电流复制结构的LDO，其特征在于，所述第三晶体管与第四晶体管的宽长比使得第三晶体管与第四晶体管构成的电流镜的电流比为n：m。
CN201810543916.XA 2018-05-31 2018-05-31 一种基于改进型负载电流复制结构的ldo Active CN108733129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810543916.XA CN108733129B (zh) 2018-05-31 2018-05-31 一种基于改进型负载电流复制结构的ldo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810543916.XA CN108733129B (zh) 2018-05-31 2018-05-31 一种基于改进型负载电流复制结构的ldo

Publications (2)

Publication Number Publication Date
CN108733129A CN108733129A (zh) 2018-11-02
CN108733129B true CN108733129B (zh) 2023-04-07

Family

ID=63936034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810543916.XA Active CN108733129B (zh) 2018-05-31 2018-05-31 一种基于改进型负载电流复制结构的ldo

Country Status (1)

Country Link
CN (1) CN108733129B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11474548B2 (en) * 2020-04-03 2022-10-18 Wuxi Petabyte Technologies Co, Ltd. Digital low-dropout regulator (DLDO) with fast feedback and optimized frequency response
CN112306141B (zh) * 2020-10-30 2022-07-01 天津大学 低电压余度高精度电流镜

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929621A (en) * 1997-10-23 1999-07-27 Stmicroelectronics S.R.L. Generation of temperature compensated low noise symmetrical reference voltages
TW200717215A (en) * 2005-10-25 2007-05-01 Realtek Semiconductor Corp Voltage buffer circuit
US7362079B1 (en) * 2004-03-03 2008-04-22 Cypress Semiconductor Corporation Voltage regulator circuit
CN105116955A (zh) * 2015-10-09 2015-12-02 东南大学 一种应用于全集成ldo的瞬态增强电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002042467A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 電圧降圧回路およびそれを備える半導体集積回路装置
TWI451697B (zh) * 2006-05-03 2014-09-01 Synopsys Inc 極低功率類比補償電路
US7495505B2 (en) * 2006-07-18 2009-02-24 Faraday Technology Corp. Low supply voltage band-gap reference circuit and negative temperature coefficient current generation unit thereof and method for supplying band-gap reference current
US7924096B2 (en) * 2009-03-06 2011-04-12 Analog Devices, Inc. Input buffer with impedance cancellation
US20110274290A1 (en) * 2010-05-04 2011-11-10 Nuvoton Technology Corporation Fast start-up circuit for audio driver
JP2012203673A (ja) * 2011-03-25 2012-10-22 Seiko Instruments Inc ボルテージレギュレータ
US8878510B2 (en) * 2012-05-15 2014-11-04 Cadence Ams Design India Private Limited Reducing power consumption in a voltage regulator
KR102062116B1 (ko) * 2015-07-28 2020-01-03 마이크론 테크놀로지, 인크. 일정 전류 제공 장치 및 방법
CN208188721U (zh) * 2018-05-31 2018-12-04 福州大学 基于改进型负载电流复制结构的快速响应ldo

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929621A (en) * 1997-10-23 1999-07-27 Stmicroelectronics S.R.L. Generation of temperature compensated low noise symmetrical reference voltages
US7362079B1 (en) * 2004-03-03 2008-04-22 Cypress Semiconductor Corporation Voltage regulator circuit
TW200717215A (en) * 2005-10-25 2007-05-01 Realtek Semiconductor Corp Voltage buffer circuit
CN105116955A (zh) * 2015-10-09 2015-12-02 东南大学 一种应用于全集成ldo的瞬态增强电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Chang-Joon Park et al.External Capacitor-Less Low Drop-Out Regulator With 25 dB Superior Power Supply Rejection in the 0.4–4 MHz Range.《 IEEE Journal of Solid-State Circuits 》.2004,第49卷(第2期),第486-501页. *
李旭等.一种瞬态增强的无外接电容 LDO 电路设计.《电子元件材料》.2016,第35卷(第9期),第49-52页. *
黄晶生等.低压高速 LDO 电路系统的分析与设计.《电子器件》.2007,第30卷(第1期),第259-262页. *

Also Published As

Publication number Publication date
CN108733129A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
Kim et al. A capacitorless LDO regulator with fast feedback technique and low-quiescent current error amplifier
Lai et al. A fully on-chip area-efficient CMOS low-dropout regulator with fast load regulation
Tseng et al. An integrated linear regulator with fast output voltage transition for dual-supply SRAMs in DVFS systems
WO2023097965A1 (zh) 快速瞬态响应的低压差线性稳压器、芯片及电子设备
CN111555590B (zh) 一种降压型dc/dc谷值电流采样电路
Kamel et al. A hybrid NMOS/PMOS capacitor-less low-dropout regulator with fast transient response for SoC applications
CN108733129B (zh) 一种基于改进型负载电流复制结构的ldo
JPH04352508A (ja) 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器
CN208188718U (zh) 基于共源共栅电压翻转跟随器结构的快速响应ldo电路
CN213634248U (zh) 适用于ldo电路的增强型缓冲器及其ldo电路
CN212483674U (zh) 一种dc/dc电流采样电路
US7880452B1 (en) Trimming circuit and method for replica type voltage regulators
Aggarwal et al. A low voltage wide swing level shifted FVF based current mirror
Hu et al. A 500 nA quiescent, 100 mA maximum load CMOS low-dropout regulator
Lai et al. A 3-A CMOS low-dropout regulator with adaptive Miller compensation
CN208188721U (zh) 基于改进型负载电流复制结构的快速响应ldo
CN114995573B (zh) 一种由反馈网络修调的低压差线性稳压器
CN114356016B (zh) 低功耗cmos超宽温度范围瞬态增强型ldo电路
Khan et al. Low quiescent current capacitorless small gain stages LDO with controlled pass transistors
CN110082584B (zh) 低电压宽带宽高速电流采样电路
Xu et al. A Fully-Integrated LDO with Two-Stage Cross-Coupled Error Amplifier for High-Speed Communications in 28-nm CMOS
CN117539318B (zh) 一种高电源抑制比的无片外电容ldo电路
US7196505B2 (en) Device and method for low-power fast-response voltage regulator with improved power supply range
Zared et al. Slew-Rate Enhancement of a Full-On Chip CMOS LDO Based on a Capacitorless Push–Pull Current Booster Circuit
Cheng et al. An output-capacitorless ultra-low power low-dropout regulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant