CN112306141B - 低电压余度高精度电流镜 - Google Patents

低电压余度高精度电流镜 Download PDF

Info

Publication number
CN112306141B
CN112306141B CN202011199795.5A CN202011199795A CN112306141B CN 112306141 B CN112306141 B CN 112306141B CN 202011199795 A CN202011199795 A CN 202011199795A CN 112306141 B CN112306141 B CN 112306141B
Authority
CN
China
Prior art keywords
voltage
gate
source
current
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011199795.5A
Other languages
English (en)
Other versions
CN112306141A (zh
Inventor
高静
闫宁兮
李少蒙
聂凯明
徐江涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN202011199795.5A priority Critical patent/CN112306141B/zh
Publication of CN112306141A publication Critical patent/CN112306141A/zh
Application granted granted Critical
Publication of CN112306141B publication Critical patent/CN112306141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及CMOS集成电路领域，为利用低电源电压敏感度电路和钳位电压电路。提出一种电流镜设计。其结构简单，对电源电压变化不敏感，电压余度消耗低，且可以有效避免沟道长度调制效应的影响。为此，本发明采取的技术方案是，低电压余度高精度电流镜，包括偏置产生模块，电流镜模块，负载模块，偏置产生模块包括晶体管M3‑M7和电阻Rs，其中晶体管M7是启动电路，电阻Rs一端连接M3漏极，另一端接地，M3、M6和M4、M5形成镜像；电流镜模块包括晶体管M1，运算放大器OPA1和参考电流源IREF；负载模块包括晶体管M2。本发明主要应用于CMOS集成电路设计制造场合。

Description

低电压余度高精度电流镜
技术领域
本发明涉及CMOS集成电路领域，具体涉及低电压余度高精度电流镜。
背景技术
为了维持集成电路的正常工作状态，需要对其进行准确的偏置，包括电压偏置和电流偏置。其中电流大多采用电流镜技术进行偏置，电流镜是模拟电路里的一个基本单元，可以用于复制电流，也可以用作给差分对做负载。此外，一些数字模拟转换器(Digital-to-Analog Converter,DAC)也会使用电流源阵列产生一个与数字输入成正比的模拟输出。一个理想的电流镜的受控电流与输入参考电流应该相等或对应成比例。
于是电流镜能否准确的复制参考电流变得尤为重要，对于电流镜的设计，往往希望在保持精度的同时尽可能少的占用电压余度，为其他电路的设计提供尽可能多的余量，同时希望参考电流可以不受电源电压的变化影响。传统的电流镜消耗电压余度相对较小，但是复制的精度一般；共源共栅电流镜可以准确的复制电流且抵抗一定程度的电源电压的变化，但是消耗较大的电压余度。在此基础上，提出了一种低电源电压敏感度，低电压余度消耗的电流镜设计。
发明内容
为克服现有技术的不足，针对传统电流镜电压余度消耗较大及漏源电压不一致带来的复制精度问题，本发明旨在利用低电源电压敏感度电路和钳位电压电路。提出一种电流镜设计。其结构简单，对电源电压变化不敏感，电压余度消耗低，且可以有效避免沟道长度调制效应的影响。为此，本发明采取的技术方案是，低电压余度高精度电流镜，包括偏置产生模块，电流镜模块，负载模块，偏置产生模块包括晶体管M3-M7和电阻Rs，其中晶体管M7是启动电路，电阻Rs一端连接M3漏极，另一端接地，M3、M6和M4、M5形成镜像；电流镜模块包括晶体管M1，运算放大器OPA1和参考电流源IREF；负载模块包括晶体管M2；
偏置产生模块产生抵抗电源电压变化的M1，M2的栅、漏级电压；M1的栅极通过一个单位增益负反馈连接的运算放大器OPA1连接至M1和M2的漏极，M1的源极连接至M1和M2的栅极。
针对不同的IREF，通过调整M3的并联数K和Rs的阻值大小，调整M3的栅极和源极电压，保持其电压差大小为M1的阈值电压的绝对值|VTH1|，将M1，M2偏置在饱和区边缘，减少M1，M2消耗的电压余度，并消除M1，M2漏源电压不一致带来的沟道长度调制效应的影响。
运算放大器OPA1反相输入端和输出端之间连接有电容C1。
偏置产生模块产生一个对电源电压VDD变化不敏感的流过M3的电流Id3，并进一步产生对电源电压VDD变化不敏感的M3的栅极电压和源级电压：
VGS4＝VGS3+ID3RS (1)
即
Figure BDA0002754219810000021
为简化分析，忽略体效应的影响，此时M4和M3的阈值电压相等，即VTH4＝VTH3；
Figure BDA0002754219810000022
IREF为被复制的电流源，由IREF确定M1的栅源电压VGS1：
Figure BDA0002754219810000023
即
Figure BDA0002754219810000024
由(3)式可知，流过M3的电流ID3表达式中不存在和电源电压VDD相关的项；
因流过M3的电流等于流过电阻Rs的电流，即IR3＝ID3，所以M3的源级电压VS3被ID3唯一确定，(6)式即体现了用电阻RS确定M3的源级电压，若不考虑沟道长度调制效应，则M3的栅源电压VGS3被ID3唯一确定，考虑到M3的源极电压VS3已被ID3唯一确定，所以M3的栅极电压VG3，即Vb也被ID3唯一确定，此时，VS3，Vb均被ID3唯一确定，且VS3被连接到M1的栅极，Vb通过一个单位增益负反馈的运输放大器将Vb钳位给X，Y节点；此时，X，Y节点电压即M1，M2的漏级电压和M1，M2的栅极电压均被ID3唯一确定；
若设置合适的RS和K值，将VGS3设置为VTH1，则|VGS1|-|VDS1|＝|VTH1|，M1将工作在饱和区边缘，以消耗最少的电压余度。
为此，电路需满足以下条件：
Figure BDA0002754219810000025
其中，RS，K为未知量,VGS1由(5)式给出。等式的最后一项规定了将VGS3设置为|VTH1|，解得：
Figure BDA0002754219810000026
Figure BDA0002754219810000027
由此可见，RS和K在满足之前所述的条件下是唯一确定的。
一个二极管连接的NMOS M7，将作为启动电路使用，M7需满足以下条件：
上电时M7导通，提供VDD经M5，M4到地的通路：
VTH4+VTH7+|VTH5|>VDD (9)
电路启动后M7关断：
VGS4+VGS5+|VTH7|>VDD (10)。
本发明的特点及有益效果是：
本发明提出的电流镜电路将参考电流IREF高精度的复制到负载电路中，并且偏置产生模块，电流镜模块和负载模块对电源电压VDD变化均不敏感。且仅消耗一个M1的过驱动电压VDS1的电压余度。在目前类似的电流镜结构中，存在将M3，M5中的某一个MOS管作为电流镜，将其电流复制到负载中的设计。上述设计若要满足高精度的要求，也需要将栅极和漏级电压分别加到负载中的镜像MOS管上，否则就需要采用级联结构，但是级联结构将消耗较大的电压余度。如若将M5作为电流镜将其电流复制到负载中，将直接损失一个M5的栅源电压的绝对值|VGS5|的栅源电压。若将M3作为电流镜，且将栅极和漏级电压分别加到负载中的镜像MOS管上，表面看也仅消耗一个VDS的电压余度，但由(3)式可知，即使参考电流IREF(即流过M3的电流Id3)的电流是确定的，电阻RS和并联数K的取值也存在一定的任意性，这将导致M3有很大可能偏置在距离饱和区边缘较远的饱和区，于是在相同的参考电流IREF下，上述结构所消耗的过驱动电压VDS将大于图1当中的M1的过驱动电压VDS1(且M3的源级并不接地，又增加了负载电路的设计难度，并可能进一步的消耗电压余度)。
附图说明：
图1低电压余度高精度电流镜设计方法示意图。
具体实施方式
本发明采取的技术方案采用一种由偏置产生模块，电流镜模块，负载模块组成的电流镜设计，如图1所示。偏置产生模块包括晶体管M3-M7和Rs，其中晶体管M7是启动电路。电流镜模块包括晶体管M1，电容C1，运算放大器OPA1和参考电流源IREF。负载模块包括晶体管M2和负载部分load。
偏置产生模块的功能是在电流镜镜像过程中，产生可以抵抗电源电压变化的M1，M2的栅、漏级电压。M1的栅极通过一个单位增益负反馈连接的运算放大器连接至M1和M2的漏极，M1的源极连接至M1和M2的栅极。针对不同的IREF，通过调整M3的并联数K和Rs的阻值大小，调整M3的栅极和源极电压，保持其电压差大小为M1的阈值电压的绝对值|VTH1|，将M1，M2偏置在饱和区边缘，减少M1，M2消耗的电压余度，并消除M1，M2漏源电压不一致带来的沟道长度调制效应的影响。电流镜模块的功能是将参考电流IREF镜像到负载模块中，完成参考电流高精度复制的过程。负载模块为可承担高精度操作的电路功能的模块。
偏置产生模块产生一个对电源电压VDD变化不敏感的流过M3的电流Id3，并进一步产生对电源电压VDD变化不敏感的M3的栅极电压和源级电压。由图1可知：
VGS4＝VGS3+ID3RS (1)
即
Figure BDA0002754219810000031
为简化分析，忽略体效应的影响，此时M4和M3的阈值电压相等，即VTH4＝VTH3。(若考虑体效应的影响，只是(3)式的结果有变化，不影响后续的分析过程)
Figure BDA0002754219810000032
IREF为被复制的电流源，由IREF确定M1的栅源电压VGS1：
Figure BDA0002754219810000041
即
Figure BDA0002754219810000042
由(3)式可知，流过M3的电流ID3表达式中不存在和电源电压VDD相关的项，从某种程度上说流过M3的电流ID3被RS和K绑定，而不受VDD的影响。
因流过M3的电流等于流过电阻Rs的电流，即IR3＝ID3，所以M3的源级电压VS3被ID3唯一确定，(6)式即体现了用电阻RS确定M3的源级电压，即M1的栅级电压的思想。若不考虑沟道长度调制效应，则M3的栅源电压VGS3被ID3唯一确定，考虑到M3的源极电压VS3已被ID3唯一确定，所以M3的栅极电压VG3，即Vb也被ID3唯一确定。此时，VS3，Vb均被ID3唯一确定，且VS3被连接到M1的栅极，Vb通过一个单位增益负反馈的运输放大器将Vb钳位给X，Y节点(考虑沟道长度调制时Vb将比理想值偏小，但X，Y节点电压仍然相等)。
此时，X，Y节点电压即M1，M2的漏级电压和M1，M2的栅极电压均被ID3唯一确定，由于ID3与电源电压VDD无关，所以M1，M2的栅极和漏级电压也与电源电压VDD无关。
若设置合适的RS和K值，将VGS3设置为VTH1，则|VGS1|-|VDS1|＝|VTH1|，M1将工作在饱和区边缘，以消耗最少的电压余度。
为此，电路需满足以下条件：
Figure BDA0002754219810000043
其中，RS，K为未知量,VGS1由(5)式给出。等式的最后一项规定了将VGS3设置为|VTH1|。经典值下PMOS的阈值电压的绝对值大于NMOS的阈值电压，所以M3依旧可以维持饱和。
可以解得：
Figure BDA0002754219810000044
Figure BDA0002754219810000045
由此可见，RS和K在满足之前所述的条件下是唯一确定的。
一个二极管连接的NMOS M7，将作为启动电路使用。M7需满足以下条件：
上电时M7导通，提供VDD经M5，M4到地的通路：
VTH4+VTH7+|VTH5|>VDD (9)
电路启动后M7关断：
VGS4+VGS5+|VTH7|>VDD (10)
根据以上分析和计算，偏置产生模块产生对VDD不敏感的M1栅极电压VG1和M1源级电压VD1(即图1中的Vb)，且二者的差值为M1的阈值电压VTH1，将M1偏置于饱和区的边缘，尽可能小的占用电压余度。偏置产生模块的Vb通过一个单位增益负反馈的运算放大器，将X，Y点电压钳位至Vb，运算放大器反相输入端和输出端之间连接的电容是为了避免可能出现的负载和电流镜之间的电流扰动，保证电流镜工作点的高精度稳定。

Claims (3)

1.一种低电压余度高精度电流镜，其特征是，包括偏置产生模块，电流镜模块，负载模块，偏置产生模块包括晶体管M3-M7和电阻Rs，其中晶体管M7是启动电路，电阻Rs一端连接M3源极，另一端接地，串接的M3、M6和串接的M4、M5形成镜像；电流镜模块包括晶体管M1、运算放大器OPA1、电容C和参考电流源IREF，电容C跨接在运算放大器OPA1同相输入端和输出端之间；负载模块包括晶体管M2和负载部分load；
偏置产生模块产生抵抗电源电压变化的M1，M2的栅、漏级电压；M1的漏极通过一个单位增益负反馈连接的运算放大器OPA1连接至M2的漏极，M3的源极连接至M1和M2的栅极；
偏置产生模块产生一个对电源电压VDD变化不敏感的流过M3的电流ID3，并进一步产生对电源电压VDD变化不敏感的M3的栅极电压和源级电压：
VGS4＝VGS3+ID3RS (1)
即
Figure FDA0003647032860000011
其中，VGS4、VGS3分别为M4、M3的栅源电压，ID4为流过M4的电流，μn为沟道中载流子的迁移率，Cox为单位面积的栅 氧化层电容，(W/L)N为M4的宽长比，K为M3的宽长比和M4的宽长比的比例系数，为简化分析，忽略体效应的影响，此时M4和M3的阈值电压相等，即VTH4＝VTH3；
Figure FDA0003647032860000012
IREF为被复制的电流源，由IREF确定M1的栅源电压VGS1：
Figure FDA0003647032860000013
即
Figure FDA0003647032860000014
其中，(W/L)1为M1宽敞比，VTH1为M1的阈值电压，由(3)式可知，流过M3的电流ID3表达式中不存在和电源电压VDD相关的项；
因流过M3的电流等于流过电阻Rs的电流，即IR3＝ID3，所以M3的源级电压VS3被ID3唯一确定，(6)式即体现了用电阻RS确定M3的源级电压，若不考虑沟道长度调制效应，则M3的栅源电压VGS3被ID3唯一确定，考虑到M3的源极电压VS3已被ID3唯一确定，所以M3的栅极电压VG3，即Vb也被ID3唯一确定，此时，VS3，Vb均被ID3唯一确定，且VS3被连接到M1的栅极，Vb通过一个单位增益负反馈的运算放大器OPA1将Vb钳位给X，Y节点；此时，X，Y节点电压即M1，M2的漏级电压和M1，M2的栅极电压均被ID3唯一确定；
若设置合适的RS和K值，将VGS3设置为VTH1，则|VGS1|-|VDS1|＝|VTH1|，M1将工作在饱和区边缘，以消耗最少的电压余度；为此，电路需满足以下条件：
Figure FDA0003647032860000015
其中，(W/L)3为M3宽长比,RS，K为未知量,VGS1由(5)式给出，等式的最后一项规定了将VGS3设置为|VTH1|，解得：
Figure FDA0003647032860000021
Figure FDA0003647032860000022
由此可见，RS和K在满足之前所述的条件下是唯一确定的。
2.如权利要求1所述的低电压余度高精度电流镜，其特征是，针对不同的IREF，通过调整M3的宽长比和M4宽长比的比例系数K和Rs的阻值大小，调整M3的栅极和源极电压，保持其电压差大小为M1的阈值电压的绝对值|VTH1|，将M1，M2偏置在饱和区边缘，减少M1，M2消耗的电压余度，并消除M1，M2漏源电压不一致带来的沟道长度调制效应的影响。
3.如权利要求2所述的低电压余度高精度电流镜，其特征是，一个二极管连接的NMOSM7，将作为启动电路使用，M7需满足以下条件：
上电时M7导通，提供VDD经M5，M4到地的通路：
VTH4+VTH7+|VTH5|>VDD (9)
其中，VTH4、VTH5、VTH7分别为M4、M5和M7的阈值电压，电路启动后M7关断：
VGS4+VGS5+|VTH7|>VDD (10)
VGS4、VGS5分别为M4、M5的栅源电压。
CN202011199795.5A 2020-10-30 2020-10-30 低电压余度高精度电流镜 Active CN112306141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011199795.5A CN112306141B (zh) 2020-10-30 2020-10-30 低电压余度高精度电流镜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011199795.5A CN112306141B (zh) 2020-10-30 2020-10-30 低电压余度高精度电流镜

Publications (2)

Publication Number Publication Date
CN112306141A CN112306141A (zh) 2021-02-02
CN112306141B true CN112306141B (zh) 2022-07-01

Family

ID=74332399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011199795.5A Active CN112306141B (zh) 2020-10-30 2020-10-30 低电压余度高精度电流镜

Country Status (1)

Country Link
CN (1) CN112306141B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113378371B (zh) * 2021-06-04 2022-10-11 厦门市三安集成电路有限公司 二极管电荷模型建立方法及其模型参数萃取方法
CN113422918B (zh) * 2021-06-08 2022-10-18 天津大学 提高动态范围的像素单元、阵列与阵列驱动方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157894B2 (en) * 2002-12-30 2007-01-02 Intel Corporation Low power start-up circuit for current mirror based reference generators
TWI269956B (en) * 2004-12-15 2007-01-01 Ind Tech Res Inst Current mirror with low static current and transconductance amplifier thereof
CN103941792B (zh) * 2013-01-21 2016-06-01 西安电子科技大学 带隙电压基准电路
CN108733129B (zh) * 2018-05-31 2023-04-07 福州大学 一种基于改进型负载电流复制结构的ldo

Also Published As

Publication number Publication date
CN112306141A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
Zhu et al. A 0.45 V, nano-watt 0.033% line sensitivity MOSFET-only sub-threshold voltage reference with no amplifiers
Huang et al. A sub-200nW all-in-one bandgap voltage and current reference without amplifiers
CN112306141B (zh) 低电压余度高精度电流镜
WO2016015523A1 (zh) 一种具有低失调电压高psrr的带隙基准源
JP2000174568A (ja) 差動増幅器
CN109164867B (zh) 全mos基准电流产生电路
CN113608568B (zh) 一种低功耗低电压低温漂的带隙基准电压源
Nagulapalli et al. A 0.55 V bandgap reference with a 59 ppm/° C temperature coefficient
CN111077933A (zh) 一种低温度系数cmos基准电压源
CN108445956A (zh) 一种高电源抑制比低温漂带隙基准电压源
CN105892548A (zh) 一种具有温度补偿功能的基准电压产生电路
Jun et al. A CMOS bandgap reference circuit
CN201041642Y (zh) 一种带负反馈的电源偏置电路
JP2005228160A (ja) 定電流源装置
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
CN110928353B (zh) Ptat电流源电路
Wang et al. An amplifier‐offset‐insensitive and high PSRR subthreshold CMOS voltage reference
JP2007187558A (ja) 温度検出回路
CN115857609A (zh) 一种指数型温度补偿的无运放带隙基准电路
CN113110680B (zh) 一种基准电路的启动电路和基准电路
JP5382697B2 (ja) 基準回路
TWI484316B (zh) 電壓產生器及能帶隙參考電路
CN211087041U (zh) 一种低温度系数cmos基准电压源
CN108181968B (zh) 一种基准电压产生电路
Li et al. A 1-V piecewise curvature-corrected CMOS bandgap reference

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant