CN110928353B - Ptat电流源电路 - Google Patents
Ptat电流源电路 Download PDFInfo
- Publication number
- CN110928353B CN110928353B CN201911166501.6A CN201911166501A CN110928353B CN 110928353 B CN110928353 B CN 110928353B CN 201911166501 A CN201911166501 A CN 201911166501A CN 110928353 B CN110928353 B CN 110928353B
- Authority
- CN
- China
- Prior art keywords
- current source
- transistor
- pmos
- tube
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- NRZWYNLTFLDQQX-UHFFFAOYSA-N p-tert-Amylphenol Chemical compound CCC(C)(C)C1=CC=C(O)C=C1 NRZWYNLTFLDQQX-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供了一种PTAT电流源电路，包括：误差运放；第一晶体管，包括第一PN结，所述第一PN结的P型区域连接第一电流源和所述误差运放的反相端；第二晶体管，包括第二PN结，所述第二PN结的P型区域通过串联的电阻连接第二电流源和所述误差运放的同相端；其中，所述误差运放的输出端连接所述第一电流源、所述第二电流源和输出电流源，用以控制所述第一电流源、所述第二电流源和所述输出电流源，所述输出电流源的输出为所述PTAT电流源电路的输出。本发明电路简单有效，布版图的面积小，成本低，功耗小，极大的减小了误差运放的失调电压和面积。
Description
技术领域
本发明涉及电子电路领域，具体地，涉及一种PTAT电流源电路。
背景技术
高精度，高一致性且高电源抑制比的偏置电路在许多高精度要求的电路中有需求，特别是在温度传感器，直接决定了传感器的一致性和精度。这种高一致性且高电源抑制比的电流源或者电压成为传感器性能的决定性因素。
专利文献CN 107992142A公开了一种模拟集成电路领域的高电源抑制比基准电流源，该基准电流源具有启动电路、基准单元和反馈电路，包括控制端、电源端、基准提供端和接地端，其控制端接收控制信号VCON，其电源端耦接至外部电源VCC，其基准提供端提供一与绝对温度成正比的PTAT(Proportional To Absolute Temperature)电流。其电路结构仍然较为复杂，一致性不能满足目前的需求。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种PTAT电流源电路。
根据本发明提供的一种PTAT电流源电路，包括：
误差运放；
第一晶体管，包括第一PN结，所述第一PN结的P型区域连接第一电流源和所述误差运放的反相端；
第二晶体管，包括第二PN结，所述第二PN结的P型区域通过串联的电阻连接第二电流源和所述误差运放的同相端；
其中，所述误差运放的输出端连接所述第一电流源、所述第二电流源和输出电流源，用以控制所述第一电流源、所述第二电流源和所述输出电流源，所述输出电流源的输出为所述PTAT电流源电路的输出。
优选地，所述第一电流源和所述第二电流源分别为由两个PMOS管串联形成共源共栅形结构的电流源。
优选地，还包括串联在第三电流源上的电阻R22和电阻R23，所述第三电流源为由两个PMOS管串联形成共源共栅形结构的电流源；
所述第一晶体管和所述第二晶体管均为三极管，所述第一晶体管和所述第二晶体管的基极连接在电阻R22和电阻R23之间。
优选地，所述误差运放包括：
三极管Q23，基极连接所述第一电流源；
三极管Q24，基极连接所述第二电流源；
NMOS管N23，漏极连接三极管Q23和三极管Q24的发射极。
优选地，所述误差运放还包括：
NMOS管N30，源极连接三极管Q23的集电极，漏极连接所述第一电流源和所述第二电流源；
NMOS管N31，源极连接三极管Q24的集电极，与NMOS管N30构成共源共栅的输入对管。
优选地，所述误差运放还包括：一对对称的共源共栅的负载管，分别连接在NMOS管N30和NMOS管N31的漏极。
优选地，所述对称的共源共栅的负载管包括：
共源共栅的PMOS管P28和PMOS管P30,PMOS管P30的漏极连接NMOS管N30的漏极；
共源共栅的PMOS管P29和PMOS管P31，PMOS管P31的漏极连接NMOS管N31的漏极；
NMOS管N31的漏极连接PMOS管P28和PMOS管P29的栅极。
优选地，NMOS管N30的漏极连接所述输出电流源，所述输出电流源为PMOS管P32和PMOS管P33串联形成共源共栅的输出电流源；
NMOS管N30的漏极连接PMOS管P32的栅极，PMOS管P33的漏极作为所述PTAT电流源电路的输出。
优选地，还包括：
由PMOS管P25和PMOS管P26组成的第四电流源给接成二极管形式的NMOS管N21提供电流，该电流再镜像到NMOS管N22、NMOS管N23和NMOS管N24；
NMOS管N22提供的电流为接成二极管形式的PMOS管P27提供电流，形成Vgs供给所述第一电流源、所述第二电流源、所述第三电流源、所述第四电流源、PMOS管P30、PMOS管P31和PMOS管P33；
NMOS管N24的漏极连接三极管Q25的发射极，三极管Q25的集电极连接PMOS管P33的漏极，三极管Q25的集电极连接NMOS管N32的源极，NMOS管N32的漏极连接接成二极管形式的PMOS管P34的漏极，补偿消除PMOS管P32和PMOS管P33叠加的基极电流。
优选地，PMOS管P34为PMOS电流源P35提供镜像，PMOS电流源P35再为二极管形式的NMOS管N25提供电流，NMOS管N25和NMOS管N26形成镜像，电流源I21通过PMOS管P38和PMOS管P39镜像后与NMOS管N26的电流进行比较；
当启动完成后NMOS管N26的电流比PMOS管P39的电流更大，将拉低启动NMOS管N27和NMOS管N28的栅极电压从而切断启动电路；
当电路自启动前，NMOS管N26管的电流比PMOS管P39的电流更小，使得NMOS管N27和NMOS管N28的栅极为高，NMOS管N27和NMOS管N28导通从而拉低所述第一电流源、所述第二电流源、所述第三电流源、所述第四电流源、PMOS管P30、PMOS管P31和PMOS管P33的栅极电压驱动电路自启动。
与现有技术相比，本发明具有如下的有益效果：
通过简单有效的电路设计，利用高增益且高对称性误差运放，通过采用三极管作为运放输入对管极大的减小了运放的输入失调电压，在通过基极电流补偿技术补偿基极电流引起的误差，同时采用共源共栅技术，极大的提高了PTAT电流源或者PTAT电压的一致性和电源抑制比。
本发明电路简单有效，布版图的面积小，成本低，功耗小，通过使用三极管作为误差运放的输入极，极大的减小了误差运放的失调电压和面积。同时运用基极电流补偿技术消除了三极管基极电流带来的误差，同时电路包括了简单有效的自启动电路。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明的原理图；
图2为本发明实施例的结构示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
本发明是设计了一种精确PTAT电流源集成电路。利用不同电流密度的三极管PN结或者二极管PN结的正向电压差除以一个电阻，得到一个电流，该电流镜像出所需要的电流源，如果电阻的温度特性很小，该电流源为与绝对温度成正比的PTAP电流(ProportionalTo Absolute Temperature)。利用这个电流源重新流经同种类型的电阻，就可以产生与绝对温度成正比的PTAT电压(Proportional To Absolute Temperature)。这种电流和电压有许多应用，尤其是用于产生模拟输出温度传感器，或者给芯片的其他模块提供偏置。
对于高精度的温度传感器及其他一些高精度应用，需要该电流源有很高的精度，或者说当电流源流经同种类型的电阻产生的压差需要有很高的精度。这种精度体现在不经修调前不同的芯片之间的一致性要求很高，同时要求不同的供电电源电压下该电流源变化率很小，也就是电源抑制比高。
本发明的电路包括2路电流源流经不同面积的三极管，其中电流密度小的一路三极管串联一个电阻，利用一个高增益的误差运放将运放的同相端和反相端钳位成相同的电压。通过反馈环路，运放的输出控制上述2路电流源。三极管不同的电流密度条件下形成的压差降落在上述电阻从而确定该电流源电流大小。形成的电流源再镜像出所需的电流。另外电路带有自启动电路。
如图1所示，Q11和Q12是PNP三极管，这2个三极管的面积不等。三极管Q12的发射极接电阻R11，R11的另一端接电流源I13和误差运放I11的同相端，Q11的发射极接电流源I12和误差运放I11的反相端。误差运放的反馈通过输出控制电流源I12和I13，同时控制输出电流源I14，I14输出电流为所需的PTAT电流Iout。
由于误差运放的增益非常高，可以认为运放虚短，则R11上端的电压和Q11的发射极的电压近似相等。由此，Q11和Q12的电流密度比值和R11的大小以及运放失调电压共同决定了电流I13的值，进而确定的I14的输出电流Iout的值。
有如下等式：
其中的β就是三极管Q11和三极管Q12的电流密度的比值。k是玻尔兹曼常数，T是绝对温度，q是单位电荷量，Vos是运放的输入失调电压。
图2为本发明实施例的电路图，但具体实现并不局限于图二所示电路图。
图1中的三极管Q11和三极管Q12对应图2中的三极管Q21和Q22，这2个三极管的基极接电阻R22和R23的串联端，这是基于误差运放的共模输入范围的要求需要将Q21和Q22的基极电位比地高，图2只是一种实现抬高电压的方法，但并不局限于通过电阻抬高电压的方法，其他的通过MOS管或者三极管都可以达到相同的目的。图1电阻R11对应图2的电阻R21。Q22的发射极接电阻R21，同时接误差运放的输入管Q24的基极。图1中的I13对应图2中的由PMOS管P22和P24串联形成共源共栅结构电流源，同理，图1中的I12对应图2中的由PMOS管P21和P23串联形成共源共栅结构电流源。P24的漏端接电阻R21的上端并同时接误差运放的输入三极管Q24的基极。P23的漏端接三极管Q21的发射极和误差运放输入三极管Q23的基极。
套筒式误差运放由NMOS管N23提供尾电流源，NPN三极管Q23和Q24组成运放的输入对管，采用NPN三极管作为运放的输入级能够在最小的面积条件下实现最小的运放输入失调电压，NMOS管N30和N31组成输入对管的共源共栅管以提高运放的增益和电源抑制比。对称的共源共栅PMOS管P28和P30，P29和P31共同组成套筒式误差运放的负载管。共源共栅的结构同样提高了误差运放的增益和电源抑制比。NPN三极管Q23的基极接三极管Q21的发射极和P23的漏极，NPN三极管Q24的基极接电阻R21的上端和P24的漏极。Q23和Q24的发射极共同接尾电流NMOS管N23的漏极。N30源漏极串联在Q23的集电极和P30的漏极并输出控制PMOS电流源，N31的源漏极串联在Q24的集电极和P31的漏极并控制负载管P28和P29的栅极。
由于误差运放的输入极有NPN三极管Q23和Q24组成，三极管的基极将消耗电流，这将导致由P22和P24形成的电流源的电流与电阻R21的电流以及Q22的发射极电流并不相等，同样由P21和P23形成的电流源的电流与Q21的发射极的电流也不相等。而只有电阻R21上的电压为PTAT电压，在电阻R21的温度系数较小的情况下，从而R21上的电流为PTAT电流。所以PMOS电流源P22和P24的电流为PTAT电流加上Q24的基极电流，将P22的电流镜像得到的也是一个PTAT电流加上一个基极电流，所以可以知道，由P32和P33共源共栅组成的镜像电流源流过的电流也是一个PTAT电流和三极管基极电流的和。本发明通过由NMOS管N24和NPN三极管Q25，NMOS管N32和PMOS管P34组成的基极电流补偿电流将P32和P33电流源的叠加的基极电流再补偿消除，所以输出电流Iout为PTAT电流。
PMOS管P25和P26组成的电流源同时给接成二极管形式的NMOS管N21供电，该电流再镜像到NMOS管N22和N23和N24。N22提供的电流为接成二极管形式PMOS管P27提供电流，形成Vgs供给各路PMOS共源共栅管的栅极，包括P37，P23，P24，P26，P30，P31和P33。N23为套筒运放提供尾电流源，通过设计P28，P29，P30，P31管与其他PMOS电流源尺寸匹配，可以使得P30漏极的电压和P31漏极的电压精确相等，从而使得误差运放的系统失调为零。N24电流源与N23电流源镜像，使得Q25电流和Q24电流成比例，可以实现误差运放的输入基极电流的精确补偿。PMOS电流源P36和P37为NMOS管N29和电阻R23和电阻R22提供电流，通过设计R23和R22的电阻值和N29的尺寸，可以得到合适的三极管Q21和Q22基极电压和N29栅极电压，N29栅极电压提供给NMOS管N30，N31，N32管的栅极，提高了电路的电源抑制比，同时使得匹配的NPN管Q23，Q24和Q25所处的环境一致从而实现精确的匹配。
接成二极管形式的PMOS管P34为PMOS电流源P35提供镜像，P35电流源再为二极管形式的N25提供电流，N25和N26形成镜像，该镜像电流为电路启动完成的标志。电流源I21通过PMOS管P38和P39镜像后与N26管的电流进行比较。当启动完成后N26的电流比P39的电流更大，将拉低启动NMOS管N27和N28的栅极电压从而切断启动电路。当电路自启动前，N26管的电流比P39的电流更小，使得N27和N28的栅极为高，N27和N28导通从而拉低PMOS电流源的栅极电压驱动电路的自启动。当然，自启动电路的具体实现有其他的方式，比如P39管电流可以采用倒宽长比的管子而减小面积，当然甚至可以使用电阻替代。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
Claims (2)
1.一种PTAT电流源电路，其特征在于，包括：
误差运放；
第一晶体管，包括第一PN结，所述第一PN结的P型区域连接第一电流源和所述误差运放的反相端；
第二晶体管，包括第二PN结，所述第二PN结的P型区域通过串联的电阻连接第二电流源和所述误差运放的同相端；
其中，所述误差运放的输出端连接所述第一电流源、所述第二电流源和输出电流源，用以控制所述第一电流源、所述第二电流源和所述输出电流源，所述输出电流源的输出为所述PTAT电流源电路的输出；
所述第一电流源和所述第二电流源分别为由两个PMOS管串联形成共源共栅形结构的电流源；
还包括串联在第三电流源上的电阻R22和电阻R23，所述第三电流源为由两个PMOS管串联形成共源共栅形结构的电流源；
所述第一晶体管和所述第二晶体管均为三极管，所述第一晶体管和所述第二晶体管的基极连接在电阻R22和电阻R23之间；
所述误差运放包括：
三极管Q23，基极连接所述第一电流源；
三极管Q24，基极连接所述第二电流源；
NMOS管N23，漏极连接三极管Q23和三极管Q24的发射极；
所述误差运放还包括：
NMOS管N30，源极连接三极管Q23的集电极，漏极连接所述第一电流源和所述第二电流源；
NMOS管N31，源极连接三极管Q24的集电极，与NMOS管N30构成共源共栅的输入对管；
所述误差运放还包括：一对对称的共源共栅的负载管，分别连接在NMOS管N30和NMOS管N31的漏极；
所述对称的共源共栅的负载管包括：
共源共栅的PMOS管P28和PMOS管P30,PMOS管P30的漏极连接NMOS管N30的漏极；
共源共栅的PMOS管P29和PMOS管P31，PMOS管P31的漏极连接NMOS管N31的漏极；
NMOS管N31的漏极连接PMOS管P28和PMOS管P29的栅极；
NMOS管N30的漏极连接所述输出电流源，所述输出电流源为PMOS管P32和PMOS管P33串联形成共源共栅的输出电流源；
NMOS管N30的漏极连接PMOS管P32的栅极，PMOS管P33的漏极作为所述PTAT电流源电路的输出；
由PMOS管P25和PMOS管P26组成的第四电流源给接成二极管形式的NMOS管N21提供电流，该电流再镜像到NMOS管N22、NMOS管N23和NMOS管N24；
NMOS管N22提供的电流为接成二极管形式的PMOS管P27提供电流，形成Vgs供给所述第一电流源、所述第二电流源、所述第三电流源、所述第四电流源、PMOS管P30、PMOS管P31和PMOS管P33；
NMOS管N24的漏极连接三极管Q25的发射极，三极管Q25的集电极连接PMOS管P33的漏极，三极管Q25的集电极连接NMOS管N32的源极，NMOS管N32的漏极连接接成二极管形式的PMOS管P34的漏极，补偿消除PMOS管P32和PMOS管P33叠加的基极电流。
2.根据权利要求1所述的PTAT电流源电路，其特征在于，PMOS管P34为PMOS电流源P35提供镜像，PMOS电流源P35再为二极管形式的NMOS管N25提供电流，NMOS管N25和NMOS管N26形成镜像，电流源I21通过PMOS管P38和PMOS管P39镜像后与NMOS管N26的电流进行比较；
当启动完成后NMOS管N26的电流比PMOS管P39的电流更大，将拉低启动NMOS管N27和NMOS管N28的栅极电压从而切断启动电路；
当电路自启动前，NMOS管N26管的电流比PMOS管P39的电流更小，使得NMOS管N27和NMOS管N28的栅极为高，NMOS管N27和NMOS管N28导通从而拉低所述第一电流源、所述第二电流源、所述第三电流源、所述第四电流源、PMOS管P30、PMOS管P31和PMOS管P33的栅极电压驱动电路自启动。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911166501.6A CN110928353B (zh) | 2019-11-25 | 2019-11-25 | Ptat电流源电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911166501.6A CN110928353B (zh) | 2019-11-25 | 2019-11-25 | Ptat电流源电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110928353A CN110928353A (zh) | 2020-03-27 |
| CN110928353B true CN110928353B (zh) | 2021-06-18 |
Family
ID=69851804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911166501.6A Active CN110928353B (zh) | 2019-11-25 | 2019-11-25 | Ptat电流源电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110928353B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114265461A (zh) * | 2021-12-15 | 2022-04-01 | 深圳飞骧科技股份有限公司 | 一种基准电压源 |
| US20240077902A1 (en) * | 2022-09-06 | 2024-03-07 | Sandisk Technologies Llc | Current reference circuit with process, voltage, and wide-range temperature compensation |
| CN118032148B (zh) * | 2024-04-11 | 2024-06-25 | 苏州领慧立芯科技有限公司 | 一种集成温度传感器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456197C (zh) * | 2005-12-23 | 2009-01-28 | 深圳市芯海科技有限公司 | 低温度系数带隙基准参考电压源 |
| CN101788835B (zh) * | 2010-03-19 | 2011-12-21 | 中国人民解放军国防科学技术大学 | 自适应基极电流补偿曲率校正的带隙基准源 |
| CN103412595A (zh) * | 2013-06-20 | 2013-11-27 | 中国矿业大学 | 一种基于ptat电流的低电源依赖性带隙基准电压电路设计 |
| CN104503528B (zh) * | 2014-12-24 | 2016-03-30 | 电子科技大学 | 一种降低失调影响的低噪声带隙基准电路 |
| IT201700117023A1 (it) * | 2017-10-17 | 2019-04-17 | St Microelectronics Srl | Circuito di riferimento bandgap, dispositivo e procedimento corrispondenti |
-
2019
- 2019-11-25 CN CN201911166501.6A patent/CN110928353B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110928353A (zh) | 2020-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110928353B (zh) | Ptat电流源电路 | |
| EP1769301B1 (en) | A proportional to absolute temperature voltage circuit | |
| US6900689B2 (en) | CMOS reference voltage circuit | |
| US8378735B2 (en) | Die temperature sensor circuit | |
| US4525663A (en) | Precision band-gap voltage reference circuit | |
| EP0194031B1 (en) | Cmos bandgap reference voltage circuits | |
| US5796244A (en) | Bandgap reference circuit | |
| US7612606B2 (en) | Low voltage current and voltage generator | |
| WO1996039652A1 (en) | Integrated circuit temperature sensor with a programmable offset | |
| JP2000513853A (ja) | 精密バンドギャップ基準回路 | |
| US8179115B2 (en) | Bandgap circuit having a zero temperature coefficient | |
| WO2005069098A1 (en) | A low offset bandgap voltage reference | |
| US6774711B2 (en) | Low power bandgap voltage reference circuit | |
| US20130106391A1 (en) | Low Voltage, Low Power Bandgap Circuit | |
| US20060038608A1 (en) | Band-gap circuit | |
| US8933684B2 (en) | Voltage generator and bandgap reference circuit | |
| US4302718A (en) | Reference potential generating circuits | |
| US7395308B1 (en) | Grounded emitter logarithmic circuit | |
| JP2006109349A (ja) | 定電流回路及びその定電流回路を使用したシステム電源装置 | |
| US7852144B1 (en) | Current reference system and method | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| Kaushik et al. | Design of folded cascode op amp and its application–bandgap reference circuit | |
| TWI716323B (zh) | 電壓產生器 | |
| CN109324655A (zh) | 一种高精度指数型温度补偿cmos带隙基准电路 | |
| CN117742436A (zh) | 增益和温度容限带隙电压基准 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 200241 Room 366, Building 2, No. 588 Zixing Road, Minhang District, Shanghai Patentee after: Sensylink Microelectronics Co.,Ltd. Country or region after: China Address before: 201108 room A320, building 1, 2588 Hongmei South Road, Minhang District, Shanghai Patentee before: SHANGHAI SENSYLINK MICROELECTRONICS Co.,Ltd. Country or region before: China |