CN117539318B - 一种高电源抑制比的无片外电容ldo电路 - Google Patents
一种高电源抑制比的无片外电容ldo电路 Download PDFInfo
- Publication number
- CN117539318B CN117539318B CN202410031544.8A CN202410031544A CN117539318B CN 117539318 B CN117539318 B CN 117539318B CN 202410031544 A CN202410031544 A CN 202410031544A CN 117539318 B CN117539318 B CN 117539318B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- circuit
- mos
- tube
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 65
- 230000001052 transient effect Effects 0.000 claims abstract description 35
- 230000008030 elimination Effects 0.000 claims abstract description 17
- 238000003379 elimination reaction Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本申请提出了一种高电源抑制比的无片外电容LDO电路，包括：一阶带隙基准电路、推挽误差放大器、瞬态增强电路、负电容电路和输出电路，其中，一阶带隙基准电路连接推挽误差放大器；瞬态增强电路包括过冲消除电路和欠冲消除电路；过冲消除电路连接负电容电路；欠冲消除电路一端连接推挽误差放大器，另一端连接负电容电路；推挽误差放大器设置两级输入，第一级输入通过共栅极的方式向第二级输入，第二级同比例复制第一级输入，且推挽误差放大器与输出电路中的功率管栅极连接，降低输出电路中的功率管充放电时间；负电容电路连接输出电路中的功率管并向其输出中频段电流。该方案为实现低功耗和高电源抑制比的要求提供了全新的可能性。
Description
技术领域
本申请涉及集成电路技术领域，尤其是涉及一种高电源抑制比的无片外电容LDO电路。
背景技术
低压差线性稳压器（LDO）是广泛应用于无线能量传输和电池供电系统的关键元件。当前，LDO的发展趋势之一是实现高稳定性、大电流输出和快速瞬态响应。然而，当LDO面临负载电流突变时，可能会导致输出电压的纹波增加。随着工艺技术的进步和工作频率的提高，尤其是在负载电流变化较大的情况下，这种影响变得更加显著。因此，优化LDO的快速瞬态响应变得非常重要。无片外电容LDO是近年来逐渐兴起的产品，其具备简化的电路设计、小巧的体积和经济实惠的成本优势。尤其对于射频和模拟电路的保护场景而言，无片外电容LDO更加适用。因此，它在电源管理集成电路（PMIC）领域受到越来越多的青睐。
当前，无片外电容LDO的研究热点主要集中在瞬态响应特性和电源抑制性能方面。在瞬态响应方面，一项研究提出了一种基于缓冲翻转电压跟随器的LDO。该结构利用FVF的低阻抗特性实现大宽带，以增强瞬态响应特性。与基于经典运放的LDO相比，基于FVF结构的LDO在瞬态响应性能方面表现明显优越。然而，该结构的负载调整率较差，并且输入电压范围较小，不适用于宽电压范围的应用场景。在电源抑制比方面，一项研究提出了一种适用于无片外电容LDO的自适应电源噪声消除方式。该方法通过将电源噪声自适应地注入功率管衬底中，而无需像FFRC那样添加额外的加法电路。然而，ASRC的自适应电路比较复杂，并且由于ASRC中包含一个比例缩小的功率管拷贝管，其静态电流与负载电流成正比，造成了较大的静态功耗。
发明内容
为达到上述目的，本申请采用下述技术方案：
在本申请提供了一种高电源抑制比的无片外电容LDO电路，包括：一阶带隙基准电路、推挽误差放大器、瞬态增强电路、负电容电路和输出电路，其中，一阶带隙基准电路连接推挽误差放大器；瞬态增强电路包括过冲消除电路和欠冲消除电路；过冲消除电路连接负电容电路；欠冲消除电路一端连接推挽误差放大器，另一端连接负电容电路；推挽误差放大器设置两级输入，第一级输入通过共栅极的方式向第二级输入，第二级同比例复制第一级输入，且推挽误差放大器与输出电路中的功率管栅极连接，降低输出电路中的功率管充放电时间；负电容电路连接输出电路中的功率管并向其输出中频段电流。
该方案设计大摆率推挽误差放大器来提升瞬态响应特性，结合负电容产生的中频段电流注入功率管栅极来抵消电源噪声，适用于片上电源管理芯片领域，为实现低功耗和高电源抑制比的要求提供了全新的可能性。
具体的，推挽误差放大器包括：MOS管M1~M7和MOS管M10~M12；MOS管M1的源极同时连接一阶带隙基准电路和MOS管M5的源极，栅极同时连接MOS管M4的栅极、漏极和MOS管M3的漏极；MOS管M2的栅极连接MOS管M10的栅极，MOS管M2的源极接地；MOS管M3的栅极连接MOS管M6的栅极，MOS管M3的源极接地；MOS管M4的源极连接第一输出端；MOS管M5的漏极连接MOS管M6的漏极，且与MOS管M5的的栅极短接；MOS管M7的漏极同时连接MOS管M11的漏极、栅极和MOS管M12的栅极；MOS管M11的源极连接电源电压，MOS管M11的栅极与MOS管M12的栅极连接；MOS管M12的漏极同时连接MOS管M10的漏极、输出电路和瞬态增强电路。
所设计的推挽误差放大器由M1-M12构成，第一级通过共栅极的方式输入，第二级将同比例复制第一级输入跨导，通过电流求和电路输出以加速功率管栅极的充放电时间，从而提升瞬态响应特性。
具体的，输出电路包括：电阻器R1、电容C1、MOS管M8、MOS管M9和功率管MP；电阻器R1的一端同时连接MOS管M12的漏极、MOS管M10的漏极和瞬态增强电路，电阻器R1的另一端连接电容C1的一端；电容C1的另一端同时连接第二输出端和MOS管M9的漏极、功率管MP的漏极、瞬态增强电路和负电容电路；功率管MP的源极连接电源电压；MOS管M9的栅极同时连接MOS管M5的栅极、MOS管M5的漏极和MOS管M6的漏极，MOS管M9的源极同时连接MOS管M8的漏极、MOS管M8的栅极和MOS管M7的栅极。
具体的，过冲消除电路包括MOS管M23~M25、电阻器R5和电容C4，欠冲消除电路包括MOS管M13~M16、电阻器R2和电容C2；电阻器R2的一端同时连接MOS管M14的栅极、MOS管M14的漏极，电阻器R2的另一端同时连接MOS管M15的栅极、电容C2的一端和MOS管M13的栅极；电容C2的另一端连接电容C1远离电阻器R1的一端；MOS管M16的栅极同时连接MOS管M13的漏极和MOS管M15的漏极，MOS管M16的漏极同时连接负电容电路和MOS管M12和MOS管M10的漏极；电阻器R5的一端同时连接MOS管M23的栅极、MOS管M23的漏极，电阻器R5的另一端同时连接MOS管M24的栅极和电容C4；MOS管M24的漏极连接MOS管M25的栅极，MOS管M24的源极同时连接第二输出端和MOS管M25的漏极、MOS管M23的源极、功率管MP的漏极、电容C1远离电阻器R1的一端、电容C2靠近电容C1的一端和MOS管M9的漏极，其中，过冲消除电路的工作原理类似电流比较器。
具体的，负电容电路包括MOS管M17~M22、电阻器R3、电阻器R4和电容C3；电容C3的一端同时连接MOS管M17的栅极、MOS管M16的漏极、MOS管M12和MOS管M10的漏极、电阻器R1远离电容C1的一端和功率管MP的栅极，另一端同时连接电阻器R3的一端、MOS管M18的漏极和MOS管M20的漏极；电阻器R3的另一端同时连接电阻器R4和MOS管M21的栅极；MOS管M17的源极连接MOS管M20的栅极；MOS管M18栅极同时连接MOS管M19的栅极、漏极和MOS管M21的漏极；MOS管M22的漏极同时连接MOS管M20和MOS管M21的源极，MOS管M22的源极连接电源；MOS管M18~M22工作在负反馈状态下。
具体的，还包括电流计I1~I4；电流计I1一端同时连接MOS管M14的栅极和漏极，电流计I1另一端接地；电流计I2一端连接MOS管M17的源极和MOS管M20的栅极，电流计I2另一端接地；电流计I3一端同时连接MOS管M23的漏极和栅极，电流计I3另一端接地；电流计I4一端同时连接MOS管M24的漏极和MOS管M25的栅极，电流计I4另一端接地。
具体的，MOS管M23和MOS管M24处在同一偏置电压下，并与电阻器R3和电容C4组成延迟单元。
具体的，电阻器R1和电容C1对一种高电源抑制比的无片外电容LDO电路进行密勒补偿。
本申请的有益效果如下：
实现了一个快速瞬态响应、中频段高电源抑制比的无片外电容LDO，同时电路具有低功耗性能，通过设计大摆率推挽误差放大器来提升瞬态响应特性，结合负电容产生的中频段电流注入功率管栅极来抵消电源噪声，解决在中频段电源抑制性能下降的问题。具体的，当输出电压因负载电流变化发生向上的突变，由于M23和M24处在同一偏置下，结合R5和C4构成的延迟单元，此时M25栅极将产生一个向上跳变，为输出泄放电流从而减少过冲电压。欠冲消除电路由M13-M16、R2和C2组成，通过C2感应输出因负载电流变化发生向下的突变，此时M16将产生一个向上跳变，从而为功率管栅极泄放电流来减小欠冲电压，功率管MP被设计为PMOS，提升了LDO低频电源抑制比并减小压差，结合负电容技术最大化电源抑制性能，整个LDO电路通过R1和C1进行密勒补偿，通过R1将C1生成的右半平面零点移动至左半平面，结合C1和R1生成的左半平面极点保证系统有足够的相位裕度，确保了电路稳定运行。从而可以广泛应用于高速低压光通信集成电路的场景下，成为一种有效的电源管理解决方案。
附图说明
包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本申请的原理。将容易认识到其它实施例和实施例的很多预期优点，因为通过引用以下详细描述，它们变得被更好地理解。附图的元件不一定是相互按照比例的。同样的附图标记指代对应的类似部件。
图1是根据本申请实施例的一种高电源抑制比的无片外电容LDO电路的电路图；
图2是根据本申请实施例的一种高电源抑制比的无片外电容LDO电路的瞬态响应仿真结果的示意图；
图3是LDO在有无负电容电路下的电源抑制比仿真结果的示意图；
图4是根据本申请实施例的一种高电源抑制比的无片外电容LDO电路的LDO的环路稳定性仿真结果的示意图。
具体实施方式
在以下详细描述中，参考附图，该附图形成详细描述的一部分，并且通过其中可实践本申请的说明性具体实施例来示出。对此，参考描述的图的取向来使用方向术语，例如“顶”、“底”、“左”、“右”、“上”、“下”等。因为实施例的部件可被定位于若干不同取向中，为了图示的目的使用方向术语并且方向术语绝非限制。应当理解的是，可以利用其他实施例或可以做出逻辑改变，而不背离本申请的范围。因此以下详细描述不应当在限制的意义上被采用，并且本申请的范围由所附权利要求来限定。
图1是根据本申请实施例的一种高电源抑制比的无片外电容LDO电路的电路图，如图1所示，一种高电源抑制比的无片外电容LDO电路，包括：一阶带隙基准电路、推挽误差放大器、瞬态增强电路、负电容电路和输出电路，其中，一阶带隙基准电路连接推挽误差放大器；瞬态增强电路包括过冲消除电路和欠冲消除电路；过冲消除电路连接负电容电路；欠冲消除电路一端连接推挽误差放大器，另一端连接负电容电路；推挽误差放大器设置两级输入，第一级输入通过共栅极的方式向第二级输入，第二级同比例复制第一级输入，且推挽误差放大器与输出电路中的功率管栅极连接，降低输出电路中的功率管充放电时间；负电容电路连接输出电路中的功率管并向其输出中频段电流。
具体的，推挽误差放大器包括：MOS管M1~M7和MOS管M10~M12。
推挽误差放大器中各元件连接方式如下：MOS管M1的源极同时连接一阶带隙基准电路和MOS管M5的源极，栅极同时连接MOS管M4的栅极、漏极和MOS管M3的漏极；MOS管M2的栅极连接MOS管M10的栅极，源极接地；MOS管M3的栅极连接MOS管M6的栅极，源极接地；MOS管M4的源极连接第一输出端；MOS管M5的漏极连接MOS管M6的漏极，且与MOS管M5的的栅极短接；MOS管M7的漏极同时连接MOS管M11的漏极、栅极和MOS管M12的栅极；MOS管M11的源极连接电源电压，栅极与MOS管M12的栅极；MOS管M12的漏极同时连接MOS管M10的漏极、输出电路和瞬态增强电路。
所设计的推挽误差放大器第一级通过共栅极的方式输入，第二级将同比例复制第一级输入跨导，通过电流求和电路输出以加速功率管栅极的充放电时间，从而提升瞬态响应特性。然而，在快速响应的同时也带来了更大的过冲电压和欠冲电压。
具体的，输出电路包括：电阻器R1、电容C1、MOS管M8、MOS管M9和功率管MP。
输出电路中各元件连接方式如下：电阻器R1的一端同时连接MOS管M12的漏极、MOS管M10的漏极和瞬态增强电路，另一端连接电容C1的一端；电容C1的另一端同时连接第二输出端和MOS管M9的漏极、功率管MP的漏极、瞬态增强电路和负电容电路；功率管MP的源极连接电源电压；MOS管M9的栅极同时连接MOS管M5的栅极、漏极和MOS管M6的漏极，源极同时连接MOS管M8的漏极、栅极和MOS管M7的栅极。
具体的，瞬态增强电路包括过冲消除电路和欠冲消除电路；过冲消除电路包括MOS管M23~M25、电阻器R5和电容C4，欠冲消除电路包括MOS管M13~M16、电阻器R2和电容C2。
瞬态增强电路中各元件连接方式如下：电阻器R2的一端同时连接MOS管M14的栅极、漏极，另一端同时连接MOS管M15的栅极、电容C2的一端和MOS管M13的栅极；电容C2的另一端连接电容C1远离电阻器R1的一端；MOS管M16的栅极同时连接MOS管M13的漏极和MOS管M15的漏极，漏极同时连接负电容电路和MOS管M12和MOS管M10的漏极；电阻器R5的一端同时连接MOS管M23的栅极、漏极，另一端同时连接MOS管M24的栅极和电容C4；MOS管M24的漏极连接MOS管M25的栅极，MOS管M24的源极同时连接第二输出端和MOS管M25的漏极、MOS管M23的源极、功率管MP的漏极、电容C1远离电阻器R1的一端、电容C2靠近电容C1的一端和MOS管M9的漏极。
过冲消除电路的工作原理类似电流比较器，当输出电压因负载电流变化发生向上的突变，由于M23和M24处在同一偏置下，结合R5和C4构成的延迟单元，此时M25栅极将产生一个向上跳变，为输出泄放电流从而减少过冲电压。欠冲消除电路由M13~M16、R2和C2组成，通过C2感应输出因负载电流变化发生向下的突变，此时M16将产生一个向上跳变，从而为功率管栅极泄放电流来减小欠冲电压。上述结构结合简单RC密勒补偿保证了系统的稳定性，从而实现一个高瞬态响应的无片外电容LDO电路。
为了解决中频段电源抑制性能退化的问题，本设计提出了负电容技术，负电容电路包括MOS管M17~M22、电阻器R3、电阻器R4和电容C3。
负电容电路中各元件连接方式如下：电容C3的一端同时连接MOS管M17的栅极、MOS管M16的漏极、MOS管M12和MOS管M10的漏极、电阻器R1远离电容C1的一端和功率管MP的栅极，另一端同时连接电阻器R3的一端、MOS管M18的漏极和MOS管M20的漏极；电阻器R3的另一端同时连接电阻器R4和MOS管M21的栅极；MOS管M17的源极连接MOS管M20的栅极；MOS管M18栅极同时连接MOS管M19的栅极、漏极和MOS管M21的漏极；MOS管M22的漏极同时连接MOS管M20和MOS管M21的源极，源极连接电源。
M18~M22构成的运放工作在负反馈状态下，此时的C3的一端接在功率管栅极处，为其注入中频段的反向电流，从而消除在中频段功率管栅极处的噪声。
此外，本设计方案中还包括电流计I1~I4；电流计I1一端同时连接MOS管M14的栅极和漏极，电流计I1另一端接地；电流计I2一端连接MOS管M17的源极和MOS管M20的栅极，电流计I2另一端接地；电流计I3一端同时连接MOS管M23的漏极和栅极，电流计I3另一端接地；电流计I4一端同时连接MOS管M24的漏极和MOS管M25的栅极，电流计I4另一端接地。
同时，功率管MP被设计为PMOS，提升了LDO低频电源抑制比并减小压差，结合负电容技术最大化电源抑制性能。整个LDO电路通过R1和C1进行密勒补偿，通过R1将C1生成的右半平面零点移动至左半平面，结合C1和R1生成的左半平面极点保证系统有足够的相位裕度，确保了电路稳定运行。
图2是根据本申请实施例的一种高电源抑制比的无片外电容LDO电路的瞬态响应仿真结果的示意图，如图2所示，在负载瞬态摆率为0.2A/µs的情况下，LDO输出的过冲电压和欠冲电压分别为59mV和90mV，瞬态恢复时间分别为1.3µs和0.8µs。。
图3是LDO在有无负电容电路下的电源抑制比仿真结果的示意图，如图3所示，图3显示了LDO在有无负电容电路下的电源抑制比仿真结果，在0mA和25mA的负载电流下，LDO在100kHZ频率下的电源抑制比提升了31dB左右。
图4是根据本申请实施例的一种高电源抑制比的无片外电容LDO电路的LDO的环路稳定性仿真结果的示意图，如图4所示，显示了LDO的环路稳定性仿真结果，在0mA、25mA和100mA范围下的相位裕度均大于60°，系统具有良好的稳定性。
显然，本领域技术人员在不偏离本申请的精神和范围的情况下可以作出对本申请的实施例的各种修改和改变。以该方式，如果这些修改和改变处于本申请的权利要求及其等同形式的范围内，则本申请还旨在涵盖这些修改和改变。词语“包括”不排除未在权利要求中列出的其它元件或步骤的存在。某些措施记载在相互不同的从属权利要求中的简单事实不表明这些措施的组合不能被用于获利。权利要求中的任何附图标记不应当被认为限制范围。
Claims (6)
1.一种高电源抑制比的无片外电容LDO电路，其特征在于，包括：一阶带隙基准电路、推挽误差放大器、瞬态增强电路、负电容电路和输出电路，其中，所述一阶带隙基准电路连接所述推挽误差放大器；所述瞬态增强电路包括过冲消除电路和欠冲消除电路；所述过冲消除电路连接所述负电容电路；所述欠冲消除电路一端连接所述推挽误差放大器，另一端连接所述负电容电路；所述推挽误差放大器设置两级输入，第一级输入通过共栅极的方式向第二级输入，第二级同比例复制第一级输入，且所述推挽误差放大器与所述输出电路中的功率管栅极连接，降低所述输出电路中的功率管充放电时间；所述负电容电路连接所述输出电路中的功率管并向其输出中频段电流；所述推挽误差放大器包括：MOS管M1~M7和MOS管M10~M12；所述MOS管M1的源极同时连接所述一阶带隙基准电路和MOS管M5的源极，栅极同时连接所述MOS管M4的栅极、漏极和所述MOS管M3的漏极；所述MOS管M2的栅极连接所述MOS管M10的栅极，MOS管M2的源极接地；所述MOS管M3的栅极连接所述MOS管M6的栅极，MOS管M3的源极接地；所述MOS管M4的源极连接第一输出端；所述MOS管M5的漏极连接所述MOS管M6的漏极，且与所述MOS管M5的栅极短接；所述MOS管M7的漏极同时连接所述MOS管M11的漏极、栅极和所述MOS管M12的栅极；所述MOS管M11的源极连接电源电压，所述MOS管M11的栅极与所述MOS管M12的栅极连接；所述MOS管M12的漏极同时连接所述MOS管M10的漏极、输出电路和瞬态增强电路；所述输出电路包括：电阻器R1、电容C1、MOS管M8、MOS管M9和功率管MP；所述电阻器R1的一端同时连接所述MOS管M12的漏极、MOS管M10的漏极和所述瞬态增强电路，电阻器R1的另一端连接所述电容C1的一端；所述电容C1的另一端同时连接第二输出端和所述MOS管M9的漏极、功率管MP的漏极、瞬态增强电路和负电容电路；所述功率管MP的源极连接电源电压；所述MOS管M9的栅极同时连接所述MOS管M5的栅极、MOS管M5的漏极和所述MOS管M6的漏极，MOS管M9的源极同时连接所述MOS管M8的漏极、MOS管M8的栅极和MOS管M7的栅极；所述过冲消除电路包括MOS管M23~M25、电阻器R5和电容C4，所述欠冲消除电路包括MOS管M13~M16、电阻器R2和电容C2；所述电阻器R2的一端同时连接所述MOS管M14的栅极、MOS管M14的漏极，电阻器R2的另一端同时连接所述MOS管M15的栅极、电容C2的一端和所述MOS管M13的栅极；所述电容C2的另一端连接所述电容C1远离电阻器R1的一端；所述MOS管M16的栅极同时连接所述MOS管M13的漏极和所述MOS管M15的漏极，MOS管M16的漏极同时连接所述负电容电路和所述MOS管M12和MOS管M10的漏极；所述电阻器R5的一端同时连接所述MOS管M23的栅极、MOS管M23的漏极，电阻器R5的另一端同时连接所述MOS管M24的栅极和电容C4；所述MOS管M24的漏极连接所述MOS管M25的栅极，所述MOS管M24的源极同时连接第二输出端和所述MOS管M25的源极、MOS管M23的漏极、功率管MP的漏极、电容C1远离所述电阻器R1的一端、电容C2靠近所述电容C1的一端和所述MOS管M9的漏极；所述负电容电路包括MOS管M17~M22、电阻器R3、电阻器R4和电容C3；所述电容C3的一端同时连接所述MOS管M17的栅极、MOS管M16的漏极、MOS管M12和MOS管M10的漏极、电阻器R1远离所述电容C1的一端和所述功率管MP的栅极，另一端同时连接所述电阻器R3的一端、MOS管M18的漏极和MOS管M20的漏极；所述电阻器R3的另一端同时连接所述电阻器R4和所述MOS管M21的栅极；所述MOS管M17的源极连接所述MOS管M20的栅极；所述MOS管M18栅极同时连接所述MOS管M19的栅极、漏极和所述MOS管M21的漏极；所述MOS管M22的漏极同时连接所述MOS管M20和MOS管M21的源极，MOS管M22的源极连接电源。
2.根据权利要求1所述的一种高电源抑制比的无片外电容LDO电路，其特征在于，还包括电流计I1~I4；所述电流计I1一端同时连接所述MOS管M14的栅极和漏极，电流计I1另一端接地；所述电流计I2一端连接所述MOS管M17的源极和MOS管M20的栅极，电流计I2另一端接地；所述电流计I3一端同时连接所述MOS管M23的漏极和栅极，电流计I3另一端接地；所述电流计I4一端同时连接所述MOS管M24的漏极和MOS管M25的栅极，电流计I4另一端接地。
3.根据权利要求1所述的一种高电源抑制比的无片外电容LDO电路，其特征在于，所述MOS管M23和MOS管M24处在同一偏置电压下，并与所述电阻器R3和电容C4组成延迟单元。
4.根据权利要求1所述的一种高电源抑制比的无片外电容LDO电路，其特征在于，所述MOS管M18~M22工作在负反馈状态下。
5.根据权利要求1所述的一种高电源抑制比的无片外电容LDO电路，其特征在于，所述电阻器R1和电容C1对所述一种高电源抑制比的无片外电容LDO电路进行密勒补偿。
6.根据权利要求1所述的一种高电源抑制比的无片外电容LDO电路，其特征在于，所述功率管MP为PMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410031544.8A CN117539318B (zh) | 2024-01-09 | 2024-01-09 | 一种高电源抑制比的无片外电容ldo电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410031544.8A CN117539318B (zh) | 2024-01-09 | 2024-01-09 | 一种高电源抑制比的无片外电容ldo电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117539318A CN117539318A (zh) | 2024-02-09 |
| CN117539318B true CN117539318B (zh) | 2024-03-26 |
Family
ID=89784672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410031544.8A Active CN117539318B (zh) | 2024-01-09 | 2024-01-09 | 一种高电源抑制比的无片外电容ldo电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117539318B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1236990A (en) * | 1967-12-06 | 1971-06-23 | Philips Electronic Associated | Chopper incorporating insulated gate field effect transistors |
| CN104391533A (zh) * | 2014-11-12 | 2015-03-04 | 记忆科技(深圳)有限公司 | 一种高电源抑制比ldo电路 |
| CN107783588A (zh) * | 2017-11-10 | 2018-03-09 | 佛山科学技术学院 | 一种推挽式快速响应ldo电路 |
| CN108762363A (zh) * | 2018-06-25 | 2018-11-06 | 电子科技大学 | 一种推挽输出级的ldo电路 |
| WO2021035707A1 (zh) * | 2019-08-30 | 2021-03-04 | 华为技术有限公司 | 一种低压差稳压器 |
| WO2022082656A1 (zh) * | 2020-10-22 | 2022-04-28 | 深圳市汇顶科技股份有限公司 | 低压差线性稳压器和供电电路 |
-
2024
- 2024-01-09 CN CN202410031544.8A patent/CN117539318B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1236990A (en) * | 1967-12-06 | 1971-06-23 | Philips Electronic Associated | Chopper incorporating insulated gate field effect transistors |
| CN104391533A (zh) * | 2014-11-12 | 2015-03-04 | 记忆科技(深圳)有限公司 | 一种高电源抑制比ldo电路 |
| CN107783588A (zh) * | 2017-11-10 | 2018-03-09 | 佛山科学技术学院 | 一种推挽式快速响应ldo电路 |
| CN108762363A (zh) * | 2018-06-25 | 2018-11-06 | 电子科技大学 | 一种推挽输出级的ldo电路 |
| WO2021035707A1 (zh) * | 2019-08-30 | 2021-03-04 | 华为技术有限公司 | 一种低压差稳压器 |
| WO2022082656A1 (zh) * | 2020-10-22 | 2022-04-28 | 深圳市汇顶科技股份有限公司 | 低压差线性稳压器和供电电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117539318A (zh) | 2024-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111522389B (zh) | 宽输入低压差线性稳压电路 | |
| Rincon-Mora et al. | Optimized frequency-shaping circuit topologies for LDOs | |
| CN105700601B (zh) | 一种ldo线性稳压器 | |
| CN113760029B (zh) | 一种基于全mos基准源的新型低压差线性稳压器 | |
| CN101105696A (zh) | 一种用于线性稳压器的电压缓冲电路 | |
| CN211878488U (zh) | 宽输入低压差线性稳压电路 | |
| CN113672016B (zh) | 一种电源抑制电路、芯片及通信终端 | |
| CN114265460B (zh) | 一种片内集成式频率补偿可调的低压差线性稳压器 | |
| CN108733118B (zh) | 一种高电源抑制比快速响应ldo | |
| CN113467559B (zh) | 一种应用于ldo的自适应动态零点补偿电路 | |
| CN208351365U (zh) | 一种可选接片外电容的低压差线性稳压器 | |
| CN103631299B (zh) | 一种恒定压差、可变输出电压低压差线性稳压器 | |
| CN103176494A (zh) | 压控零点补偿电路 | |
| CN208188718U (zh) | 基于共源共栅电压翻转跟随器结构的快速响应ldo电路 | |
| CN114564067A (zh) | 一种具有高电源抑制比的低压差线性稳压器 | |
| CN117539318B (zh) | 一种高电源抑制比的无片外电容ldo电路 | |
| CN108733129B (zh) | 一种基于改进型负载电流复制结构的ldo | |
| CN217484784U (zh) | 低功耗高瞬态响应无片外电容低压差线性稳压器 | |
| Shylaja et al. | High-PSR LDOs: variations, improvements, and best compromise | |
| CN114840051A (zh) | 低功耗高瞬态响应无片外电容低压差线性稳压器 | |
| CN109462376A (zh) | 一种频率补偿三阶放大器 | |
| CN208188721U (zh) | 基于改进型负载电流复制结构的快速响应ldo | |
| CN112859984A (zh) | 一种高电源抑制比快速瞬态的线性稳压器电路 | |
| CN117452998B (zh) | 前馈零点稳定性补偿的pmos功率管ldo电路 | |
| CN108508959B (zh) | 一种基于共源共栅电压翻转跟随器结构的ldo |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |