CN108762363A - 一种推挽输出级的ldo电路 - Google Patents

一种推挽输出级的ldo电路 Download PDF

Info

Publication number
CN108762363A
CN108762363A CN201810659954.1A CN201810659954A CN108762363A CN 108762363 A CN108762363 A CN 108762363A CN 201810659954 A CN201810659954 A CN 201810659954A CN 108762363 A CN108762363 A CN 108762363A
Authority
CN
China
Prior art keywords
tube
grid
nmos tube
nmos
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810659954.1A
Other languages
English (en)
Other versions
CN108762363B (zh
Inventor
李泽宏
赵念
熊涵风
张成发
洪志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810659954.1A priority Critical patent/CN108762363B/zh
Publication of CN108762363A publication Critical patent/CN108762363A/zh
Application granted granted Critical
Publication of CN108762363B publication Critical patent/CN108762363B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种推挽输出级的LDO电路，属于电子电路技术领域。本发明利用CLASS‑AB输出级的误差放大器同时驱动NMOS功率管和PMOS功率管形成推挽输出级的LDO，可以想负载灌入或吸收过大的电流，增强了对输出电压的控制调节能力，使输出更稳定；通过第三NMOS管、第三PMOS管和第一电容、第二电容构成传输门使系统的瞬态响应更迅速；利用电流减法电路降低了LDO电路的功耗，一些实施例中通过摆率增强电路使整体电路的瞬态响应更快；本发明提出的LDO在不同的工作状态下，LDO输出级的NMOS功率管和PMOS功率管导通情况不同，二者最多只有一个导通，空载时二者全部关断，使得输出及静态功耗非常低。本发明对输出电压控制能力强，输出稳定；同时具有瞬态响应快和功耗低的特点。

Description

一种推挽输出级的LDO电路
技术领域
本发明涉及电子电路技术，具体涉及一种推挽输出级的LDO电路。
背景技术
传统的低压差线性稳压器(LDO)通常只具有CLASS-A输出级，即大多数LDO的输出级只有一个PMOS管或一个NMOS管，这意味着这种LDO电路只能给输出级提供电流，而不能从输出级吸取电流，导致电路结构对输出电压的控制能力弱，响应速度慢，这种结构严重了限制了LDO的应用场合。另外传统的LDO结构还存在输出级功率过大等情况。
发明内容
根据上述传统LDO电路中输出级的结构导致的响应慢、功耗大和对输出电压控制能力弱等问题，本发明提出了一种具有推挽输出级结构的LDO电路，具有低静态电流、低功耗和对输出电压控制能力强等特点。
本发明的技术方案如下：
一种推挽输出级的LDO电路，包括误差放大器、LDO输出级、第一电阻R1和第二电阻R2，第一电阻R1和第二电阻R2串联并接在所述LDO电路的输出端和地GND之间，其串联点连接所述误差放大器的同相输入端；所述误差放大器的反相输入端连接基准电压Vref；所述LDO输出级包括负载电容CL，负载电容CL接在所述LDO电路的输出端和地GND之间；
所述误差放大器包括误差放大器输入级和误差放大器输出级，所述误差放大器输入级的第一输入端作为所述误差放大器的同相输入端，其第二输入端作为所述误差放大器的反相输入端；
所述误差放大器输出级包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和补偿电容Cp，第一PMOS管MP1的栅极连接第二PMOS管MP2的栅极并连接所述误差放大器输入级的第一输出端，其源极连接第二PMOS管MP2的源极并连接电源电压Vdd，其漏极连接第二NMOS管MN2的漏极并作为所述误差放大器的第一输出端；第一NMOS管MN1的栅极连接第二NMOS管MN2的栅极并连接所述误差放大器输入级的第二输出端，其源极连接第二NMOS管MN2的源极并接地GND，其漏极连接第二PMOS管MP2的漏极并作为所述误差放大器的第二输出端；补偿电容Cp接在第二NMOS管MN2的栅极和漏极之间；
所述LDO输出级还包括NMOS功率管MN和PMOS功率管MP，所述LDO电路还包括第一电容C1、第二电容C2、第三PMOS管MP3和第三NMOS管MN3，第三PMOS管MP3的栅极连接所述误差放大器的第一输出端并通过第一电容C1后连接第三PMOS管MP3的源极和PMOS功率管MP的栅极，其漏极连接所述误差放大器的第二输出端；第三NMOS管MN3的栅极连接所述误差放大器的第二输出端并通过第二电容C2后连接第三NMOS管MN3的源极和NMOS功率管MN的栅极，其漏极连接所述误差放大器的第一输出端；PMOS功率管MP的漏极连接NMOS功率管MN的漏极并作为所述LDO电路的输出端，其源极连接电源电压Vdd；NMOS功率管MN的源极接地GND；
所述LDO电路还包括第三电容C3、第四PMOS管MP4、第四NMOS管MN4和电流减法电路，第四PMOS管MP4的漏极连接PMOS功率管MP的栅极，其栅极连接第四NMOS管MN4的源极并通过第三电容C3后连接第四PMOS管MP4的源极和所述电流减法电路的第一输出端；第四NMOS管MN4的栅极和漏极接地GND；
所述电流减法电路包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第五NMOS管MN5和第六NMOS管MN6，第五NMOS管MN5的栅极连接第六NMOS管MN6的栅极并作为所述电流减法电路的输入端连接所述误差放大器输入级中第二NMOS管MN2的栅极，其源极连接第六NMOS管MN6的源极并接地GND，其漏极连接第七PMOS管MP7的漏极并作为所述电流减法电路的第一输出端；第六PMOS管MP6的栅极连接第七PMOS管MP7的栅极、第五PMOS管MP5的栅极和漏极并连接第一偏置电流I1，其源极连接第五PMOS管MP5和第七PMOS管MP7的源极并连接电源电压Vdd，其漏极连接第六NMOS管MN6的漏极并作为所述电流减法电路的第二输出端连接NMOS功率管MN的栅极。
具体的，所述电流减法电路的输入端和所述误差放大器输入级中第二NMOS管MN2的栅极之间还设置有摆率增强电路，所述摆率增强电路包括第八PMOS管MP8、第九PMOS管MP9、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10，
第九PMOS管MP9的栅极连接第八NMOS管MN8的栅极并作为所述摆率增强电路的输入端连接所述误差放大器输入级中第二NMOS管MN2的栅极，其源极连接第八PMOS管MP8的源极并连接电源电压Vdd，其漏极连接第八NMOS管MN8的漏极、第八PMOS管MP8和第七NMOS管MN7的栅极；
第七NMOS管MN7的漏极连接第八PMOS管MP8的漏极并作为所述摆率增强电路的输出端连接所述电流减法电路的输入端，其源极连接第八NMOS管MN8的源极和第九NMOS管MN9的漏极；
第十NMOS管MN10的栅漏短接并连接第九NMOS管MN9的栅极和第二偏置电流I2，其源极连接第九NMOS管MN9的源极并接地GND。
具体的，所述误差放大器输入级包括第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13和第十四NMOS管MN14，
第十PMOS管MP10的栅极作为所述误差放大器输入级的第二输入端，其源极连接第十一PMOS管MP11的源极和第十二PMOS管MP12的漏极，其漏极连接第十二NMOS管MN12的漏极、第十三NMOS管MN13的栅极、第十四NMOS管MN14的栅极和漏极；
第十一PMOS管MP11的栅极作为所述误差放大器输入级的第一输入端，其漏极连接第十一NMOS管MN11的漏极并作为所述误差放大器输入级的第二输出端；
第十二NMOS管MN12的栅极连接第十一NMOS管MN11的栅极和第十四NMOS管MN14的源极，其源极连接第十一NMOS管MN11和第十三NMOS管MN13的源极并接地GND；
第十三PMOS管MP13的栅漏短接并连接第十二PMOS管MP12的栅极和第三偏置电流I3，其源极连接第十二PMOS管MP12的源极并连接电源电压Vdd；
第十四PMOS管MP14的栅极连接其漏极和第十三NMOS管MN13的漏极并作为所述误差放大器输入级的第一输出端，其源极连接电源电压Vdd。
本发明的有益效果为：与传统LDO电路相比，本发明提出的LDO电路，对输出电压控制能力更强，输出更稳定；同时具有瞬态响应更快，功耗更低的特点。
附图说明
图1为本发明提出的一种推挽输出级的LDO电路的整体结构示意图。
图2为本发明中误差放大器的一种电路实现原理图。
图3为本发明中电流减法器的电路原理图。
图4为实施例中在电流减法器输入级之前设置的摆率增强电路的原理图。
具体实施方式
下面结合具体实施例和附图详细描述本发明。
本发明提出的LDO电路，包括误差放大器、LDO输出级、第一电阻R1和第二电阻R2，第一电阻R1和第二电阻R2串联并接在LDO电路的输出端和地GND之间，其串联点连接误差放大器的同相输入端；误差放大器的反相输入端连接基准电压Vref；LDO输出级包括负载电容CL，负载电容CL接在LDO电路的输出端和地GND之间。
本发明中的误差放大器包括误差放大器输入级和误差放大器输出级，误差放大器输入级的第一输入端作为误差放大器的同相输入端，其第二输入端作为误差放大器的反相输入端；其中误差放大器输出级采用CLASS-AB输出级，如图2所示，误差放大器输出级包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和补偿电容Cp，第一PMOS管MP1的栅极连接第二PMOS管MP2的栅极并连接误差放大器输入级的第一输出端，其源极连接第二PMOS管MP2的源极并连接电源电压Vdd，其漏极连接第二NMOS管MN2的漏极并作为误差放大器的第一输出端；第一NMOS管MN1的栅极连接第二NMOS管MN2的栅极并连接误差放大器输入级的第二输出端，其源极连接第二NMOS管MN2的源极并接地GND，其漏极连接第二PMOS管MP2的漏极并作为误差放大器的第二输出端；补偿电容Cp接在第二NMOS管MN2的栅极和漏极之间。
误差放大器两个输入端电压虚短，即基准电压Vref与反馈电压Vfb大小相等，因此LDO输出电压为：
与传统LDO电路的CLASS-A输出级不同，本发明中LDO输出级同时包括NMOS功率管MN和PMOS功率管MP，误差放大器输出级的CLASS-AB结构中的第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2为NMOS功率管MN和PMOS功率管MP提供精确的电流偏置，为了保证最大程度的降低功耗，使得NMOS功率管MN和PMOS功率管MP最多只有一个导通。为负载提供电流时仅PMOS功率管MP导通，从负载吸收电流时仅NMOS功率管MN导通，空载时两个功率管均截止。为了保证上述条件，第二NMOS管MN2的尺寸要大于第一NMOS管MN1的尺寸，使误差放大器输出为高时对NMOS功率管MN的下拉能力强；第二PMOS管MP2的尺寸要大于第一PMOS管MP1的尺寸，使误差放大器输出为低时对PMOS功率管MP的上拉能力强。即电路状态转换过程中先令处于导通状态的功率MOS管截止，再慢慢打开处于截止状态的功率MOS管，这就避免了两个功率MOS管同时导通，并且当LDO处于空载状态时会令PMOS功率管MP和NMOS功率管MN都截止保证了输出级具有最低功耗。
由于第一NMOS管MN1的尺寸远小于第二NMOS管MN2，第一NMOS管MN1会提供大的输出阻抗，使响应速度变慢。因此本发明利用第一电容C1、第二电容C2、第三PMOS管MP3和第三NMOS管MN3构成两个传输门。第三PMOS管MP3的栅极连接误差放大器的第一输出端并通过第一电容C1后连接第三PMOS管MP3的源极和PMOS功率管MP的栅极，其漏极连接误差放大器的第二输出端；第三NMOS管MN3的栅极连接误差放大器的第二输出端并通过第二电容C2后连接第三NMOS管MN3的源极和NMOS功率管MN的栅极，其漏极连接误差放大器的第一输出端；PMOS功率管MP的漏极连接NMOS功率管MN的漏极并作为LDO电路的输出端，其源极连接电源电压Vdd；NMOS功率管MN的源极接地GND。
当电路处于稳定状态时，第三PMOS管MP3和第三NMOS管MN3均导通，PMOS功率管MP和NMOS功率管MN的栅极分别与第一NMOS管MN1和第二NMOS管MN2的漏极即误差放大器的第一输出端和第二输出端相连，使之有准确的静态偏置。当电路出现瞬态变化，由于电容两端电压不能突变，第一电容C1和第二电容C2会瞬间将两者的连接关系交换，使PMOS功率管MP的栅极电压与第二NMOS管MN2的漏极电压线性变化，NMOS功率管MN的栅极电压与第一NMOS管MN1的漏极电压线性变化，大大增强了LDO的瞬态响应能力。当负载电流突然增大，LDO输出电压会下降，导致反馈电压Vfb也会下降，导致误差放大器输入级的第二输出端电压即第一NMOS管MN1和第二NMOS管MN2的栅极电压升高，漏端电压迅速下降，第一电容C1和第二电容C2迅速将PMOS功率管MP和NMOS功率管MN的栅极电压拉低，使输出电压恢复到稳定值。
误差放大器输入级可以为五管差分结构、共源共栅结构或其他合适结构，如图2给出的是五管差分结构的误差放大器输入级，包括第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13和第十四NMOS管MN14，第十二PMOS管MP12和第十三PMOS管MP13构成电流镜，第十四PMOS管MP14分别和误差放大器输出级的第一PMOS管MP1和第二PMOS管MP2构成电流镜，第十PMOS管MP10和第十一PMOS管MP11构成误差放大器的差分输入对，第十PMOS管MP10的栅极作为误差放大器输入级的第二输入端，其源极连接第十一PMOS管MP11的源极和第十二PMOS管MP12的漏极，其漏极连接第十二NMOS管MN12的漏极、第十三NMOS管MN13的栅极、第十四NMOS管MN14的栅极和漏极；第十一PMOS管MP11的栅极作为误差放大器输入级的第一输入端，其漏极连接第十一NMOS管MN11的漏极并作为误差放大器输入级的第二输出端；第十二NMOS管MN12的栅极连接第十一NMOS管MN11的栅极和第十四NMOS管MN14的源极，其源极连接第十一NMOS管MN11和第十三NMOS管MN13的源极并接地GND；第十三PMOS管MP13的栅漏短接并连接第十二PMOS管MP12的栅极和第三偏置电流I3，其源极连接第十二PMOS管MP12的源极并连接电源电压Vdd；第十四PMOS管MP14的栅极连接其漏极和第十三NMOS管MN13的漏极并作为误差放大器输入级的第一输出端，其源极连接电源电压Vdd。
为了精确的偏置NMOS功率管MN与PMOS功率管MP，第二PMOS管MP2的尺寸要远大于第一PMOS管MP1，这将导致更多的电流流过第二PMOS管MP2，对整个LDO来讲这会引起很大的功率损耗，因此在LDO电路中加入了电流减法电路。如图3所示给出了电流减法电路的结构示意图，包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第五NMOS管MN5和第六NMOS管MN6，第五PMOS管MP5分别和第六PMOS管MP6与第七PMOS管MP7构成电流镜，第五NMOS管MN5的栅极连接第六NMOS管MN6的栅极并作为电流减法电路的输入端连接误差放大器输入级中第二NMOS管MN2的栅极，其源极连接第六NMOS管MN6的源极并接地GND，其漏极连接第七PMOS管MP7的漏极并作为电流减法电路的第一输出端；第六PMOS管MP6的栅极连接第七PMOS管MP7的栅极、第五PMOS管MP5的栅极和漏极并连接第一偏置电流I1，其源极连接第五PMOS管MP5和第七PMOS管MP7的源极并连接电源电压Vdd，其漏极连接第六NMOS管MN6的漏极并作为电流减法电路的第二输出端连接NMOS功率管MN的栅极。
电流减法电路在电路中有两个作用，第一：减小第二PMOS管MP2的器件尺寸，缩小芯片面积；第二：降低第一NMOS管MN1的输出阻抗加快瞬态响应过程。电流减法器有精确的电流偏置，使第二PMOS管MP2不再需要很大尺寸就能为第二PMOS管MP2的漏极注入较大电流，节约了芯片面积，一些实施例中为了增强电流减法电路的瞬态响应速度，在电流减法电路前面插入了摆率增强电路。如图1和图4所示，摆率增强电路包括第八PMOS管MP8、第九PMOS管MP9、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10，第九PMOS管MP9的栅极连接第八NMOS管MN8的栅极并作为摆率增强电路的输入端连接误差放大器输入级中第二NMOS管MN2的栅极，其源极连接第八PMOS管MP8的源极并连接电源电压Vdd，其漏极连接第八NMOS管MN8的漏极、第八PMOS管MP8和第七NMOS管MN7的栅极；第七NMOS管MN7的漏极连接第八PMOS管MP8的漏极并作为摆率增强电路的输出端连接电流减法电路的输入端，其源极连接第八NMOS管MN8的源极和第九NMOS管MN9的漏极；第十NMOS管MN10的栅漏短接并连接第九NMOS管MN9的栅极和第二偏置电流I2，其源极连接第九NMOS管MN9的源极并接地GND。
由于第一NMOS管MN1的尺寸远小于第二NMOS管MN2，第一NMOS管会提供一个大的输出阻抗，使响应速度变慢。因此本实施例中设置第七PMOS管MP7的电流一部分通过第四PMOS管MP4和第三PMOS管MP3流入第一NMOS管MN1，另一部分流入第五NMOS管MN5。静态时电路中第五NMOS管MN5与第一NMOS管MN1是并联关系，第五NMOS管MN5中这部分多出来的电流使第一NMOS管MN1的输出阻抗降低，可以帮助第一NMOS管MN1为NMOS功率管MN栅极迅速放电，加快第一NMOS管MN1的响应速度。
如图1所示，LDO电路还包括第三电容C3、第四PMOS管MP4和第四NMOS管MN4，第四PMOS管MP4的漏极连接PMOS功率管MP的栅极，其栅极连接第四NMOS管MN4的源极并通过第三电容C3后连接第四PMOS管MP4的源极和电流减法电路的第一输出端；第四NMOS管MN4的栅极和漏极接地GND。在瞬态响应过程中第四NMOS管MN4、第四PMOS管MP4和第三电容C3可以将环路断开，经过LDO的反馈调节使输出恢复正常，使电流减法电路不对整体电路造成影响。
当负载电流迅速减小，可能使LDO输出电压增大，反馈电压Vfb增大，第十一NMOS管MN11漏极电压减小，第一NMOS管MN1和第二NMOS管MN2漏极电压迅速上升，第一电容C1和第二电容C2会将PMOS功率管MP和NMOS功率管MN的栅端电压上拉，使输出电压降低，电路恢复正常。另一个环路中摆率增强电路迅速使第五NMOS管MN5和第六NMOS管MN6栅极电压以更大幅度降低，漏极电压升高，电路通过第四PMOS管MP4将PMOS功率管MP栅极上拉，加速瞬态响应过程。
当负载电流迅速增大，可能使LDO输出电压减小，反馈电压Vfb减小，第十一NMOS管MN11漏极电压增大，第一NMOS管MN1和第二NMOS管MN2漏极电压迅速下降，第一电容C1和第二电容C2会将PMOS功率管MP和NMOS功率管MN的栅端电压下拉，使输出电压上升，电路恢复正常。而另一个环路中摆率增强电路迅速使第五NMOS管MN5和第六NMOS管MN6栅极电压以更大幅度升高，漏极电压降低，第四PMOS管MP4的源极和漏极都降低到PMOS功率管MP栅极电压以下，使第四PMOS管MP4截止，电路断开，使电流减法电路不影响整体环路状态。
综上所述，本发明利用CLASS-AB输出级的误差放大器同时驱动NMOS功率管MN和PMOS功率管MP形成推挽输出级的LDO，增强了对输出电压的控制调节能力，使输出更稳定；通过第三NMOS管MN3、第三PMOS管MP3和第一电容C1、第二电容C2构成传输门使系统的瞬态响应更迅速；利用电流减法电路降低了LDO电路的功耗，一些实施例中通过摆率增强电路使整体电路的瞬态响应更快；本发明提出的LDO在不同的工作状态下，LDO输出级的NMOS功率管和PMOS功率管导通情况不同，二者最多只有一个导通，空载时二者全部关断，使得输出及静态功耗非常低。

Claims (3)

1.一种推挽输出级的LDO电路，包括误差放大器、LDO输出级、第一电阻(R1)和第二电阻(R2)，第一电阻(R1)和第二电阻(R2)串联并接在所述LDO电路的输出端和地(GND)之间，其串联点连接所述误差放大器的同相输入端；所述误差放大器的反相输入端连接基准电压(Vref)；所述LDO输出级包括负载电容(CL)，负载电容(CL)接在所述LDO电路的输出端和地(GND)之间；
其特征在于，所述误差放大器包括误差放大器输入级和误差放大器输出级，所述误差放大器输入级的第一输入端作为所述误差放大器的同相输入端，其第二输入端作为所述误差放大器的反相输入端；
所述误差放大器输出级包括第一PMOS管(MP1)、第二PMOS管(MP2)、第一NMOS管(MN1)、第二NMOS管(MN2)和补偿电容(Cp)，第一PMOS管(MP1)的栅极连接第二PMOS管(MP2)的栅极并连接所述误差放大器输入级的第一输出端，其源极连接第二PMOS管(MP2)的源极并连接电源电压(Vdd)，其漏极连接第二NMOS管(MN2)的漏极并作为所述误差放大器的第一输出端；第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)的栅极并连接所述误差放大器输入级的第二输出端，其源极连接第二NMOS管(MN2)的源极并接地(GND)，其漏极连接第二PMOS管(MP2)的漏极并作为所述误差放大器的第二输出端；补偿电容(Cp)接在第二NMOS管(MN2)的栅极和漏极之间；
所述LDO输出级还包括NMOS功率管(MN)和PMOS功率管(MP)，所述LDO电路还包括第一电容(C1)、第二电容(C2)、第三PMOS管(MP3)和第三NMOS管(MN3)，第三PMOS管(MP3)的栅极连接所述误差放大器的第一输出端并通过第一电容(C1)后连接第三PMOS管(MP3)的源极和PMOS功率管(MP)的栅极，其漏极连接所述误差放大器的第二输出端；第三NMOS管(MN3)的栅极连接所述误差放大器的第二输出端并通过第二电容(C2)后连接第三NMOS管(MN3)的源极和NMOS功率管(MN)的栅极，其漏极连接所述误差放大器的第一输出端；PMOS功率管(MP)的漏极连接NMOS功率管(MN)的漏极并作为所述LDO电路的输出端，其源极连接电源电压(Vdd)；NMOS功率管(MN)的源极接地(GND)；
所述LDO电路还包括第三电容(C3)、第四PMOS管(MP4)、第四NMOS管(MN4)和电流减法电路，第四PMOS管(MP4)的漏极连接PMOS功率管(MP)的栅极，其栅极连接第四NMOS管(MN4)的源极并通过第三电容(C3)后连接第四PMOS管(MP4)的源极和所述电流减法电路的第一输出端；第四NMOS管(MN4)的栅极和漏极接地(GND)；
所述电流减法电路包括第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第五NMOS管(MN5)和第六NMOS管(MN6)，第五NMOS管(MN5)的栅极连接第六NMOS管(MN6)的栅极并作为所述电流减法电路的输入端连接所述误差放大器输入级中第二NMOS管(MN2)的栅极，其源极连接第六NMOS管(MN6)的源极并接地(GND)，其漏极连接第七PMOS管(MP7)的漏极并作为所述电流减法电路的第一输出端；第六PMOS管(MP6)的栅极连接第七PMOS管(MP7)的栅极、第五PMOS管(MP5)的栅极和漏极并连接第一偏置电流(I1)，其源极连接第五PMOS管(MP5)和第七PMOS管(MP7)的源极并连接电源电压(Vdd)，其漏极连接第六NMOS管(MN6)的漏极并作为所述电流减法电路的第二输出端连接NMOS功率管(MN)的栅极。
2.根据权利要求1所述的推挽输出级的LDO电路，其特征在于，所述电流减法电路的输入端和所述误差放大器输入级中第二NMOS管(MN2)的栅极之间还设置有摆率增强电路，所述摆率增强电路包括第八PMOS管(MP8)、第九PMOS管(MP9)、第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)和第十NMOS管(MN10)，
第九PMOS管(MP9)的栅极连接第八NMOS管(MN8)的栅极并作为所述摆率增强电路的输入端连接所述误差放大器输入级中第二NMOS管(MN2)的栅极，其源极连接第八PMOS管(MP8)的源极并连接电源电压(Vdd)，其漏极连接第八NMOS管(MN8)的漏极、第八PMOS管(MP8)和第七NMOS管(MN7)的栅极；
第七NMOS管(MN7)的漏极连接第八PMOS管(MP8)的漏极并作为所述摆率增强电路的输出端连接所述电流减法电路的输入端，其源极连接第八NMOS管(MN8)的源极和第九NMOS管(MN9)的漏极；
第十NMOS管(MN10)的栅漏短接并连接第九NMOS管(MN9)的栅极和第二偏置电流(I2)，其源极连接第九NMOS管(MN9)的源极并接地(GND)。
3.根据权利要求1或2所述的推挽输出级的LDO电路，其特征在于，所述误差放大器输入级包括第十PMOS管(MP10)、第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)、第十一NMOS管(MN11)、第十二NMOS管(MN12)、第十三NMOS管(MN13)和第十四NMOS管(MN14)，
第十PMOS管(MP10)的栅极作为所述误差放大器输入级的第二输入端，其源极连接第十一PMOS管(MP11)的源极和第十二PMOS管(MP12)的漏极，其漏极连接第十二NMOS管(MN12)的漏极、第十三NMOS管(MN13)的栅极、第十四NMOS管(MN14)的栅极和漏极；
第十一PMOS管(MP11)的栅极作为所述误差放大器输入级的第一输入端，其漏极连接第十一NMOS管(MN11)的漏极并作为所述误差放大器输入级的第二输出端；
第十二NMOS管(MN12)的栅极连接第十一NMOS管(MN11)的栅极和第十四NMOS管(MN14)的源极，其源极连接第十一NMOS管(MN11)和第十三NMOS管(MN13)的源极并接地(GND)；
第十三PMOS管(MP13)的栅漏短接并连接第十二PMOS管(MP12)的栅极和第三偏置电流(I3)，其源极连接第十二PMOS管(MP12)的源极并连接电源电压(Vdd)；
第十四PMOS管(MP14)的栅极连接其漏极和第十三NMOS管(MN13)的漏极并作为所述误差放大器输入级的第一输出端，其源极连接电源电压(Vdd)。
CN201810659954.1A 2018-06-25 2018-06-25 一种推挽输出级的ldo电路 Expired - Fee Related CN108762363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810659954.1A CN108762363B (zh) 2018-06-25 2018-06-25 一种推挽输出级的ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810659954.1A CN108762363B (zh) 2018-06-25 2018-06-25 一种推挽输出级的ldo电路

Publications (2)

Publication Number Publication Date
CN108762363A true CN108762363A (zh) 2018-11-06
CN108762363B CN108762363B (zh) 2020-02-18

Family

ID=63977212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810659954.1A Expired - Fee Related CN108762363B (zh) 2018-06-25 2018-06-25 一种推挽输出级的ldo电路

Country Status (1)

Country Link
CN (1) CN108762363B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110007708A (zh) * 2019-04-18 2019-07-12 电子科技大学 一种具有上拉电流和下拉电流能力的线性稳压器
CN110806779A (zh) * 2019-11-20 2020-02-18 佛山科学技术学院 一种基于电压翻转跟随器结构的推挽式ldo电路
CN111555610A (zh) * 2020-05-13 2020-08-18 成都明夷电子科技有限公司 一种基于5g通信系统的电源快速响应稳压电源电路
CN111969983A (zh) * 2020-07-20 2020-11-20 南京大学 一种电流减法电路
CN112034924A (zh) * 2020-08-10 2020-12-04 唯捷创芯(天津)电子技术股份有限公司 一种自适应快速响应的ldo电路及其芯片
CN112636743A (zh) * 2020-12-25 2021-04-09 上海华力微电子有限公司 推挽结构输出电路
CN113541662A (zh) * 2021-06-24 2021-10-22 连云港杰瑞电子有限公司 一种基于开关瞬态特性优化的栅极驱动电路
CN113778166A (zh) * 2021-09-28 2021-12-10 电子科技大学 一种超低功耗的电压微分电路
CN114356007A (zh) * 2021-12-06 2022-04-15 武汉华中天经通视科技有限公司 一种高压大功率压电陶瓷驱动电路
CN115309221A (zh) * 2022-08-22 2022-11-08 西安理工大学 应用于ldo的快速瞬态响应增强电路
CN117539318A (zh) * 2024-01-09 2024-02-09 龙骧鑫睿(厦门)科技有限公司 一种高电源抑制比的无片外电容ldo电路
CN117631739A (zh) * 2024-01-25 2024-03-01 江苏云途半导体有限公司 一种具备挽输出能力的车规低功耗ldo电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100045380A1 (en) * 2008-01-11 2010-02-25 Texas Insturments Incorporated Low drop voltage regulator with instant load regulation and method
CN101893908A (zh) * 2010-07-08 2010-11-24 西安启芯微电子有限公司 灌入/拉出电流快速响应线性电压调节器及调节方法
CN102411394A (zh) * 2011-11-10 2012-04-11 昌芯(西安)集成电路科技有限责任公司 一种具有Sink和Source电流能力的低压差线性稳压器
CN102789257A (zh) * 2012-08-31 2012-11-21 电子科技大学 低压差线性稳压器
KR20150075460A (ko) * 2013-12-26 2015-07-06 서경대학교 산학협력단 외부 커패시터 없이 높은 전력 공급 제거 비율을 갖는 저 드롭 아웃 레귤레이터
US9734904B1 (en) * 2016-11-22 2017-08-15 SK Hynix Inc. Digital low drop-out regulator and resistive memory device using the same
CN107315441A (zh) * 2017-07-03 2017-11-03 电子科技大学 一种具有快速瞬态响应的片上低压差线性稳压器
CN107479610A (zh) * 2017-09-29 2017-12-15 北京智芯微电子科技有限公司 一种快速响应ldo电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100045380A1 (en) * 2008-01-11 2010-02-25 Texas Insturments Incorporated Low drop voltage regulator with instant load regulation and method
CN101893908A (zh) * 2010-07-08 2010-11-24 西安启芯微电子有限公司 灌入/拉出电流快速响应线性电压调节器及调节方法
CN102411394A (zh) * 2011-11-10 2012-04-11 昌芯(西安)集成电路科技有限责任公司 一种具有Sink和Source电流能力的低压差线性稳压器
CN102789257A (zh) * 2012-08-31 2012-11-21 电子科技大学 低压差线性稳压器
KR20150075460A (ko) * 2013-12-26 2015-07-06 서경대학교 산학협력단 외부 커패시터 없이 높은 전력 공급 제거 비율을 갖는 저 드롭 아웃 레귤레이터
US9734904B1 (en) * 2016-11-22 2017-08-15 SK Hynix Inc. Digital low drop-out regulator and resistive memory device using the same
CN107315441A (zh) * 2017-07-03 2017-11-03 电子科技大学 一种具有快速瞬态响应的片上低压差线性稳压器
CN107479610A (zh) * 2017-09-29 2017-12-15 北京智芯微电子科技有限公司 一种快速响应ldo电路

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110007708A (zh) * 2019-04-18 2019-07-12 电子科技大学 一种具有上拉电流和下拉电流能力的线性稳压器
CN110806779A (zh) * 2019-11-20 2020-02-18 佛山科学技术学院 一种基于电压翻转跟随器结构的推挽式ldo电路
CN111555610A (zh) * 2020-05-13 2020-08-18 成都明夷电子科技有限公司 一种基于5g通信系统的电源快速响应稳压电源电路
CN111969983A (zh) * 2020-07-20 2020-11-20 南京大学 一种电流减法电路
CN112034924A (zh) * 2020-08-10 2020-12-04 唯捷创芯(天津)电子技术股份有限公司 一种自适应快速响应的ldo电路及其芯片
CN112636743A (zh) * 2020-12-25 2021-04-09 上海华力微电子有限公司 推挽结构输出电路
CN113541662B (zh) * 2021-06-24 2023-10-31 连云港杰瑞电子有限公司 一种基于开关瞬态特性优化的栅极驱动电路
CN113541662A (zh) * 2021-06-24 2021-10-22 连云港杰瑞电子有限公司 一种基于开关瞬态特性优化的栅极驱动电路
CN113778166A (zh) * 2021-09-28 2021-12-10 电子科技大学 一种超低功耗的电压微分电路
CN113778166B (zh) * 2021-09-28 2022-10-04 电子科技大学 一种超低功耗的电压微分电路
CN114356007A (zh) * 2021-12-06 2022-04-15 武汉华中天经通视科技有限公司 一种高压大功率压电陶瓷驱动电路
CN114356007B (zh) * 2021-12-06 2024-03-05 武汉华中天经通视科技有限公司 一种高压大功率压电陶瓷驱动电路
CN115309221A (zh) * 2022-08-22 2022-11-08 西安理工大学 应用于ldo的快速瞬态响应增强电路
CN115309221B (zh) * 2022-08-22 2024-03-01 西安理工大学 应用于ldo的快速瞬态响应增强电路
CN117539318A (zh) * 2024-01-09 2024-02-09 龙骧鑫睿(厦门)科技有限公司 一种高电源抑制比的无片外电容ldo电路
CN117539318B (zh) * 2024-01-09 2024-03-26 龙骧鑫睿(厦门)科技有限公司 一种高电源抑制比的无片外电容ldo电路
CN117631739A (zh) * 2024-01-25 2024-03-01 江苏云途半导体有限公司 一种具备挽输出能力的车规低功耗ldo电路
CN117631739B (zh) * 2024-01-25 2024-04-12 江苏云途半导体有限公司 一种具备挽输出能力的车规低功耗ldo电路

Also Published As

Publication number Publication date
CN108762363B (zh) 2020-02-18

Similar Documents

Publication Publication Date Title
CN108762363A (zh) 一种推挽输出级的ldo电路
CN102609025B (zh) 一种动态电流倍增电路及集成该电路的线性稳压器
CN109164861A (zh) 一种快速瞬态响应的低压差线性稳压器
CN104407662B (zh) 一种轻载瞬态增强电路及集成该电路的低压差线性稳压器
CN107092295B (zh) 一种高摆率快速瞬态响应ldo电路
CN110289820B (zh) 一种运算放大器电路
CN108803764B (zh) 一种快速瞬态响应的ldo电路
CN108803761A (zh) 一种含有高阶温度补偿的ldo电路
CN106160683B (zh) 运算放大器
CN106656081A (zh) 一种消除运算放大器失调电压的电路
CN109067368A (zh) 基于cdmos工艺具有限流保护功能的功率运算放大器
CN108646837A (zh) 一种用于低压差线性稳压器的瞬态响应改善电路
CN210351094U (zh) 一种运算放大器电路
CN114253341B (zh) 一种输出电路和电压缓冲器
CN103956983B (zh) 一种具有嵌位功能的误差放大器
CN113377152B (zh) 一种快速响应无外接电容型线性稳压器
CN106059516B (zh) 轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器
CN110690865B (zh) 高跨导低输入电容轨到轨运放
CN117040449A (zh) 一种适用于ab类输出级的过流保护及检测电路
CN208836088U (zh) 基于cdmos工艺具有限流保护功能的功率运算放大器
CN114625196B (zh) 一种宽输入共模范围的ldo电路
CN112564649A (zh) 运算放大器电路
CN108227799B (zh) 一种稳压电路
CN115085678A (zh) 一种减小系统失调的放大器
CN210983127U (zh) 一种应用于高压线性稳压器的限流保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200218

CF01 Termination of patent right due to non-payment of annual fee