CN111969983A - 一种电流减法电路 - Google Patents

一种电流减法电路 Download PDF

Info

Publication number
CN111969983A
CN111969983A CN202010697791.3A CN202010697791A CN111969983A CN 111969983 A CN111969983 A CN 111969983A CN 202010697791 A CN202010697791 A CN 202010697791A CN 111969983 A CN111969983 A CN 111969983A
Authority
CN
China
Prior art keywords
transistor
drain
terminal
transistors
subtraction circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010697791.3A
Other languages
English (en)
Inventor
闫锋
任势达
王凯
沈凡翔
李张南
柴智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202010697791.3A priority Critical patent/CN111969983A/zh
Publication of CN111969983A publication Critical patent/CN111969983A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种电流减法电路。该电路包括9个晶体管，其中，晶体管M1的漏端和晶体管M5的漏端分别连接输入电流信号I1、I2；晶体管M1的源端、晶体管M3的栅端和漏端分别与晶体管M4的栅端相连；晶体管M2的源端和晶体管M4的漏端相连；晶体管M5的源端、晶体管M7的栅端和漏端分别与晶体管M8的栅端相连；晶体管M6的源端和晶体管M8的漏端相连；晶体管M2的漏端、晶体管M6的漏端、晶体管M9的栅端分别和晶体管M9的源端相连。本发明具有面积小，功耗低，成本低，集成度高等优点，能够很好地抑制微纳米工艺下晶体管的沟道长度调制效应，从而提高电流减法电路的线性度和精确度。

Description

一种电流减法电路
技术领域
本发明涉及一种电流减法电路，属于集成电路领域。
背景技术
在电路设计中通常需要对两路信号进行减法运算。在现有的技术中，主要还是通过运算放大器来实现的。但这种方法不仅结构复杂，而且面积和功耗都很大，无法满足小型化的需求。
在中国专利CN110275567中提出了一种电流减法电路，能够实现电流的线性相减，具有输入阻抗低、输出阻抗高的特点。但是这一电流减法电路中使用了运算放大器，使得电路面积增大，功耗增加。
此外，由于摩尔定律的发展，器件尺寸逐年缩小，使得短沟道效应愈发严重。设计能抑制短沟道效应的运算放大器非常复杂，增加了成本。因此，现有的电流减法电路无法满足低功耗、小面积、低成本的集成化需求。
发明内容
针对以上现有技术中存在的缺陷，本发明的目的在于提供一种电流减法电路。
本发明采用的技术方案如下：
一种电流减法电路，包括9个晶体管，其中，晶体管M1、M2、M3、M4和晶体管M5、M6、M7、M8分别构成共源共栅电流镜，晶体管M1、M2、M3、M4为NMOS管，晶体管M5、M6、M7、M8为PMOS管；晶体管M1的漏端和晶体管M5的漏端分别连接输入电流信号I1、I2；晶体管M1的源端、晶体管M3的栅端和漏端分别与晶体管M4的栅端相连；晶体管M2的源端和晶体管M4的漏端相连；晶体管M5的源端、晶体管M7的栅端和漏端分别与晶体管M8的栅端相连；晶体管M6的源端和晶体管M8的漏端相连；晶体管M2的漏端、晶体管M6的漏端、晶体管M9的栅端分别和晶体管M9的源端相连；晶体管M2、晶体管M6、晶体管M9的漏端分别与输出信号Vp相连。
进一步地，所述输入信号I1、I2的方向相反。
进一步地，所述共源共栅电流镜中的晶体管尺寸相同或者不同。
本发明的电流减法电路采用晶体管进行设计，相比现有的减法电路结构，具有面积小，功耗低，成本低，集成度高等优点，能够很好地抑制微纳米工艺下晶体管的沟道长度调制效应，从而提高电流减法电路的线性度和精确度。本发明的电流减法电路，能够实现微安级电流的相减，并将总功耗控制在0.3mW以内，总面积控制在2700nm2以内。
附图说明
图1是本发明电流减法电路的电路图；
图2是本发明电流减法电路的应用示意图；
图3是实施例中一个周期内I1、I2、VP、Vref、EN五个信号的时序图。
具体实施方式
本实施例提供一种电流减法电路，如图1所示。该电路包括九个晶体管，其中，晶体管M1的漏端和晶体管M5的漏端分别连接输入电流信号I1、I2；晶体管M1的源端、晶体管M3的栅端和漏端分别与晶体管M4的栅端相连；晶体管M2的源端和晶体管M4的漏端相连；晶体管M5的源端、晶体管M7的栅端和漏端分别与晶体管M8的栅端相连；晶体管M6的源端和晶体管M8的漏端相连；晶体管M2的漏端、晶体管M6的漏端、晶体管M9的栅端分别和晶体管M9的源端相连，晶体管M2、晶体管M6、晶体管M9的漏端分别与输出信号Vp相连。晶体管M9的作用是将电流减法电路的电流信号转化为电压信号。
如图2所示。输入电流信号I1、I2分别流入晶体管M1的漏端和晶体管M5的漏端；晶体管M1、M2、M3、M4和晶体管M5、M6、M7、M8分别组成共源共栅电流镜，在抑制短沟道效应的同时，实现电流减法。信号比较电路由一个运算放大器构成，输出信号Vp与信号比较电路的同相端相连，信号比较电路的反相端与斜坡电压Vref相连；信号比较电路的输出端与计数器的使能端EN相连，计数器的时钟端与时钟信号CLK相连；计数器的输出端即为AD转换后的结果。
本实施例中，晶体管M1、M2、M3、M4为NMOS管，晶体管M5、M6、M7、M8为PMOS管。为使上述晶体管正常工作，输入信号I1、I2的方向应相反。
当系统开始工作时，本发明的电流减法电路实现输入电流信号I1、I2的减法运算后，送入信号比较电路的同相端。信号比较电路的反相端施加斜坡电压Vref，此时信号比较电路输出端输出高电平。当斜坡电压Vref大于信号比较电路的同相端信号时，信号比较电路的输出端输出低电平。因此，当信号比较电路的同相端信号大于斜坡电压Vref时，计数器在时钟信号CLK的驱动下进行计数，从而实现AD转换的功能。

Claims (3)

1.一种电流减法电路，其特征在于，该电流减法电路包括9个晶体管，其中，晶体管M1、M2、M3、M4和晶体管M5、M6、M7、M8分别构成共源共栅电流镜，晶体管M1、M2、M3、M4为NMOS管，晶体管M5、M6、M7、M8为PMOS管；晶体管M1的漏端和晶体管M5的漏端分别连接输入电流信号I1、I2；晶体管M1的源端、晶体管M3的栅端和漏端分别与晶体管M4的栅端相连；晶体管M2的源端和晶体管M4的漏端相连；晶体管M5的源端、晶体管M7的栅端和漏端分别与晶体管M8的栅端相连；晶体管M6的源端和晶体管M8的漏端相连；晶体管M2的漏端、晶体管M6的漏端、晶体管M9的栅端分别和晶体管M9的源端相连；晶体管M2、晶体管M6、晶体管M9的漏端分别与输出信号Vp相连。
2.根据权利要求1所述的一种电流减法电路，其特征在于，所述输入信号I1、I2的方向相反。
3.根据权利要求1和2所述的一种电流减法电路，其特征在于，所述共源共栅电流镜中的晶体管尺寸相同或者不同。
CN202010697791.3A 2020-07-20 2020-07-20 一种电流减法电路 Pending CN111969983A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010697791.3A CN111969983A (zh) 2020-07-20 2020-07-20 一种电流减法电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010697791.3A CN111969983A (zh) 2020-07-20 2020-07-20 一种电流减法电路

Publications (1)

Publication Number Publication Date
CN111969983A true CN111969983A (zh) 2020-11-20

Family

ID=73361970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010697791.3A Pending CN111969983A (zh) 2020-07-20 2020-07-20 一种电流减法电路

Country Status (1)

Country Link
CN (1) CN111969983A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102172326A (zh) * 2011-01-24 2011-09-07 北京航空航天大学 基于非线性能量运算的脑电峰电位检测电路及其构造方法
CN102571045A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 电流比较器
CN104901674A (zh) * 2014-03-06 2015-09-09 昆山启达微电子有限公司 电流模式四象限cmos模拟乘法电路
CN106873698A (zh) * 2017-04-01 2017-06-20 唯捷创芯(天津)电子技术股份有限公司 一种电流减法器电路、芯片及通信终端
CN108762363A (zh) * 2018-06-25 2018-11-06 电子科技大学 一种推挽输出级的ldo电路
CN109710014A (zh) * 2018-12-13 2019-05-03 西安电子科技大学 一种用于cmos带隙基准的分段线性补偿电路
CN110275567A (zh) * 2019-07-03 2019-09-24 合肥恒烁半导体有限公司 一种电流减法电路及其应用
CN110389617A (zh) * 2018-04-17 2019-10-29 半导体元件工业有限责任公司 电流减法电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102571045A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 电流比较器
CN102172326A (zh) * 2011-01-24 2011-09-07 北京航空航天大学 基于非线性能量运算的脑电峰电位检测电路及其构造方法
CN104901674A (zh) * 2014-03-06 2015-09-09 昆山启达微电子有限公司 电流模式四象限cmos模拟乘法电路
CN106873698A (zh) * 2017-04-01 2017-06-20 唯捷创芯(天津)电子技术股份有限公司 一种电流减法器电路、芯片及通信终端
CN110389617A (zh) * 2018-04-17 2019-10-29 半导体元件工业有限责任公司 电流减法电路
CN108762363A (zh) * 2018-06-25 2018-11-06 电子科技大学 一种推挽输出级的ldo电路
CN109710014A (zh) * 2018-12-13 2019-05-03 西安电子科技大学 一种用于cmos带隙基准的分段线性补偿电路
CN110275567A (zh) * 2019-07-03 2019-09-24 合肥恒烁半导体有限公司 一种电流减法电路及其应用

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
柳娟娟: "一种高速高精度CMOS电流比较器", 《电子器件》 *

Similar Documents

Publication Publication Date Title
US20060012404A1 (en) Low voltage comparator
US20110316505A1 (en) Output Buffer With Improved Output Signal Quality
US20090079471A1 (en) Low power buffer circuit
CN101964648B (zh) 一种用高精度低压比较器组成的高阈值电压比较电路
CN111384951A (zh) 自举采样开关电路、采样保持电路及模数转换器
CN111969983A (zh) 一种电流减法电路
CN116827325A (zh) 复位电路
CN108880233B (zh) 一种电荷泵电路
CN101557210B (zh) 一种锯齿波和时钟信号生成电路
CN110690900B (zh) 一种时间域adc全摆幅前端电路
CN110690884A (zh) 一种采用cmos传输门的栅压自举开关电路
US7116261B1 (en) Method and apparatus for accurate inverse-linear voltage/current generator
CN112650351B (zh) 一种亚阈值电压基准电路
CN112965567B (zh) 一种低噪声电压驱动缓冲器
CN113285706B (zh) 一种电压电平转换电路
CN113114173A (zh) 一种施密特触发器
CN110082584B (zh) 低电压宽带宽高速电流采样电路
CN113517882A (zh) 一种高速低功耗比较电路、转换器和电子设备
CN111030613A (zh) 射频信号处理电路和射频前端单元
CN116911235B (zh) 一种过采样自举开关隔离驱动采样保持电路
CN111224644A (zh) 一种低功耗的d触发器
CN113176799B (zh) 一种芯片管脚电路、芯片及装置
CN108599751B (zh) 一种自举电路
CN109189141B (zh) 一种负压自举电路
CN111669175B (zh) 一种二分频电路及一种芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201120