CN113517882A - 一种高速低功耗比较电路、转换器和电子设备 - Google Patents
一种高速低功耗比较电路、转换器和电子设备 Download PDFInfo
- Publication number
- CN113517882A CN113517882A CN202110825888.2A CN202110825888A CN113517882A CN 113517882 A CN113517882 A CN 113517882A CN 202110825888 A CN202110825888 A CN 202110825888A CN 113517882 A CN113517882 A CN 113517882A
- Authority
- CN
- China
- Prior art keywords
- transistor
- drain
- latch
- source
- preamplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 abstract description 4
- 238000013461 design Methods 0.000 abstract description 4
- 238000005070 sampling Methods 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 230000008929 regeneration Effects 0.000 description 7
- 238000011069 regeneration method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000012855 volatile organic compound Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种高速低功耗比较电路，属于无线通讯和电路设计技术领域。本发明主要包括包括前置放大器和锁存器，锁存器包括复位晶体管对、锁存输入晶体管对以及反相器对；其中，复位晶体管对包括第一晶体管和第二晶体管；锁存输入晶体管对包括第三晶体管和第四晶体管；反相器对包括第五晶体管、第六晶体管、第七晶体管和第八晶体管。本发明能够在保持比较器低功耗的条件下，减小前置放大器输出节点的节点内部寄生电容并实现更高的采样率。
Description
技术领域
本发明涉及无线通信和电路设计技术领域，特别涉及一种高速低功耗比较电路、转换器和电子设备。
背景技术
随着微电子电路的发展，许多设备开始在移动系统中进行应用，以便于实现实时获取数据和便于携带的目的。这就导致在设计电路时，需要电路能够在低电源电压下工作并且保持低功耗。而数据的传输离不开数模转换器，作为数模转换器中的重要模块比较器的设计也至关重要。
在现有技术中，利用强臂闩锁比较器来实现比较工作。但强臂闩锁比较器中堆叠晶体管的存在使其需要高压裕量，另外，强臂闩锁比较器的偏移量和速度对任何共模变化都非常敏感。在双尾结构和改进型双尾比较器中，比较器的输出直接连接到锁存节点，使其在放大阶段不适用于低功率应用。
发明内容
针对现有技术存在的问题，本发明主要提供一种高速低功耗比较电路、转换器和电子设备。
为了实现上述目的，本发明采用的一个技术方案是：提供一种高速低功耗比较电路，其包括：锁存器和前置放大器，锁存器包括复位晶体管对、锁存输入晶体管对以及反相器对；其中，复位晶体管对包括第一晶体管和第二晶体管；锁存输入晶体管对包括第三晶体管和第四晶体管；反相器对包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；且第一晶体管的源极连接电源，第一晶体管的栅极连接第一时钟信号，第一晶体管的漏极连接第三晶体管和第五晶体管的漏极以及第六晶体管和第八晶体管的栅极；第二晶体管的源极连接电源，第二晶体管的栅极连接第一时钟信号，第二晶体管的漏极连接第五晶体管和第七晶体管的栅极以及第六晶体管和第四晶体管的漏极；第三晶体管的源极连接第七晶体管的漏极，第三晶体管的栅极连接前置放大器的正相输出节点，第三晶体管的漏极连接第一晶体管的漏极；第四晶体管的源极连接第八晶体管的漏极，第四晶体管的栅极连接前置放大器的反相输出节点，第四晶体管的漏极连接第二晶体管的漏极；第五晶体管的源极连接电源，第五晶体管的栅极连接第二晶体管的漏极，第五晶体管的漏极连接第一晶体管的漏极；第六晶体管源极连接电源，第六晶体管的栅极连接第一晶体管的漏极，第六晶体管的漏极连接第二晶体管的漏极；第七晶体管的源极接地，第七晶体管的栅极连接第二晶体管的漏极，第七晶体管的漏极连接第三晶体管的源极；第八晶体管的源极接地，第八晶体管的栅极连接第一晶体管的漏极，第八晶体管的漏极连接第四晶体管的源极。
本发明采用的另一个技术方案是：提供一种高速低功耗模数转换器，其包括如方案一的高速低功耗比较电路。
本发明采用的另一个技术方案是：提供一种电子设备，其包括如方案二的高速低功耗模数转换器。
本发明的技术方案可以达到的有益效果是：本发明设计了一种高速低功耗比较电路、转换器和电子设备。本发明采样速率更高、能耗更低且能够更好地应对共模变化，稳定性更强。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一种高速低功耗比较电路的一个具体实施方式的示意图；
图2是本发明一种高速低功耗比较电路的一个具体实施例的示意图；
附图1和附图2中的各部件标记如下：M1-第一晶体管；M2-第二晶体管；M3-第三晶体管；M4-第四晶体管；M5-第五晶体管；M6-第六晶体管；M7-第七晶体管；M8-第八晶体管；M9-第九晶体管；M10-第十晶体管M11-第十一晶体管；M12-第十二晶体管；M13-第十三晶体管；OP-前置放大器的正相输出节点；ON-前置放大器的反相输出节点；INP-前置放大器的正相输入节点；INN-前置放大器的反相输入节点；VOUT+-锁存器的正相输出节点；VOUT--锁存器的反相输出节点；VDD-电源；Latch-B-第一时钟信号；Latch-第二时钟信号。
通过上述附图，已示出本发明的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
图1示出了本发明一种高速低功耗比较电路的一个具体实施例。
在该具体实施方式中，一种高速低功耗比较电路主要包括，锁存器和前置放大器，锁存器包括复位晶体管对、锁存输入晶体管对以及反相器对；其中，复位晶体管对包括第一晶体管和第二晶体管；锁存输入晶体管对包括第三晶体管和第四晶体管；反相器对包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；且第一晶体管的源极连接电源，第一晶体管的栅极连接第一时钟信号，第一晶体管的漏极连接第三晶体管和第五晶体管的漏极以及第六晶体管和第八晶体管的栅极；第二晶体管的源极连接电源，第二晶体管的栅极连接第一时钟信号，第二晶体管的漏极连接第五晶体管和第七晶体管的栅极以及第六晶体管和第四晶体管的漏极；第三晶体管的源极连接第七晶体管的漏极，第三晶体管的栅极连接前置放大器的正相输出节点，第三晶体管的漏极连接第一晶体管的漏极；第四晶体管的源极连接第八晶体管的漏极，第四晶体管的栅极连接前置放大器的反相输出节点，第四晶体管的漏极连接第二晶体管的漏极；第五晶体管的源极连接电源，第五晶体管的栅极连接第二晶体管的漏极，第五晶体管的漏极连接第一晶体管的漏极；第六晶体管源极连接电源，第六晶体管的栅极连接第一晶体管的漏极，第六晶体管的漏极连接第二晶体管的漏极；第七晶体管的源极接地，第七晶体管的栅极连接第二晶体管的漏极，第七晶体管的漏极连接第三晶体管的源极；第八晶体管的源极接地，第八晶体管的栅极连接第一晶体管的漏极，第八晶体管的漏极连接第四晶体管的源极。
在本发明的一个具体实施例中，由前置放大器和锁存器组成高速低功耗比较电路，需要进行比较的输入信号通过前置放大器的正相输入节点和前置放大器的反相输入节点输入到高速低功耗比较电路中，且前置放大器将输入信号进行一级放大后传输至锁存器中，锁存器将一级放大后的信号暂时进行存储并进行二级放大，将二级放大后的信号传输至后续电路中。该高速低功耗比较电路的工作过程分为再生阶段和复位阶段，在复位阶段，锁存器的正相输出节点和锁存器的反相输出节点电平被拉高至高电平，前置放大器的正相输入节点、前置放大器的正相输出节点、前置放大器的反相输入节点和前置放大器的反相输出节点都没有信号传输，高速低功耗比较电路恢复至初始工作状态。
在再生阶段时，锁存器的正相输出节点和锁存器的反相输出节点电平被拉高后，前置放大器将其放大后的信号传输至锁存器，锁存器进行二级放大后得到比较结果，高速低功耗比较电路将比较结果从锁存器的正相输出节点和锁存器的反相输出节点传输至后续电路。
该具体实施例，通过对锁存器的电路结构进行改变，使高速低功耗比较电路适用于采样速率更高、能耗更低且需要更好地应对共模变化，稳定性要求更强的使用环境。
在本发明的一个具体实施例中，锁存器的第一晶体管，第二晶体管，第五晶体管和第六晶体管是PMOS管，以及第三晶体管，第四晶体管，第七晶体管和第八晶体管是NMOS管。
在本发明的一个具体实施例中，锁存器包括，锁存器的反相输出节点为第一晶体管、第五晶体管和第三晶体管的漏极以及第六晶体管和第八晶体管的栅极；锁存器的正相输出节点为第二晶体管、第六晶体管和第四晶体管的漏极以及第五晶体管和第七晶体管的栅极。
在本发明的一个具体实例中，如图2，在高速低功耗比较电路中M1的源极连接VDD，M1的栅极连接Latch-B，M1的漏极连接M3和M5的漏极以及M8和M6的栅极；M5的源极连接VDD，M5的栅极连接M6的栅极以及M4、M6和M2的漏极，M5的漏极连接M1的漏极；M6的源极连接VDD，M6的栅极连接M1的漏极，M6的漏极连接M5的栅极；M2的源极连接VDD，M2的栅极连接Latch-B，M2的漏极连接M5的栅极；M3的源极连接M6的漏极，M3的栅极连接OP，M3的漏极连接M1的漏极；M6的源极连接GND，M6的栅极连接M5的栅极，M6的漏极连接M3的源极；M4的源极连接M8的漏极，M4的栅极连接ON，M4的漏极连接M5的栅极；M8的源极接地，M8的栅极连接M1的漏极，M8的漏极连接M4的源极；其中，OP利用前置放大器的正相输出节点得到，ON入利用前置放大器的反相输出节点得到。
该具体实施例，通过对锁存器中的MOS管的合理设置，使锁存器在工作时所消耗的能耗更小，使高速低功耗比较电路更加适用低功耗环境。
在本发明的一个具体实施例中，前置放大器包括第十二晶体管和第十三晶体管的PMOS管，以及第九晶体管，第十晶体管和第十一晶体管的NMOS管；其中，第十二晶体管的漏极和第十晶体管的漏极为前置放大器的正相输出节点，第十三晶体管的漏极和第十一晶体管的漏极为前置放大器的反相输出节点。
在本发明的一个具体实施例中，前置放大器和锁存器中PMOS管和NMOS管的尺寸，根据前置放大器和锁存器的电路仿真结果调整。
该具体实施例，通过合理选择晶体管的尺寸，减小了前置放大器输出端的内部节点寄生电容，使高速低功耗比较电路能够有更高的采样速度。
在本发明的一个具体实施例中，第十二晶体管的源极连接电源，第十二晶体管的栅极连接第二时钟信号，第十二晶体管的漏极连接第十晶体管的漏极；第十三晶体管的源极连接电源，第十三晶体管的栅极连接第二时钟信号，第十三晶体管的漏极连接第十一晶体管的漏极；第十晶体管的源极连接第九晶体管的漏极和第十一晶体管的源极，第十晶体管的栅极连接前置放大器的正相输入节点，第十晶体管的漏极连接第十二晶体管的漏极；第十一晶体管的源极连接第九晶体管的漏极和第十晶体管的源极，第十一晶体管的栅极连接前置放大器的反相输入节点，第十一晶体管的漏极连接第十三晶体管的漏极；第九晶体管源极接地，第九晶体管的栅极连接第二时钟信号，第九晶体管的漏极连接第十晶体管和第十一晶体管的源极。
在本发明的一个具体实例中，如图2，M12的源极连接VDD，M12的栅极连接Latch，M12的漏极连接M10的漏极；M13的源极连接VDD，M13的栅极连接Latch，M13的漏极连接M11的漏极；M10的源极连接M1的漏极和M11的源极，M10的栅极连接前置放大器的正相输入节点，M10的漏极连接M12的漏极；M11的源极连接M1的漏极和M10的源极，M11的栅极连接前置放大器的反相输入节点，M11的漏极连接M13的漏极；M9源极接地，M9的栅极连接Latch，M9的漏极连接M10和M11的源极。
该具体实施例，通过合理设置MOS管，使前置放大器能够更好的进行信号放大。
在本发明的一个具体实施例中，当前置放大器处于复位阶段时，M12和M13导通，M9、M10和M11截止；当前置放大器处于再生阶段时，M12和M13截止，M9、M10和M11导通。
在本发明的一个具体实例中，在复位阶段，M12和M13导通，M9、M10和M11截止，OP和ON被上拉至高电平，前置放大器中无信号的输入与输出。
在再生阶段，前置放大器利用晶体管M10和M11接收需要需要进行比较的输入信号，并利用M11将需要进行比较的输入信号进行一级放大，并将一级放大结果通过OP和ON传输至锁存器。
该具体实施例，通过前置放大器将需要进行比较的输入信号进行一级放大，为后续锁存器进行进一步的放大和比较奠定基础。
在本发明的一个具体实施例中，高速低功耗比较电路还包括，SR锁存器，SR锁存器位于前置放大器和锁存器之后，用于避免前置放大器和锁存器的当前输出结果对下一次输出结果产生的影响。
该具体实施例，比较电路完成当前比较工作且当前输出比较结果后，下一次的比较结果会对当前输出比较结果产生影响，利用SR锁存器可以将当前比较输出结果进行锁存，减少后续比较结果对当前比较输出结果的影响。
在本发明的一个具体实例中，在再生阶段，当第二时钟信号为高电平且需要进行比较的输入信号流入第九晶体管时，利用第九晶体管开始进行第一级放大。将完成一级放大后的信号传输至锁存器，当完成一级放大后的信号达到高于gnd的阈值，锁存器中的第三晶体管和第四晶体管导通，需要进行比较的输入信号开始在第五晶体管、第六晶体管、第七晶体管和第八晶体管上进行二级放大。当锁存器中的正相输出节点和锁存器的反相输出节点的电压接近共模值，在锁存器中的正相输出节点和锁存器的反相输出节点上输出轨到轨电压。在再生阶段结束前，由于第三晶体管和第四晶体管栅极电压不同，锁存器中的正相输出节点和锁存器的反相输出节点一端被拉高到正电平VDD，一端被拉到地。通过比较锁存器的正相输出节点和锁存器的反相输出节点的放电快慢，将得到需要进行比较的输入信号的比较结果。在再生阶段结束时，对需要进行比较的输入信号进行跟踪和采样。
在复位阶段，当第一时钟信号为低电平时，锁存器的反相输出节点和锁存器的正相输出节点被预充电至正电平VDD，锁存器中的历史数据重置。当第二时钟信号为低电平时，前置放大器中的第十二晶体管和第十三晶体管导通，前置放大器的正相输出节点和前置放大器的反相输出节点被上拉至高电平VDD，高速低功耗比较电路复位。
该具体实施例，通过锁存器和前置放大器之间的协调工作，使高速低功耗比较电路能够更好地应对共模变化，稳定性更强。
在本发明的另一个具体实施方式中，一种高速低功耗模数转换器，其包括如高速低功耗比较电路，该高速低功耗模数转换器被操作以执行如高速低功耗比较电路中的功能。
在本发明的另一个具体实施方式中，一种电子设备，其包括高速低功耗模数转换器，该电子设备被操作以执行如高速低功耗比较电路中的功能。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种高速低功耗比较电路，包括前置放大器和锁存器，其特征在于，
所述锁存器包括复位晶体管对、锁存输入晶体管对以及反相器对；
其中，所述复位晶体管对包括第一晶体管和第二晶体管；
所述锁存输入晶体管对包括第三晶体管和第四晶体管；
所述反相器对包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；
且所述第一晶体管的源极连接电源，所述第一晶体管的栅极连接第一时钟信号，所述第一晶体管的漏极连接所述第三晶体管和所述第五晶体管的漏极以及所述第六晶体管和所述第八晶体管的栅极；
所述第二晶体管的源极连接所述电源，所述第二晶体管的栅极连接所述第一时钟信号，所述第二晶体管的漏极连接所述第五晶体管和所述第七晶体管的栅极以及所述第六晶体管和所述第四晶体管的漏极；
所述第三晶体管的源极连接所述第七晶体管的漏极，所述第三晶体管的栅极连接所述前置放大器的正相输出节点，所述第三晶体管的漏极连接所述第一晶体管的漏极；
所述第四晶体管的源极连接所述第八晶体管的漏极，所述第四晶体管的栅极连接所述前置放大器的反相输出节点，所述第四晶体管的漏极连接所述第二晶体管的漏极；
所述第五晶体管的源极连接所述电源，所述第五晶体管的栅极连接第二晶体管的漏极，所述第五晶体管的漏极连接所述第一晶体管的漏极；
所述第六晶体管源极连接所述电源，所述第六晶体管的栅极连接所述第一晶体管的漏极，所述第六晶体管的漏极连接所述第二晶体管的漏极；
所述第七晶体管的源极接地，所述第七晶体管的栅极连接所述第二晶体管的漏极，所述第七晶体管的漏极连接所述第三晶体管的源极；
所述第八晶体管的源极接地，所述第八晶体管的栅极连接所述第一晶体管的漏极，所述第八晶体管的漏极连接所述第四晶体管的源极。
2.如权利要求1所述的高速低功耗比较电路，其特征在于，
所述锁存器中的第一晶体管，第二晶体管，第五晶体管和第六晶体管是PMOS管，第三晶体管，第四晶体管，第七晶体管和第八晶体管是NMOS管。
3.如权利要求1所述的高速低功耗比较电路，其特征在于，还包括，
所述锁存器的反相输出节点为所述第一晶体管、第五晶体管和第三晶体管的漏极以及第六晶体管和第八晶体管的栅极；
所述锁存器的正相输出节点为所述第二晶体管、所述第六晶体管和所述第四晶体管的漏极以及所述第五晶体管和所述第七晶体管的栅极。
4.如权利要求1所述的高速低功耗比较电路，其特征在于，
所述前置放大器包括第十二晶体管和第十三晶体管，以及第九晶体管，第十晶体管和第十一晶体管，其中，第十二晶体管和第十三晶体管是PMOS管，第九晶体管，第十晶体管和第十一晶体管是NMOS管；
其中，所述第十二晶体管的漏极和所述第十晶体管的漏极为所述前置放大器的正相输出节点，所述第十三晶体管的漏极和所述第十一晶体管的漏极为前置放大器的反相输出节点。
5.如权利要求4所述的高速低功耗比较电路，其特征在于，
所述第十二晶体管的源极连接所述电源，所述第十二晶体管的栅极连接第二时钟信号，所述第十二晶体管的漏极连接所述第十晶体管的漏极；
所述第十三晶体管的源极连接所述电源，所述第十三晶体管的栅极连接所述第二时钟信号，所述第十三晶体管的漏极连接所述第十一晶体管的漏极；
所述第十晶体管的源极连接所述第九晶体管的漏极和所述第十一晶体管的源极，所述第十晶体管的栅极连接所述前置放大器的正相输入节点，所述第十晶体管的漏极连接所述第十二晶体管的漏极；
所述第十一晶体管的源极连接所述第九晶体管的漏极和所述第十晶体管的源极，所述第十一晶体管的栅极连接所述前置放大器的反相输入节点，所述第十一晶体管的漏极连接所述第十三晶体管的漏极；
所述第九晶体管源极接地，所述第九晶体管的栅极连接所述第二时钟信号，所述第九晶体管的漏极连接所述第十晶体管和第十一晶体管的源极。
6.如权利要求1所述的高速低功耗比较电路，其特征在于，还包括，
SR锁存器，所述SR锁存器位于所述前置放大器和所述锁存器之后，用于避免所述前置放大器和所述锁存器的当前输出结果对下一次输出结果产生的影响。
7.一种高速低功耗模数转换器，其特征在于，包括如权利要求1-6任一项所述的高速低功耗比较电路。
8.一种电子设备，其特征在于，其包括如权利要求7所述的高速低功耗模数转换器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110825888.2A CN113517882B (zh) | 2021-07-21 | 2021-07-21 | 一种高速低功耗比较电路、转换器和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110825888.2A CN113517882B (zh) | 2021-07-21 | 2021-07-21 | 一种高速低功耗比较电路、转换器和电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517882A true CN113517882A (zh) | 2021-10-19 |
| CN113517882B CN113517882B (zh) | 2024-03-08 |
Family
ID=78067573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110825888.2A Active CN113517882B (zh) | 2021-07-21 | 2021-07-21 | 一种高速低功耗比较电路、转换器和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517882B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023133974A1 (zh) * | 2022-01-14 | 2023-07-20 | 长鑫存储技术有限公司 | 本地放大电路、数据读出方法和存储器 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202750074U (zh) * | 2012-04-20 | 2013-02-20 | 西安华迅微电子有限公司 | 一种高速比较器 |
| CN103546127A (zh) * | 2012-07-11 | 2014-01-29 | 北京大学 | 一种失调存储的低功耗高速比较器 |
| US20170264310A1 (en) * | 2016-03-11 | 2017-09-14 | Socionext Inc. | Circuitry for use in comparators |
| CN107342752A (zh) * | 2016-05-03 | 2017-11-10 | 天津力芯伟业科技有限公司 | 一种低功耗高速高精度比较器电路 |
| CN110061724A (zh) * | 2018-01-19 | 2019-07-26 | 株式会社索思未来 | 比较器电路 |
| US20200204184A1 (en) * | 2018-12-19 | 2020-06-25 | Socionext Inc. | Comparator circuitry |
| CN112332819A (zh) * | 2020-11-12 | 2021-02-05 | 重庆百瑞互联电子技术有限公司 | 一种两阶段低功耗高速比较器 |
| CN112636729A (zh) * | 2020-12-14 | 2021-04-09 | 重庆百瑞互联电子技术有限公司 | 一种超低功耗的电源动态比较器电路 |
-
2021
- 2021-07-21 CN CN202110825888.2A patent/CN113517882B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202750074U (zh) * | 2012-04-20 | 2013-02-20 | 西安华迅微电子有限公司 | 一种高速比较器 |
| CN103546127A (zh) * | 2012-07-11 | 2014-01-29 | 北京大学 | 一种失调存储的低功耗高速比较器 |
| US20170264310A1 (en) * | 2016-03-11 | 2017-09-14 | Socionext Inc. | Circuitry for use in comparators |
| CN107342752A (zh) * | 2016-05-03 | 2017-11-10 | 天津力芯伟业科技有限公司 | 一种低功耗高速高精度比较器电路 |
| CN110061724A (zh) * | 2018-01-19 | 2019-07-26 | 株式会社索思未来 | 比较器电路 |
| US20200204184A1 (en) * | 2018-12-19 | 2020-06-25 | Socionext Inc. | Comparator circuitry |
| CN112332819A (zh) * | 2020-11-12 | 2021-02-05 | 重庆百瑞互联电子技术有限公司 | 一种两阶段低功耗高速比较器 |
| CN112636729A (zh) * | 2020-12-14 | 2021-04-09 | 重庆百瑞互联电子技术有限公司 | 一种超低功耗的电源动态比较器电路 |
Non-Patent Citations (1)
| Title |
|---|
| 裴志军;王雅欣;: "低压低功耗动态锁存比较器技术进展", 天津职业技术师范大学学报, no. 03, 28 September 2018 (2018-09-28) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023133974A1 (zh) * | 2022-01-14 | 2023-07-20 | 长鑫存储技术有限公司 | 本地放大电路、数据读出方法和存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517882B (zh) | 2024-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101432967B (zh) | 接收机锁存器电路和方法 | |
| US9973198B2 (en) | Telescopic amplifier with improved common mode settling | |
| US7746260B1 (en) | Multiplying digital-to-analog converter for high speed and low supply voltage | |
| CN101562453B (zh) | 一种模拟采样开关及模数转换器 | |
| CN111200402B (zh) | 一种能够提升增益的高线性度动态残差放大器电路 | |
| US20110227646A1 (en) | Discrete time operational transconductance amplifier for switched capacitor circuits | |
| CN106059587A (zh) | 一种高速低失调电压比较器电路 | |
| CN113517882B (zh) | 一种高速低功耗比较电路、转换器和电子设备 | |
| CN103354444A (zh) | 一种低功耗可变增益放大器 | |
| CN107071640A (zh) | 一种双电压域驱动运算电路 | |
| CN111614356B (zh) | 栅压自举采样电路 | |
| US20070171112A1 (en) | Robust reference generation circuit for D/A converter | |
| CN104467848B (zh) | 一种含有失调消除采样电路的装置 | |
| US7382197B2 (en) | Adaptive tuning circuit to maximize output signal amplitude for an amplifier | |
| US10998864B1 (en) | Non-linearity correction | |
| CN108874007B (zh) | 射频电压-电流转换电路及将电压转换成电流的方法 | |
| CN108199700B (zh) | 一种高精度的比较器电路 | |
| CN107800435B (zh) | 一种电容阵列寄生效应的补偿电路和抵消方法 | |
| WO2019242396A1 (zh) | 采用负电压和栅压自举的低电压电荷传输电路 | |
| CN114389615B (zh) | 一种基于环形放大器的mdac | |
| US11949388B2 (en) | Power amplifier and power amplifying method | |
| CN113437963B (zh) | 比较器、模数转换电路及传感器接口 | |
| CN113556105A (zh) | 一种用于无线通信的动态比较器、模数转换器及电子设备 | |
| Souliotis et al. | An offset cancelation technique for latch type sense amplifiers | |
| CN112350696B (zh) | 一种双反馈回路比较器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: A1009, floor 9, block a, No. 9, Shangdi Third Street, Haidian District, Beijing 100085 Applicant after: Beijing Bairui Internet Technology Co.,Ltd. Address before: A1009, floor 9, block a, No. 9, Shangdi Third Street, Haidian District, Beijing 100085 Applicant before: BARROT WIRELESS Co.,Ltd. Country or region before: China |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |