CN107071640A

CN107071640A - 一种双电压域驱动运算电路

Info

Publication number: CN107071640A
Application number: CN201710192364.8A
Authority: CN
Inventors: 陈昊
Original assignee: Jian Rong Semiconductor (shenzhen) Co Ltd
Current assignee: Jian Rong Semiconductor (shenzhen) Co Ltd
Priority date: 2017-03-28
Filing date: 2017-03-28
Publication date: 2017-08-18
Anticipated expiration: 2037-03-28
Also published as: CN107071640B

Abstract

本发明实施方式公开了一种双电压域驱动运算电路，包括：主体运算放大器、第一输出PMOS管、第一输出NMOS管、过压保护电路、第二输出PMOS管，其中，所述主体运算放大器包括：同向输入端、反向输入端、第一输出端、第二输出端；所述主体运算放大器的同向输入端、反向输入端分别用于连接输入信号；所述第一输出端与第一输出PMOS管的栅极连接或者第一输出端通过过压保护电路与第二输出PMOS管的栅极连接；所述第二输出端与第一输出NMOS管的栅极连接。本发明中两种电压域输出级共用了NMOS管，3.3V模式输出级采用3.3V PMOS、3.3V NMOS构成输出级；1.2V模式输出级采用1.2V PMOS管和3.3V NMOS管构成。输出级NMOS管的共用可以进一步节省layout面积。

Description

一种双电压域驱动运算电路

技术领域

本发明实施方式涉及集成电路技术领域，特别是涉及一种双电压域驱动运算电路。

背景技术

随着SOC芯片的发展，市场对芯片的要求越来越高，芯片本身的功能也会越做越多，芯片中耳机驱动电路为例，通常的芯片都是采用3.3V MOS设计耳机驱动电，以实现大的输出幅度，一般的耳机负载只有32欧姆或者16欧姆，在耳机驱动电路在驱动耳机时将从电源抽取大电流。但是随着便携式设备的兴起，低压低功耗设备将成为主流(蓝牙耳机等)。1.2V供电电路可以有效降低系统功耗、延长便携式设备的使用时间。为了扩大增加芯片的功能和扩大芯片的应用范围，耳机驱动电路需要具备普通模式(3.3V驱动模式)和低功耗模式(1.2V驱动模式)。

通常的音频输出电路采用Class AB运放提供较高效率的大功率输出，而在IC设计中不同的电压域电路采用不同电压的CMOS器件设计。芯片需要有3.3V电压域的耳机驱动电路和1.2V电压域的耳机驱动电路，通常需要采用3.3V MOS器件和1.2V MOS器件分别设计两个Class AB驱动电路。1.2V电压域驱动电路还需要考虑其开环增益不够的问题，这无疑增大了设计难度。同时两个大功率输出运放将占据两个运放的layout面积，增大了芯片成本。

发明内容

本发明实施方式提供一种双电压域驱动运算电路，能够在同一个CMOS器件中实现两种电压域的驱动，增加了芯片的功能，扩大芯片的应用范围，同时降低了芯片功耗，有效缩小芯片面积，降低了芯片成本。

为解决上述技术问题，第一方面，本发明实施方式采用的一个技术方案是：提供一种双电压域驱动运算电路，包括：主体运算放大器、第一输出PMOS管、第一输出NMOS管、过压保护电路、第二输出PMOS管，其中，所述主体运算放大器包括：同向输入端、反向输入端、第一输出端、第二输出端；所述主体运算放大器的同向输入端、反向输入端分别用于连接输入信号；所述第一输出端与第一输出PMOS管的栅极连接或者第一输出端通过过压保护电路与第二输出PMOS管的栅极连接；所述第二输出端与第一输出NMOS管的栅极连接。

其中，所述电路还包括：输出端，所述第一输出NMOS管的漏极、第一输出PMOS管的漏极以及第二输出PMOS管的漏极分别与所述输出端连接。

其中，所述主体运算放大器还包括：第一支路、第二支路、第三支路、第四支路及第五支路。

其中，所述第一支路包括：第一PMOS管电流源、第一PMOS管、第二PMOS管，其中，所述第一PMOS管、第二PMOS管的源极相连接后与第一PMOS管电流源连接；所述第一PMOS管的栅极作为反向输入端，第二PMOS管的栅极作为同向输入端。

其中，所述第二支路包括：第二PMOS管电流源、第一NMOS管及第二NMOS管，其中，所述第一NMOS管的栅极与漏极连接后与第一NMOS管电流源连接；所述第二NMOS管的栅极与漏极连接后与第一NMOS管的源极连接。

其中，所述第三支路包括：第三PMOS管、第四PMOS管、第三NMOS管、第五PMOS管、第四NMOS管以及第五NMOS管；所述第四PMOS管的源极与第三PMOS管的漏极连接，第四PMOS管的漏极与第三PMOS管的栅极连接；所述第三NMOS管的漏极与第五PMOS管的源极连接后与第四PMOS管的漏极连接，所述第三NMOS管的源极与第五PMOS管的漏极连接后与第四NMOS管的漏极连接，所述第三NMOS管的栅极与第一NMOS管的漏极连接；所述第四NMOS管的源极与第五NMOS管的漏极连接；所述第五NMOS管的漏极与第一PMOS管的漏极连接。

其中，所述第四支路包括：第六PMOS管、第七PMOS管、第六NMOS管、第八PMOS管、第七NMOS管以及第八NMOS管，其中，所述第六PMOS管的栅极与第三PMOS管的栅极连接，漏极与第七PMOS管的源极连接；所述第七PMOS管的栅极与第四PMOS管的栅极连接；所述第六NMOS管的漏极与第八PMOS管的源极连接后与第七PMOS管的漏极连接，所述第六NMOS管的源极与第八PMOS管的漏极连接后与第七NMOS管的漏极连接；所述第六NMOS管的栅极与分别与第三NMOS管的栅极、第一NMOS管的栅极连接；所述第七NMOS管的栅极与第四NMOS管的栅极连接，源极与第八NMOS管的漏极连接；所述第八NMOS管的栅极与第五NMOS管的栅极连接；所述第八NMOS管的漏极与第二PMOS管的漏极连接。

其中，所述第五支路包括：所述第五支路包括：第九PMOS管、第十PMOS管、第一NMOS管电流源；所述第九PMOS管的栅极与漏极连接后与第十PMOS管的源极连接；所述第十PMOS管的栅极与漏极连接后与第二PMOS管电流源连接。

其中，所述电路还包括：平移电路，所述平移电路包括，第三PMOS管电流源、第九NMOS管及第二NMOS管电流源；所述第九NMOS管的漏极与第二NMOS管电流源连接；所述第九NMOS管的栅极被别与第七PMOS管的漏极、第六NMOS管的漏极、第八PMOS管的源极连接；所述第九NMOS管的源极与第二NMOS管电流源连接。

其中，所述电路还包括：静态偏置电路，所述静态偏置电路包括，第四PMOS管电流源、第十NMOS管、第十一PMOS管以及第三NMOS管电流源；所述第十NMOS管的漏极与栅极连接后分别与第十一PMOS管的源极连接；所述第十一PMOS管的栅极与漏极连接后分别与在第十PMOS管的漏极与第一NMOS管电流源连接。

其中，所述第二输出PMOS管的栅极与过压保护电路连接后再与第九NMOS管的源极连接，所述第九NMOS管的栅极与第一输出端连接。

第二方面，本发明实施方式采用的一个技术方案是：一种电子装置，包括：如上所述的电路。

本发明是在3.3V电压域耳机驱动电路上增加了1.2V电压域的Class AB输出级，两个不同电压域的输出级共用3.3V电压域的主体运放，通过逻辑选择哪种输出级，并合理设计1.2V输出级的偏置、信号转换、过压处理等问题。3.3V电压域MOS设计的主体运放结构简单，并能够获得满足要求的较大的开环增益，能够有效避免1.2V电压域MOS管设计的运放结构复杂、增益不够的问题。输出级采用典型的Class AB结构，此结构由一个PMOS管和NMOS构成，本发明中两种电压域输出级共用了NMOS管，3.3V模式输出级采用3.3V PMOS、3.3V NMOS构成输出级；1.2V模式输出级采用1.2V PMOS和3.3V NMOS管构成，而大功率输出电路其输出级MOS管尺寸都会是大尺寸管，输出级占据的layout面积甚至比主体运放都大。输出级NMOS管的共用可以进一步节省layout面积。

附图说明

图1是本发明第一实施例提供的一种双电压域驱动运算电路的结构示意图；

图2是本发明第二实施例提供的一种双电压域驱动运算电路的结构示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及本申请实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体本申请实施例仅用以解释本申请，并不用于限定本申请。

实施例一

参阅图1，本申请实施例提供的一种双电压域驱动运算电路，包括：主体运算放大器11、3.3V-PMOS管12、3.3V-NMOS管13、过压保护电路14、1.2V-PMOS管15以及输出端Vout。

其中，主体运算放大器11还包括：同向输入端Vcm、反向输入端Vin、电源输入端111、第一输出端112、第二输出端113。

主体运算放大器11的同向输入端Vcm、反向输入端Vin分别用于连接输入信号。第一输出端112与过压保护电路14连接，并通过一开关与3.3V-PMOS管12的栅极连接。第二输出端113与3.3V-NMOS管13的栅极连接。电源输入端111与3.3v电源进行连接。

3.3V-PMOS管12的源极与3.3v电源连接，漏极与输出端Vout连接。

3.3V-NMOS管13的源极与输出端Vout连接，源极用于接地。

1.2V-PMOS管15的栅极与过压保护电路14连接，源极与1.2v电源进行连接，漏极通过一开关与输出端Vout连接。

上述的双电压域驱动运算电路工作时，3.3v电源分别为主体运算放大器11、3.3V-PMOS管12、3.3V-NMOS管13提供工作电压，1.2v电源为1.2V-PMOS管15提供工作电压。1.2V电源由BUCK DCDC电路产生，BUCK电路具有很高的电压转换效率。输入信号从反向输入端Vin输入后，经主体运算放大器11进行放大处理后，从第一输出端112以及第二输出端113输出。在需要输出3.3v电压时，将与3.3V-PMOS管12连接的开关闭合，3.3V-PMOS管12与3.3V-NMOS管13共同构成Class AB输出级，则从第一输出端112与第二输出端113输出的信号通过Class AB输出级并能够从从3.3V电源中抽取电流从Vout输出。在需要输出1.2v电压时，将与3.3V-PMOS管12连接的开关断开，将与1.2V-PMOS管15连接的开关闭合，1.2V-PMOS管15与3.3V-NMOS管13共同构成Class AB输出级，则从第一输出端112与第二输出端113输出的信号通过Class AB输出级并能够从从1.2V电源中抽取电流从Vout输出。

实施例二

在实施例一的基础上，对一种双电压域驱动运算电路作进一步的描述。

参阅图2，在实施例二中的一种双电压域驱动运算电路的具体结构图。

所述电路包括主体运算放大器21、平移电路22、1.2v输出级静态偏置电路23以及1.2v电压域电路24。

具体地，主体运算放大电路21包括：支路I0、支路I1、支路I2、支路I3及支路I4。

其中，支路I0包括：第一电流源211、PMOS管MP1、PMOS管MP2，其中，PMOS管MP1、PMOS管MP2的源极相连接后通过第一电流源211与3.3v电源进行连接。PMOS管MP1的栅极作为反向输入端VinN，PMOS管MP2的栅极作为同向输入端VinP。PMOS管MP1、PMOS管MP2的漏极分别与后级电路连接。

支路I1包括：第二电流源212、NMOS管MN1、NMOS管MN2，第二电流源212与3.3v电源进行连接，NMOS管MN1的栅极与漏极连接后与第二电流源212连接，NMOS管MN2的栅极与漏极连接后与NMOS管MN1的源极连接。

支路I2包括：PMOS管MP3、PMOS管MP4、NMOS管MN3、PMOS管MP5、NMOS管MN4以及NMOS管MN5。PMOS管MP3的源极与3.3v电源进行连接。PMOS管MP4的源极与PMOS管MP3的漏极连接，PMOS管MP4的漏极与PMOS管MP3的栅极连接。NMOS管MN3的漏极与PMOS管MP5的源极连接后与PMOS管MP4的漏极连接，NMOS管MN3的源极与PMOS管MP5的漏极连接后与NMOS管MN4的漏极连接，NMOS管MN3的栅极与NMOS管MN1的漏极连接，NMOS管MN3与PMOS管MP5连接形成跨导线性环。NMOS管MN4的源极与NMOS管MN5的漏极连接。PMOS管MP1的漏极连接在NMOS管MN4的源极与NMOS管MN5的漏极之间。

支路I3包括：PMOS管MP6、PMOS管MP7、NMOS管MN6、PMOS管MP8、NMOS管MN7以及NMOS管MN8。PMOS管MP6的源极与3.3v电源连接，栅极与PMOS管MP3的栅极连接，漏极与PMOS管MP7的源极连接。PMOS管MP7的栅极与PMOS管MP4的栅极连接。NMOS管MN6的漏极与PMOS管MP8的源极连接后与PMOS管MP7的漏极连接，NMOS管MN6的源极与PMOS管MP8的漏极连接后与NMOS管MN7的漏极连接。NMOS管MN6的栅极与分别与NMOS管MN3的栅极、NMOS管MN1的栅极连接。NMOS管MN6与PMOS管MP8连接形成跨导线性环。NMOS管MN7的栅极与NMOS管MN4的栅极连接，源极与NMOS管MN8的漏极连接。NMOS管MN8的栅极与NMOS管MN5的栅极连接。PMOS管MP2的漏极连接在NMOS管MN7的源极与NMOS管MN8的漏极之间。

支路I4包括：开关S1、PMOS管MP9、PMOS管MP10、第三电流源213。开关S1分别与3.3v电源、PMOS管MP9的源极连接。PMOS管MP9的栅极与漏极连接后与PMOS管MP10的源极连接。PMOS管MP10的栅极与漏极连接后与第三电流源213连接。

平移电路22包括支路I5。

支路I5包括：第四电流源214、开关S2、NMOS管M9、第五电流源215。第四电流源214与3.3v电源连接，开关S2分别与第四电流源214、NMOS管MN9的漏极连接。NMOS管MN9的栅极被别与PMOS管MP7的漏极、NMOS管MN6的漏极、PMOS管MP8的源极连接。NMOS管MN9的源极与第五电流源215连接。

1.2v输出级静态偏置电路23包括支路I6。

支路I6包括：第六电流源216、NMOS管MN10、开关S3、PMOS管MP11、开关S4以及第七电流源217。第六电流源216与3.3v电源连接，开关S3与第六电流源216连接。NMOS管MN10的漏极与栅极连接后分别与开关S3、PMOS管MP11的源极连接。PMOS管MP11的栅极与漏极连接后通过开关S4连接在PMOS管MP10与第三电流源213之间。

1.2v电压域电路24包括：PMOS管MP12、PMOS管MPD2以及过压保护电路218，PMOS管MP12的源极与1.2v电源连接，栅极与漏极连接后与NMOS管MN10的源极连接。PMOS管MPD2的源极与1.2v电源连接，漏极通过开关S7与输出端Vout连接。过压保护电路218一端与1.2v电源连接，另一端分别与PMOS管MPD2的栅极、NMOS管MN9的源极连接。

3.3v输出级25包括：PMOS管MPD1以及NMOS管MND1，PMOS管MPD1的栅极通过开关S6连接在PMOS管MP7的漏极上。NMOS管MND1的栅极连接在NMOS管MN7的漏极上。PMOS管MPD1的漏极与NMOS管MND1的漏极相连接后与输出端Vout连接。电阻R1与电容C1串联后再并联在PMOS管MPD1的栅极与漏极之间。电阻R2与电容C2串联后再并联在NMOS管MND1的栅极与漏极之间。

3.3V电压域是由一种差分输入折叠式共源共栅电路作为主体运算放大器，浮栅偏置的Class AB输出级组成。Class AB具有较低的静态偏置电流和较大的动态输出电流，整体电路效率较高。

所述双电压域驱动运算电路工作时，用于输出3.3V电压时，NMOS管MN6和PMOS管MP8构成跨导线性环，节点VN1和VP1和分别和输出级的PMOS管MPD1、NMOS管MND1的栅极相接，主体运放的放大的信号通过此连线传递给输出端。

为使表述方便，下述的PMOS管或者NMOS管只写后面的标号，例如：MPD1代表PMOS管MPD1，MN1代表NMOS管MN1。VX、VY、VN1、VP1、VA、VB则代表附图中的对应名称的节点的电压。VGS(MOS管标号)代表对应标号的MOS管栅极与源极之间的电压。

工作时，首先对NMOS管MND1的静态偏置进行配置。NMOS管MND1静态偏置由支路I1的第二电流源212和二极管接法的MN1、MN2和由MN6、MP8组成的跨导线性环完成。

配置过程如下：

电压VX＝VGS(MN2)+VGS(MN1),电压VP1＝VX-VGS(MN6)，所以VP1＝VGS(MN2+VGS(MN1)-VGS(MN6)通过匹配设计VGS(MN1)＝VGS(MN6)，因此输出级MPD1的偏置电压VGS(MND1)＝VGS(MN2)。因此输出管MND1静态电流镜像MN2。

PMOS管MPD1的静态偏置由支路I4的第三电流源213和二极管接法的MP9、MP10和由MN6、MP8组成的跨导线性环完成。

配置过程如下：

电压VY＝VDD(3.3V)-VGS(MP9)-VGS(MP10),电压VP1＝VY+VGS(MP8)，所以VP1＝3.3V-VGS(MP9)-VGS(MP10)+VGS(MP8),通过匹配设计VGS(MP10)＝VGS(MP8)，因此MPD1的偏置电压VGS(MPD1)＝VGS(MP9)。因此MPD1静态电流镜像MP9。

1.2V模式电路的输出级静态电流偏置方式：

1.2V输出级的NMOS管复用了3.3V输出级的NMOS管。其偏置方式和3.3V输出级一样。NMOS管MND1静态偏置由支路I1的第二电流源212和二极管接法的MN1、MN2和由MN6、MP8组成的跨导线性环完成。

配置过程如下：

电压VX＝VGS(MN2)+VGS(MN1),电压VN1＝VX-VGS(MN6)，所以VN1＝VGS(MN2+VGS(MN1)-VGS(MN6)通过匹配设计VGS(MN1)＝VGS(MN6)，因此输出级MPD1的偏置电压VGS(MND1)＝VGS(MN2)。因此输出管MND1静态电流镜像MN2。

1.2V输出级的PMOS偏置由MP12和支路I6以及由MN6、MP8组成的跨导线性环完成，

配置过程如下：

VA＝1.2-VGS(MP12)，VB＝VA+VGS(MN10)，VY＝VB-VGS(MP11),VP1＝VY+VGS(MP8),VP2＝VP1-VGS(MN9),通过匹配设计使得VGS(MN10)＝VGS(MN9)；VGS(MP11)＝VGS(MP8)，所以VP2＝1.2-VGS(MP12)+VGS(MN10)-VGS(MP11)+VGS(MN1)-VGS(MP8)＝1.2-VGS(MP12)＝VA,因此1.2V输出管MPD2静态电流镜像1.2V管MP12，因为VY到VN2经历增加一个PMOS管的VGS和减去一个NMOS管的VGS的转换，因此VA到VY也需要经历减小一个NMOS管的VGS和增加一个PMOS管的VGS的转换，两者受到相同的工艺和环境温度影响的其差异才能被完全抵消。

主体运算放大器将信号放大到VinP和VinN，3.3V模式时，VinP和VinN直接和3.3V输出级相接，经过输出级的功率放大驱动耳机，而1.2V模式时，VinP的信号幅度会超过第二输出PMOS管MPD2的电压范围，将VinP经过NMOS管MN9的源级跟随器降低一个VGS后再经过过压保护电路218处理后再送给第二输出PMOS管MPD2来实现信号的传递。

整个输入到输出是电压和电流不断转换的过程。主体运算放大器是共用的，VinN和VinP电压输入转换成输入对管各自的电流变化，电流变化叠加到支路I2和支路I3之间，支路I2和支路I3的电流变化转换成电压VP1和VN1，3.3V模式下VN1和VP1直接控制输出驱动管MND1和MPD1，产生大驱动能力输出。

1.2V模式时，同样控制共用的MND1管，VP2则通过NMOS管MN9管降低一个VGS电压后再控制MPD2管，第二输出PMOS管MPD2和第一输出NMOS管MND1共同提供信号输出。

与两个不同电压域的完整驱动电路相比，共用主体运放拆分输出级的设计发明在有效降低功耗、简化设计满足应用需求的同时最大限度的缩小layout面积、降低芯片成本。

实施例三

本申请实施例三提供一种电子装置，包含上述实施一及实施例二中的所述的一种双电压域驱动运算电路。

本实施例的电子设备以多种形式存在，包括但不限于:

(1)移动通信设备:这类设备的特点是具备移动通信功能，并且以提供话音、数据通信为主要目标。这类终端包括:智能手机(例如iPhone)、多媒体手机、功能性手机，以及低端手机等。

(2)超移动个人计算机设备:这类设备属于个人计算机的范畴，有计算和处理功能，一般也具备移动上网特性。这类终端包括:PDA、MID和UMPC设备等，例如iPad。

(3)便携式娱乐设备:这类设备可以显示和播放多媒体内容。该类设备包括:音频、视频播放器(例如iPod)，掌上游戏机，电子书，以及智能玩具和便携式车载导航设备。

(4)其他播放音频、声音或者发声的电子装置。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims

1.一种双电压域驱动运算电路，其特征在于，包括：主体运算放大器、第一输出PMOS管、第一输出NMOS管、过压保护电路、第二输出PMOS管，其中，所述主体运算放大器包括：同向输入端、反向输入端、第一输出端、第二输出端；所述主体运算放大器的同向输入端、反向输入端分别用于连接输入信号；所述第一输出端与第一输出PMOS管的栅极连接或者第一输出端通过过压保护电路与第二输出PMOS管的栅极连接；所述第二输出端与第一输出NMOS管的栅极连接。

2.根据权利要求1所述的电路，其特征在于，所述电路还包括：输出端，所述第一输出NMOS管的漏极、第一输出PMOS管的漏极以及第二输出PMOS管的漏极分别与所述输出端连接。

3.根据权利要求1或2所述的电路，其特征在于，所述主体运算放大器还包括：第一支路、第二支路、第三支路、第四支路及第五支路。

4.根据权利要求3所述的电路，其特征在于，所述第一支路包括：第一电流源、第一PMOS管、第二PMOS管，其中，所述第一PMOS管、第二PMOS管的源极相连接后与第一电流源连接。

5.根据权利要求4所述的电路，其特征在于，所述第二支路包括：第二电流源、第一NMOS管及第二NMOS管，其中，所述第一NMOS管的栅极与漏极连接后与第二电流源连接；所述第二NMOS管的栅极与漏极连接后与第一NMOS管的源极连接。

6.根据权利要求5所述的电路，其特征在于，所述第三支路包括：第三PMOS管、第四PMOS管、第三NMOS管、第五PMOS管、第四NMOS管以及第五NMOS管；所述第四PMOS管的源极与第三PMOS管的漏极连接，第四PMOS管的漏极与第三PMOS管的栅极连接；所述第三NMOS管的漏极与第五PMOS管的源极连接后与第四PMOS管的漏极连接，所述第三NMOS管的源极与第五PMOS管的漏极连接后与第四NMOS管的漏极连接，所述第三NMOS管的栅极与第一NMOS管的漏极连接；所述第四NMOS管的源极与第五NMOS管的漏极连接；所述第五NMOS管的漏极与第一PMOS管的漏极连接。

7.根据权利要求6所述的电路，其特征在于，所述第四支路包括：第六PMOS管、第七PMOS管、第六NMOS管、第八PMOS管、第七NMOS管以及第八NMOS管，其中，所述第六PMOS管的栅极与第三PMOS管的栅极连接，漏极与第七PMOS管的源极连接；所述第七PMOS管的栅极与第四PMOS管的栅极连接；所述第六NMOS管的漏极与第八PMOS管的源极连接后与第七PMOS管的漏极连接，所述第六NMOS管的源极与第八PMOS管的漏极连接后与第七NMOS管的漏极连接；所述第六NMOS管的栅极与分别与第三NMOS管的栅极、第一NMOS管的栅极连接；所述第七NMOS管的栅极与第四NMOS管的栅极连接，源极与第八NMOS管的漏极连接；所述第八NMOS管的栅极与第五NMOS管的栅极连接；所述第八NMOS管的漏极与第二PMOS管的漏极连接。

8.根据权利要求7所述的电路，其特征在于，所述第五支路包括：第九PMOS管、第十PMOS管、第三电流源；所述第九PMOS管的栅极与漏极连接后与第十PMOS管的源极连接；所述第十PMOS管的栅极与漏极连接后与第三电流源连接。

9.根据权利要求8所述的电路，其特征在于，所述电路还包括：平移电路，所述平移电路包括，第四电流源、第九NMOS管及第五电流源；所述第九NMOS管的漏极与第四电流源连接；所述第九NMOS管的栅极被别与第七PMOS管的漏极、第六NMOS管的漏极、第八PMOS管的源极连接；所述第九NMOS管的源极与第五电流源连接。

10.根据权利要求9所述的电路，其特征在于，所述电路还包括：静态偏置电路，所述静态偏置电路包括，第六电流源、第十NMOS管、第十一PMOS管以及第七电流源；所述第十NMOS管的漏极与栅极连接后分别与第十一PMOS管的源极连接；所述第十一PMOS管的栅极与漏极连接后分别与在第十PMOS管的漏极与第三电流源连接。

11.根据权利要求9所述的电路，其特征在于，所述第二输出PMOS管的栅极与过压保护电路连接后再与第九NMOS管的源极连接，所述第九NMOS管的栅极与第一输出端连接。

12.一种电子装置，其特征在于，包括：权利要求1-11任一项所述的电路。