CN209134362U - 一种感测放大器、数据转换模块和通信设备 - Google Patents

Abstract

本实用新型适用于半导体集成电路设计领域，提供了一种感测放大器、数据转换模块和通信设备。所述感测放大器包括通过时钟控制的感测放大模块、第二尾电流源和反馈模块；感测放大模块的输出端接反馈模块的输入端，反馈模块的输出端接第二尾电流源的输入端，第二尾电流源的输出端接感测放大模块的控制端；反馈模块根据感测放大模块输出的差模电压控制第二尾电流源的电流大小，在感测放大模块输出的差模电压较大时，反馈模块输出一个较大的电压，使得第二尾电流源产生较大的尾电流，在感测放大模块输出的差模电压较小时，反馈模块输出一个较小的电压，使得第二尾电流源产生较小的尾电流。本实用新型大大提高了感测放大器的速度，且保持了较低的功耗和较为简单的结构。

Description

一种感测放大器、数据转换模块和通信设备

技术领域

本实用新型属于半导体集成电路设计领域，尤其涉及一种感测放大器、数据转换模块和通信设备。

背景技术

近年来，由于微电子技术的突飞猛进的发展，现代电子系统也向着高性能，高集成度的方向发展。以无线通讯为例，随着5G时代的逼近，更高速的数字通讯业务即将展开。这对系统中的接收模块、数据转换模块以及数字处理模块都提出了更高的要求。其中数据转换模块尤其重要，并且在模拟转数字的数据转换模块中，感测放大器的速度是制约数据转换速度的关键因素。高速的感测放大器已经成为了必然的需求。

然而，现有技术的感测放大器，主要由漏极耦合的负载，源极连接的差分输入对以及时钟控制开关组成。感测放大器的速度主要由输出端的电阻和电容决定。其中当输出差分电压较大时，尾电流会明显减小，导致输出端的电阻变大，感测放大器的速度变慢。

实用新型内容

本实用新型的目的在于提供一种感测放大器、数据转换模块和通信设备，旨在解决现有技术的感测放大器，当输出差分电压较大时，尾电流会明显减小，导致输出端的电阻变大，感测放大器的速度变慢的问题。

第一方面，本实用新型提供了一种感测放大器，所述感测放大器包括通过时钟控制的感测放大模块、第二尾电流源和反馈模块；感测放大模块的输出端接反馈模块的输入端，反馈模块的输出端接第二尾电流源的输入端，第二尾电流源的输出端接感测放大模块的控制端；反馈模块根据感测放大模块输出的差模电压控制第二尾电流源的电流大小，在感测放大模块输出第一差模电压时，反馈模块输出第一电压，使得第二尾电流源产生第一尾电流，在感测放大模块输出第二差模电压时，反馈模块输出第二电压，使得第二尾电流源产生第二尾电流，第一差模电压大于第二差模电压，第一电压大于第二电压，第一尾电流大于第二尾电流。

第二方面，本实用新型提供了一种数据转换模块，所述数据转换模块包括上述的感测放大器。

第三方面，本实用新型提供了一种通信设备，所述通信设备包括上述的数据转换模块。

在本实用新型中，由于感测放大器包括通过时钟控制的感测放大模块、第二尾电流源和反馈模块；反馈模块根据感测放大模块输出的差模电压控制第二尾电流源的电流大小，在感测放大模块输出的差模电压较大时，反馈模块输出一个较大的电压，使得第二尾电流源产生较大的尾电流，从而减小了输出端的电阻，进而大大提高了感测放大器的速度，且保持了较低的功耗和较为简单的结构。

附图说明

图1是本实用新型实施例提供的感测放大器的功能模块框图。

图2是本实用新型实施例提供的感测放大器的电路原理图。

图3是本实用新型实施例提供的感测放大器中的反馈模块的电路原理图。

具体实施方式

为了使本实用新型的目的、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

为了说明本实用新型所述的技术方案，下面通过具体实施例来进行说明。

请参阅图1，本实用新型实施例提供的感测放大器包括通过时钟控制的感测放大模块11、第二尾电流源12和反馈模块13；感测放大模块11的输出端接反馈模块13的输入端，反馈模块13的输出端接第二尾电流源12的输入端，第二尾电流源12的输出端接感测放大模块11的控制端；反馈模块13根据感测放大模块11输出的差模电压控制第二尾电流源12的电流大小，从而加快感测放大器的速度。在感测放大模块11输出第一差模电压时，反馈模块13输出第一电压，使得第二尾电流源12产生第一尾电流，从而增大感测放大模块11的增益，使感测放大模块11的速度加快，在感测放大模块11输出第二差模电压时，反馈模块13输出第二电压，使得第二尾电流源12产生第二尾电流，第一差模电压大于第二差模电压，第一电压大于第二电压，第一尾电流大于第二尾电流，从而不影响感测放大模块11的增益，并且不增加功耗。

请参阅图2，感测放大模块11包括漏极耦合的第一PMOS晶体管MP1和第二PMOS晶体管MP2作负载，源极相连的第一NMOS晶体管MN1和第二 NMOS晶体管MN2组成差分输入对，一个门极由时钟控制的第三NMOS晶体管MN3作第一尾电流源，以及一个门极由时钟控制的第三开关PMOS晶体管 MP3。第一PMOS晶体管MP1的源极接电源电压VDDA，漏极接感测放大模块11的第一输出端Voutp和第二PMOS晶体管MP2的栅极，门极接感测放大模块11的第二输出端Voutn。第二PMOS晶体管MP2的源极接电源电压VDDA，漏极接感测放大模块11的第二输出端Voutn和第一PMOS晶体管MP1的栅极，门极接感测放大模块11的第一输出端Voutp。差分输入对中，第一NMOS晶体管MN1的源极接第二NMOS晶体管MN2的源极和作为第一尾电流源的第三NMOS晶体管MN3的漏极以及作为第二尾电流源12的第四NMOS晶体管 MN4的漏极，门极接感测放大模块11的第一输入端Vinn，漏极接感测放大模块11的第一输出端Voutp；第二NMOS晶体管MN2的门极接感测放大模块11 的第二输入端Vinp，漏极接感测放大模块11的第二输出端Voutn。作为第一尾电流源的第三NMOS晶体管MN3的门极接时钟信号，当时钟为高电平时，作为第一尾电流源的第三NMOS晶体管MN3打开，感测放大模块11开始感测输入信号并放大输出，当时钟为低电平时，第一尾电流源的第三NMOS晶体管 MN3关闭，感测放大模块11停止感测输入信号。第三开关PMOS晶体管MP3 的栅极接时钟控制信号，漏极接感测放大模块11的第二输出端Voutn，源极接感测放大模块11的第一输出端Voutp。

第二尾电流源12包括第四NMOS晶体管MN4，第四NMOS晶体管MN4 的栅极接反馈模块的输出端Vfb，漏极接作为第一尾电流源的第三NMOS晶体管MN3的漏极，第四NMOS晶体管MN4的源极接地。

请参阅图3，反馈模块13包括第五NMOS晶体管N1、第六NMOS晶体管 N2、第七NMOS晶体管N3、第八NMOS晶体管N4、第九NMOS晶体管N5、第四PMOS晶体管P1、第五PMOS晶体管P2、第六PMOS晶体管P3、第七 PMOS晶体管P4、第八PMOS晶体管P5、第九PMOS晶体管P6、第十PMOS晶体管P7和第十一PMOS晶体管P8；其中，第五NMOS晶体管N1的源极接地，门极与漏极连接在一起并且与第四PMOS晶体管P1和第八PMOS晶体管 P5的漏极连接，从而实现将第四PMOS晶体管P1与第八PMOS晶体管P5的电流相加，并产生由反馈模块的输出端输出的反馈电压Vfb。第四PMOS晶体管P1、第五PMOS晶体管P2、第六PMOS晶体管P3、第七PMOS晶体管P4、第八PMOS晶体管P5、第九PMOS晶体管P6、第十PMOS晶体管P7和第十一PMOS晶体管P8的源极均接电源电压VDDA，第四PMOS晶体管P1的门极接第五PMOS晶体管P2的门极，同时第五PMOS晶体管P2的门极与漏极相连，从而形成一个电流镜结构，实现将第五PMOS晶体管P2中的电流复制到第四PMOS晶体管P1中。第八PMOS晶体管P5的门极接第九PMOS晶体管 P6的门极，同时第九PMOS晶体管P6的门极与漏极相连，从而形成一个电流镜结构，实现将第九PMOS晶体管P6中的电流复制到第八PMOS晶体管P5 中。第六PMOS晶体管P3的门极接感测放大模块的第一输出端Voutp，漏极接第五PMOS晶体管P2的漏极，并和第六NMOS晶体管N2的漏极接在一起，从而流经第五PMOS晶体管P2的电流等于流经第六NMOS晶体管N2的电流与流经第六PMOS晶体管P3的电流的差值。第六NMOS晶体管N2的源极接地，门极接第七NMOS晶体管N3的门极，同时第七NMOS晶体管N3的门极与漏极相连，从而形成一个电流镜结构，实现将第七NMOS晶体管N3中的电流复制到第六NMOS晶体管N2中。同时第七NMOS晶体管N3的漏极与第七 PMOS晶体管P4的漏极相连，第七PMOS晶体管P4的门极接感测放大模块的第二输出端Voutn，流经第七PMOS晶体管P4的电流等于流经第七NMOS晶体管N3。第十PMOS晶体管P7的门极接感测放大模块的第二输出端Voutn，漏极接第九PMOS晶体管P6的漏极，并和第八NMOS晶体管N4的漏极接在一起，从而流经第九PMOS晶体管P6的电流等于流经第八NMOS晶体管N4 的电流与流经第十PMOS晶体管P7的电流的差值。第八NMOS晶体管N4的源极接地，门极接第九NMOS晶体管N5的门极，同时第九NMOS晶体管N5 的门极与漏极相连，从而形成一个电流镜结构，实现将第九NMOS晶体管N5 中的电流复制到第八NMOS晶体管N4中。同时第九NMOS晶体管N5的漏极与第十一PMOS晶体管P8的漏极相连，第十一PMOS晶体管P8的门极接感测放大模块的第一输出端Voutp，流经第十一PMOS晶体管P8的电流等于流经第九NMOS晶体管N5。

本实用新型实施例还提供了一种包括本实用新型实施例提供的感测放大器的数据转换模块。

本实用新型实施例还提供了一种包括本实用新型实施例提供的数据转换模块的通信设备。

在本实用新型中，由于感测放大器包括通过时钟控制的感测放大模块、第二尾电流源和反馈模块；反馈模块根据感测放大模块输出的差模电压控制第二尾电流源的电流大小，在感测放大模块输出的差模电压较大时，反馈模块输出一个较大的电压，使得第二尾电流源产生较大的尾电流，从而减小了输出端的电阻，进而大大提高了感测放大器的速度，且保持了较低的功耗和较为简单的结构。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种感测放大器，其特征在于，所述感测放大器包括通过时钟控制的感测放大模块、第二尾电流源和反馈模块；感测放大模块的输出端接反馈模块的输入端，反馈模块的输出端接第二尾电流源的输入端，第二尾电流源的输出端接感测放大模块的控制端；反馈模块根据感测放大模块输出的差模电压控制第二尾电流源的电流大小，在感测放大模块输出第一差模电压时，反馈模块输出第一电压，使得第二尾电流源产生第一尾电流，在感测放大模块输出第二差模电压时，反馈模块输出第二电压，使得第二尾电流源产生第二尾电流，第一差模电压大于第二差模电压，第一电压大于第二电压，第一尾电流大于第二尾电流。

2.如权利要求1所述的感测放大器，其特征在于，所述感测放大模块包括漏极耦合的第一PMOS晶体管MP1和第二PMOS晶体管MP2作负载，源极相连的第一NMOS晶体管MN1和第二NMOS晶体管MN2组成差分输入对，一个门极由时钟控制的第三NMOS晶体管MN3作第一尾电流源，以及一个门极由时钟控制的第三开关PMOS晶体管MP3；

第一PMOS晶体管MP1的源极接电源电压VDDA，漏极接感测放大模块的第一输出端Voutp和第二PMOS晶体管MP2的栅极，门极接感测放大模块的第二输出端Voutn；第二PMOS晶体管MP2的源极接电源电压VDDA，漏极接感测放大模块的第二输出端Voutn和第一PMOS晶体管MP1的栅极，门极接感测放大模块的第一输出端Voutp；差分输入对中，第一NMOS晶体管MN1的源极接第二NMOS晶体管MN2的源极和作为第一尾电流源的第三NMOS晶体管MN3的漏极以及作为第二尾电流源的第四NMOS晶体管MN4的漏极，门极接感测放大模块的第一输入端Vinn，漏极接感测放大模块的第一输出端Voutp；第二NMOS晶体管MN2的门极接感测放大模块的第二输入端Vinp，漏极接感测放大模块的第二输出端Voutn；作为第一尾电流源的第三NMOS晶体管MN3的门极接时钟信号，当时钟为高电平时，作为第一尾电流源的第三NMOS晶体管MN3打开，感测放大模块开始感测输入信号并放大输出，当时钟为低电平时，第一尾电流源的第三NMOS晶体管MN3关闭，感测放大模块停止感测输入信号；第三开关PMOS晶体管MP3的栅极接时钟控制信号，漏极接感测放大模块的第二输出端Voutn，源极接感测放大模块的第一输出端Voutp。

3.如权利要求2所述的感测放大器，其特征在于，所述第二尾电流源包括第四NMOS晶体管MN4，第四NMOS晶体管MN4的栅极接反馈模块的输出端Vfb，漏极接作为第一尾电流源的第三NMOS晶体管MN3的漏极，第四NMOS晶体管MN4的源极接地。

4.如权利要求3所述的感测放大器，其特征在于，所述反馈模块包括第五NMOS晶体管N1、第六NMOS晶体管N2、第七NMOS晶体管N3、第八NMOS晶体管N4、第九NMOS晶体管N5、第四PMOS晶体管P1、第五PMOS晶体管P2、第六PMOS晶体管P3、第七PMOS晶体管P4、第八PMOS晶体管P5、第九PMOS晶体管P6、第十PMOS晶体管P7和第十一PMOS晶体管P8；

其中，第五NMOS晶体管N1的源极接地，门极与漏极连接在一起并且与第四PMOS晶体管P1和第八PMOS晶体管P5的漏极连接，从而实现将第四PMOS晶体管P1与第八PMOS晶体管P5的电流相加，并产生由反馈模块的输出端输出的反馈电压Vfb；第四PMOS晶体管P1、第五PMOS晶体管P2、第六PMOS晶体管P3、第七PMOS晶体管P4、第八PMOS晶体管P5、第九PMOS晶体管P6、第十PMOS晶体管P7和第十一PMOS晶体管P8的源极均接电源电压VDDA，第四PMOS晶体管P1的门极接第五PMOS晶体管P2的门极，同时第五PMOS晶体管P2的门极与漏极相连，从而形成一个电流镜结构，实现将第五PMOS晶体管P2中的电流复制到第四PMOS晶体管P1中；第八PMOS晶体管P5的门极接第九PMOS晶体管P6的门极，同时第九PMOS晶体管P6的门极与漏极相连，从而形成一个电流镜结构，实现将第九PMOS晶体管P6 中的电流复制到第八PMOS晶体管P5中；第六PMOS晶体管P3的门极接感测放大模块的第一输出端Voutp，漏极接第五PMOS晶体管P2的漏极，并和第六NMOS晶体管N2的漏极接在一起，从而流经第五PMOS晶体管P2的电流等于流经第六NMOS晶体管N2的电流与流经第六PMOS晶体管P3的电流的差值；第六NMOS晶体管N2的源极接地，门极接第七NMOS晶体管N3的门极，同时第七NMOS晶体管N3的门极与漏极相连，从而形成一个电流镜结构，实现将第七NMOS晶体管N3中的电流复制到第六NMOS晶体管N2中；同时第七NMOS晶体管N3的漏极与第七PMOS晶体管P4的漏极相连，第七PMOS晶体管P4的门极接感测放大模块的第二输出端Voutn，流经第七PMOS晶体管P4的电流等于流经第七NMOS晶体管N3；第十PMOS晶体管P7的门极接感测放大模块的第二输出端Voutn，漏极接第九PMOS晶体管P6的漏极，并和第八NMOS晶体管N4的漏极接在一起，从而流经第九PMOS晶体管P6的电流等于流经第八NMOS晶体管N4的电流与流经第十PMOS晶体管P7的电流的差值；第八NMOS晶体管N4的源极接地，门极接第九NMOS晶体管N5的门极，同时第九NMOS晶体管N5的门极与漏极相连，从而形成一个电流镜结构，实现将第九NMOS晶体管N5中的电流复制到第八NMOS晶体管N4中；同时第九NMOS晶体管N5的漏极与第十一PMOS晶体管P8的漏极相连，第十一PMOS晶体管P8的门极接感测放大模块的第一输出端Voutp，流经第十一PMOS晶体管P8的电流等于流经第九NMOS晶体管N5。

5.一种数据转换模块，其特征在于，所述数据转换模块包括如权利要求1至4任一项所述的感测放大器。

6.一种通信设备，其特征在于，所述通信设备包括如权利要求5所述的数据转换模块。