CN108832916A - 一种低动态失调的高速低功耗比较器电路 - Google Patents

Abstract

本发明公开了一种低动态失调的高速低功耗比较器电路，包括第一级预放大电路和第二级正反馈锁存电路。所述比较器电路采用时钟信号控制所述比较器电路的比较阶段和复位阶段。时钟信号处于高电平时，所述比较器电路处于所述比较阶段，一对差分输入信号经由所述第一级预放大电路分别放大形成一对一级差分信号。所述第二级正反馈锁存电路将所述一对一级差分信号反相放大并形成一对二级差分信号，并将所述二级差分信号进行正反馈锁存而得到一对差分输出信号。本发明利用由偏置电压偏置的尾电流源和时钟信号控制的共源共栅开关管，既消除了静态功耗，又保证了差分输入对管过驱动电压的稳定性，有效降低了动态失调。

Description

一种低动态失调的高速低功耗比较器电路

技术领域

本发明涉及模拟集成电路技术领域的一种比较器电路，具体为一种低动态失调的高速低功耗比较器电路。

背景技术

随着硅工艺特征尺寸的不断减小，数字电路和数字信号处理能力随之高速发展，集成电路对数据转换器的性能要求也越来越高。比较器作为模数转换器的关键组成模块，其性能指标往往是整个模数转换电路的瓶颈，因此开发高速低失调低功耗的比较器电路尤为重要。

现有的基于动态锁存器比较结构的高速比较器，由于比较器共模输入电压的变化，引入了较大的动态失调，从而限制了模数转换器的精度。传统的静态比较器由一级差分放大电路构成，静态功耗大，无法提供全摆幅输出，比较速度有限，不适合高速应用。传统的两级静态锁存比较器，在静态预放大电路的基础上，增加了第二级正反馈锁存电路，但是依然存在静态功耗，也不适合应用于低功耗电路的设计。同时，传统的一级动态比较器堆叠了四层晶体管，需要较大的供电电压，且无法提供全摆幅输出。传统的两级动态比较器的第一级预放大器中的交叉耦合结构增加了动态功耗和回踢噪声，并且引入了较大的动态失调，不能满足比较器电路的高速、低功耗、低失调的要求。

请参阅图1，传统的静态比较器由一级差分放大电路构成。该结构包括一个尾电流源管、一对差分输入管和一对上拉电阻管。在供电状态下，该比较器不断比较两个输入信号，且不需要时钟控制信号。该结构的缺点是存在较大的静态功耗，无法提供全摆幅输出，并且比较速度有限，不适合高速应用。

请参阅图2，传统的两级静态锁存比较器，在静态预放大电路的基础上，增加了第二级正反馈锁存电路。该比较器第一级预放大电路由尾电流源、差分输入对管、上拉电阻管组成。第二级锁存电路由尾电流源管、正反馈锁存管和复位管组成。该结构的第一级预放大电路检测并放大差分输入信号，并输出到第二级。在比较阶段，第二级正反馈锁存电路检测到差分输入信号并迅速将输出信号拉到高、低电平。在复位阶段，第二级正反馈锁存电路的输出并置位到地。该结构的主要缺点是存在静态功耗，不适合应用于低功耗电路的设计。

请参阅图3，传统的动态比较器电路采用单级结构，将动态放大电路和正反馈锁存电路结合。该比较器包括尾电流开关管Mt，差分输入管M1、M2，正反馈锁存管M3、M4、M5、M6，复位管M7、M8。在时钟信号为高电平时，输入差分信号被放大并经由正反馈锁存电路拉开，输出高低电平。在时钟信号为低电平时，尾电流管断开，复位管将比较器输出置位为电源电压VDD。该结构的缺点是堆叠了四层晶体管，需要较大的供电电压，且无法提供全摆幅输出。

请参阅图4，这是一种两级动态比较器的电路。两级动态比较器电路由第一级预放大电路和第二级正反馈锁存电路组成。该比较器的第一级于放大电路由尾电流源管Mt，差分输入管M1和M2，交叉耦合管M3和M4，复位管M5和M6组成。第二级正反馈锁存电路由尾电流管M7和M8，正反馈锁存管M9、M10，M11、M12，复位管M15、M16组成。在时钟信号为低电平时，差分输入信号被输入对管放大，并经过交叉耦合电路进一步放大，第二级正反馈锁存电路检测到第一级预放大电路的输出信号并放大，再通过正反馈锁存电路将输出信号拉到高低电平。在时钟信号为高电平时，第一级预放大电路输出被放电到地，从而使第二级正反馈锁存电路的复位管导通，比较器的输出被拉到电源电压VDD。该结构的缺点是第一级预放大器中的交叉耦合结构增加了动态功耗和回踢噪声。同时由于尾电流管Mt在工作时尾电流的大小由输入共模电平决定，从而引入了较大的动态失调。

发明内容

(一)解决的技术问题

针对现有技术的不足，本发明提供了一种低动态失调的高速低功耗比较器电路，具备低功耗、低动态失调等优点，解决了现有的比较器电路存在较大动态失调的问题。

(二)技术方案

为实现上述低功耗、低动态失调的目的，本发明提供如下技术方案：一种低动态失调的高速低功耗比较器电路，包括第一级预放大电路和第二级正反馈锁存电路；其中，所述比较器电路采用时钟信号CLK控制所述比较器电路的比较阶段和复位阶段；

时钟信号CLK处于高电平时，所述比较器电路处于所述比较阶段，一对差分输入信号VIP、VIN经由所述第一级预放大电路分别放大形成一对一级差分信号VON1、VOP1；所述第二级正反馈锁存电路将所述一对一级差分信号VON1、VOP1反相放大并形成一对二级差分信号VOP2和VON2，并将所述二级差分信号VOP2、VON2进行正反馈锁存而得到一对差分输出信号VOUTN、VOUTP；

时钟信号CLK处于低电平时，所述比较器电路处于所述复位阶段，所述第一级预放大电路还将所述一对一级差分信号VON1、VOP1置位到高电平；所述第二级正反馈锁存电路将所述一对一级差分信号VON1、VOP1反相得到一对二级差分信号VOP2和VON2，并将所述一对差分输出信号VOUTN、VOUTP置位为高电平。

作为上述方案的进一步改进，所述第一级预放大电路包括：

尾电流源电路，其由偏置电压VB偏置并输出尾电流源；

共源共栅开关电路，其在时钟信号CLK的控制下，传递所述尾电流源；

一对差分输入电路，其在所述比较阶段，根据所述尾电流源分别对差分输入信号VIP、VIN放大形成一级差分信号VON1、VOP1；

一对复位电路，其在所述复位阶段，将一级差分信号VON1、VOP1置位。

进一步地，所述尾电流源电路采用尾电流源管Mtail，共源共栅开关电路采用共源共栅开关管Mclk，所述一对差分输入电路采用一对差分输入管MN1、MN2，所述一对复位电路采用一对复位管MP1、MP2；尾电流源管Mtail、共源共栅开关管Mclk、差分输入管MN1、MN2均为NMOS管，复位管MP1、MP2均为PMOS管；

其中，尾电流源管Mtail的源极接地，栅极接偏置电压VB，漏极接共源共栅开关管Mclk的源极；

共源共栅开关管Mclk的栅极接时钟信号CLK，共源共栅开关管Mclk的漏极接差分输入管MN1和MN2的源极；

差分输入管MN1、MN2的栅极分别接入差分输入信号VIP、VIN，差分输入管MN1、MN2的漏极分别接复位管MP1、MP2的漏极，分别作为本级的输出信号VON1、VOP1；

复位管MP1、MP2的栅极均接时钟信号CLK，复位管MP1、MP2的源极均接电压源VDD。

再进一步地，所述第一级预放大电路的动态失调V_OS表示为：

其中，ΔV_TH1，2是输入差分输入管MN1和MN2的阈值电压失调，(V_GS-V_TH)_1，2则是差分输入管MN1和MN2的过驱动电压，Δ(W/L)_1，2是差分输入管MN1和MN2的晶体管尺寸失配，ΔR是由复位管MP1和MP2引起的负载电阻失配。

再进一步地，所述第二级正反馈锁存电路包括反相放大电路和正反馈锁存主电路；所述反相放大电路将所述一对一级差分信号VON1、VOP1反相放大并形成一对二级差分信号VOP2和VON2；所述正反馈锁存主电路并将二级差分信号VOP2和VON2进行正反馈锁存而得到一对差分输出信号VOUTN、VOUTP。

再进一步地，所述反相放大电路包括：晶体管MN3、MN4，均为NMOS管；MP3、MP4，均为PMOS；

晶体管MP3的栅极和晶体管MN3的栅极相连，并接入一级差分信号VON1；晶体管MP3的源极接电压源VDD；晶体管MN3的源极接地；晶体管MP3的漏极和晶体管MN3的漏极相连，并输出二级差分信号VOP2；

晶体管MP4的栅极和晶体管MN4的栅极相连，并接入一级差分信号VOP1；晶体管MP4的源极接电压源VDD；晶体管MN4的源极接地；晶体管MP4的漏极和晶体管MN4的漏极相连，并输出二级差分信号VON2。

再进一步地，所述正反馈锁存主电路包括：晶体管MN5、MN6、MN7和MN8，均为NMOS管；晶体管MP5、MP6、MP7、MP8、MP9和MP10，均为PMOS管；

晶体管MP5的栅极和晶体管MN5的栅极相接，并接入二级差分信号VOP2；晶体管MP5的源极接电压源VDD；晶体管MP5的漏极和晶体管MN5的漏极相接，且连接点还和晶体管MN7的源极相连；晶体管MN5的源极接地；晶体管MP7的栅极接入二级差分信号VOP2；晶体管MP7的源极接电压源VDD；晶体管MP7的漏极、晶体管MN7的漏极、晶体管MP9的漏极相接；晶体管MP9的源极接电压源VDD；晶体管MP9的栅极和晶体管MN7的栅极相接，且连接点还与晶体管MP10的漏极相连并输出差分输出信号VOUTP；

晶体管MP6的栅极和晶体管MN6的栅极相接，并接入二级差分信号VON2；晶体管MP6的源极接电压源VDD；晶体管MP6的漏极和晶体管MN6的漏极相接，且连接点还和晶体管MN8的源极相连；晶体管MN6的源极接地；晶体管MP8的栅极接入二级差分信号VON2；晶体管MP8的源极接电压源VDD；晶体管MP8的漏极、晶体管MN8的漏极、晶体管MP10的漏极相接；晶体管MP10的源极接电压源VDD；晶体管MP10的栅极和晶体管MN8的栅极相接，且连接点还与晶体管MP9的漏极相连并输出差分输出信号VOUTN。

再进一步地，时钟信号CLK处于低电平时，共栅开关管Mclk处于关闭状态，复位管MP1和MP2处于导通状态，一级差分信号VON1和VOP1均被充电到电压源VDD，经过反相后的二级差分信号VOP2和VON2被放电到地，进入第二级正反馈锁存电路，使得晶体管MN5、MN6处于截止状态，晶体管MP5、MP6、MP7和MP8处于导通状态，电压源VDD对连接所述比较器电路输出端的电容进行充电，最终差分输出信号VOUTP和VOUTN被置位到高电平；

时钟信号CLK处于高电平时，共源共栅开关管Mclk处于导通状态，复位管MP1和MP2处于截止状态，差分输入对管MN1、MN2在差分输入信号VIP和VIN的控制下放大差分信号，并输出一级差分信号VON1和VOP1，且一级差分信号VON1和VOP1的差值不断增大，经过反相放大后形成二级差分信号VOP2和VON2，二级差分信号VON2和VOP2经第二级正反馈锁存电路放大，并输出差分输出信号VOUTP和VOUTN。

(三)有益效果

与现有技术相比，本发明提供了一种低动态失调的高速低功耗比较器电路，具备以下有益效果：

本发明的比较器电路，利用由偏置电压偏置的尾电流源和时钟信号控制的共源共栅开关管，既消除了静态功耗，又保证了差分输入对管过驱动电压的稳定性，有效降低了动态失调；其中，第一级预放大电路的动态失调可表示为：

其中，ΔV_TH1，2是预放大电路差分输入管MN1和MN2的阈值电压失调，(V_GS-V_TH)_1，2则是差分输入管MN1和MN2的过驱动电压，Δ(W/L)_1，2是MN1和MN2的晶体管尺寸失配，ΔR是由复位管MP1和MP2引起的负载电阻失配。第二项ΔV_TH1，2是一个静态失调，不会影响比较器电路的动态特性，然而第一项是与输入信号相关的动态失调，传统结构的比较器中，输入对管的过驱动电压随着输入共模电压的变化而变化，会显著降低传统结构比较器的性能。本发明提出的高速低功耗低失调比较器，第一级预放大器加入了尾电流源管Mtail，且尾电流源管Mtail处于饱和区，并且由于共源共栅开关管Mclk的存在，输入共模电压的变化对尾电流的大小影响非常小；因此，尾电流源管Mtail管使得差分输入对管MN1和MN2的过驱动电压(V_GS-V_TH)_1，2几乎不随输入共模电压的变化而变化，大大降低了比较器电路的动态失调。

第二级正反馈锁存电路的尾电流源由第一级输出信号控制，在比较阶段电源到地没有直流通路，静态功耗也可以忽略；单相时钟的使用降低了时钟信号的复杂度，提高了电路的稳定性。本发明通过反相放大电路的使用，使得比较器电路的第一级尾电流源和第二级尾电流源都使用NMOS管，大大提高了比较器电路的速度。

附图说明

图1为传统静态比较器的电路图；

图2为传统两级静态比较器的电路图；

图3为传统单级动态比较器的电路图；

图4为传统的两级动态比较器的电路图；

图5为本发明实施例1中的低动态失调的高速低功耗比较器电路的信号传输图；

图6为本发明实施例3中的第一级预放大电路的电路图；

图7为本发明实施例4中的低动态失调的高速低功耗比较器电路的电路图；

图8为本发明实施例5中的低动态失调的高速低功耗比较器电路的仿真时序图。

具体实施方式

下面将结合本发明的实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

请参阅图5，本实施例的低动态失调的高速低功耗比较器电路包括第一级预放大电路、第二级正反馈锁存电路。本实施例的比较器电路采用时钟信号CLK控制比较器电路的比较阶段和复位阶段。

时钟信号CLK处于高电平时，比较器电路处于比较阶段，一对差分输入信号VIP、VIN经由第一级预放大电路分别放大形成一对一级差分信号VON1、VOP1；第二级正反馈锁存电路将一对一级差分信号VON1、VOP1反相放大并形成一对二级差分信号VOP2和VON2，并将二级差分信号VOP2和VON2进行正反馈锁存而得到一对差分输出信号VOUTN、VOUTP；

时钟信号CLK处于低电平时，比较器电路处于复位阶段，第一级预放大电路还将一对一级差分信号VON1、VOP1置位到高电平；第二级正反馈锁存电路将一对一级差分信号VON1、VOP1反相得到一对二级差分信号VOP2和VON2，并将一对差分输出信号VOUTN、VOUTP置位为高电平。

本实施例利用单相的时钟信号CLK对比较器电路进行控制，并将比较器电路的工作阶段分成比较和复位两个阶段，在时钟信号CLK位于高电平时进行输入信号的比较，在时钟信号CLK位于低电平时进行电路的复位，因而只用控制时钟信号CLK就可以选择比较器电路的工作状态，降低时钟信号的复杂度，提高电路的稳定性，方便比较器电路的使用。

实施例2

本实施例对第一级预放大电路进行具体的设计，其中，第一级预放大电路包括尾电流源电路、共源共栅开关电路、一对差分输入电路、一对复位电路。

尾电流源电路由偏置电压VB偏置并输出尾电流源。

共源共栅开关电路在时钟信号CLK的控制下，传递尾电流源。

一对差分输入电路在比较阶段，根据尾电流源分别对差分输入信号VIP、VIN放大形成一级差分信号VON1、VOP1。

一对复位电路在复位阶段，将一级差分信号VON1、VOP1置位。

因此，本实施例的低动态失调的高速低功耗比较器电路利用偏置电压偏置尾电流源电路，并利用时钟信号控制的共源共栅开关电路，可以消除静态功耗，还可以保证了差分输入对管过驱动电压的稳定性，有效降低了动态失调。

实施例3

请参阅图6，本实施例在实施例2的基础上进行举例说明，其中，尾电流源电路采用尾电流源管Mtail，共源共栅开关电路采用共源共栅开关管Mclk，一对差分输入电路采用一对差分输入管MN1、MN2，一对复位电路采用一对复位管MP1、MP2。尾电流源管Mtail、共源共栅开关管Mclk、差分输入管MN1、MN2均为NMOS管，复位管MP1、MP2均为PMOS管。本实施例中第一级预放大电路内部的具体连接方式如下：

尾电流源管Mtail的源极接地，栅极接偏置电压VB，漏极接共源共栅开关管Mclk的源极。

共源共栅开关管Mclk的栅极接时钟信号CLK，共源共栅开关管Mclk的漏极接差分输入管MN1和MN2的源极。

差分输入管MN1、MN2的栅极分别接入差分输入信号VIP、VIN，差分输入管MN1、MN2的漏极分别接复位管MP1、MP2的漏极，分别作为本级的输出信号VON1、VOP1。

复位管MP1、MP2的栅极均接时钟信号CLK，复位管MP1、MP2的源极均接电压源VDD。

在其他实施例中，各个元器件还可以进行其他连接方式，只需要达到各个分电路所需要的功能即可。

并且，第一级预放大电路的动态失调VO_S表示为：

其中，ΔV_TH1，2是输入差分输入管MN1和MN2的阈值电压失调，(V_GS-V_TH)_1，2则是差分输入管MN1和MN2的过驱动电压，Δ(W/L)_1，2是差分输入管MN1和MN2的晶体管尺寸失配，ΔR是由复位管MP1和MP2引起的负载电阻失配。其中，第二项ΔV_TH1，2是一个静态失调，不会影响比较器电路的动态特性，然而第一项是与输入信号相关的动态失调，传统结构的比较器中，输入对管的过驱动电压随着输入共模电压的变化而变化，会显著降低传统结构比较器的性能。

因此，本实施例提出的高速低功耗低失调比较器，第一级预放大器加入了尾电流源管Mtail，且尾电流源管Mtail处于饱和区，并且由于共源共栅开关管Mclk的存在，输入共模电压的变化对尾电流的大小影响非常小。尾电流源管Mtail管使得差分输入对管MN1和MN2的过驱动电压(V_GS-V_TH)_1，2几乎不随输入共模电压的变化而变化，大大降低了比较器电路的动态失调。

实施例4

请参阅图7，本实施例的低动态失调的高速低功耗比较器电路在实施例3的基础上，对第二级正反馈锁存电路的结构进行举例说明。第二级正反馈锁存电路包括反相放大电路和正反馈锁存主电路。反相放大电路将一对一级差分信号VON1、VOP1反相放大并形成一对二级差分信号VOP2和VON2；正反馈锁存主电路并将二级差分信号VOP2和VON2进行正反馈锁存而得到一对差分输出信号VOUTN、VOUTP。

反相放大电路包括均为NMOS管的晶体管MN3、MN4，以及均为PMOSMP3、MP4。反相放大电路用于将一对一级差分信号VON1、VOP1反相放大并形成一对二级差分信号VOP2和VON2。

晶体管MP3的栅极和晶体管MN3的栅极相连，并接入一级差分信号VON1。晶体管MP3的源极接电压源VDD。晶体管MN3的源极接地。晶体管MP3的漏极和晶体管MN3的漏极相连，并输出二级差分信号VOP2。

晶体管MP4的栅极和晶体管MN4的栅极相连，并接入一级差分信号VOP1。晶体管MP4的源极接电压源VDD。晶体管MN4的源极接地。晶体管MP4的漏极和晶体管MN4的漏极相连，并输出二级差分信号VON2。

正反馈锁存主电路包括均为NMOS管的晶体管MN5、MN6、MN7和MN8，均为PMOS管的晶体管MP5、MP6、MP7、MP8、MP9和MP10。正反馈锁存主电路在比较阶段检测反相放大电路的输出结果并将输出结果放大至高/低电平，最终得到一对差分输出信号VOUTN、VOUTP，在复位阶段将一对差分输出信号VOUTN、VOUTP置位为高电平。

晶体管MP5的栅极和晶体管MN5的栅极相接，并接入二级差分信号VOP2。晶体管MP5的源极接电压源VDD，晶体管MN5的源极接地。晶体管MP5的漏极和晶体管MN5的漏极相接，且连接点还和晶体管MN7的源极相连。晶体管MP7的栅极接入二级差分信号VOP2。晶体管MP7的源极接电压源VDD。晶体管MP7的漏极、晶体管MN7的漏极、晶体管MP9的漏极相接，晶体管MP9的源极接电压源VDD。晶体管MP9的栅极和晶体管MN7的栅极相接，且连接点还与晶体管MP10的漏极相连并输出差分输出信号VOUTP。

晶体管MP6的栅极和晶体管MN6的栅极相接，并接入二级差分信号VON2。晶体管MP6的源极接电压源VDD。晶体管MP6的漏极和晶体管MN6的漏极相接，且连接点还和晶体管MN8的源极相连。晶体管MN6的源极接地。晶体管MP8的栅极接入二级差分信号VON2。晶体管MP8的源极接电压源VDD。晶体管MP8的漏极、晶体管MN8的漏极、晶体管MP10的漏极相接。晶体管MP10的源极接电压源VDD。晶体管MP10的栅极和晶体管MN8的栅极相接，且连接点还与晶体管MP9的漏极相连并输出差分输出信号VOUTN。

在时钟信号CLK处于低电平时，共栅开关管Mclk处于关闭状态，复位管MP1和MP2处于导通状态，一级差分信号VON1和VOP1均被充电到电压源VDD，经过反相后的二级差分信号VOP2和VON2被放电到地，进入第二级正反馈锁存电路，使得晶体管MN5、MN6处于截止状态，晶体管MP5、MP6、MP7和MP8处于导通状态，电压源VDD对连接比较器电路输出端的电容进行充电，最终差分输出信号VOUTP和VOUTN的被置位到高电平。

在时钟信号CLK处于高电平时，共源共栅开关管Mclk处于导通状态，复位管MP1和MP2处于截止状态，差分输入对管MN1、MN2在差分输入信号VIP和VIN的控制下放大差分信号，并输出一级差分信号VON1和VOP1，且一级差分信号VON1和VOP1的差值不断增大，经过反相放大后形成二级差分信号VOP2和VON2，二级差分信号VON2和VOP2经第二级正反馈锁存电路放大，并输出差分输出信号VOUTP和VOUTN。

综上，本实施例的第二级正反馈锁存电路的尾电流源由第一级输出信号控制，在比较阶段电源到地没有直流通路，静态功耗也可以忽略。单相时钟的使用降低了时钟信号的复杂度，提高了电路的稳定性。反相放大电路的使用，使得比较器电路的第一级尾电流源和第二级尾电流源都使用NMOS管，大大提高了比较器电路的速度。

实施例5

本实施例结合一个具体的仿真实例来对本发明进行仿真验证，仿真时序如图8所示。本实施例基于130nm CMOS SOI工艺，选取电源电压VDD为1.5V，在2.5GHz的高速时钟下进行仿真，并且功耗仅为330uW，从而可以看出本实施例的低动态失调的高速低功耗比较器电路较传统的电路具备更低的功耗，并且可以在高速的时钟下进行仿真，体现了高速低功耗的特性，并且还具备低静态功耗和低动态失调的特性，极大地提高了比较器电路的性能。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种低动态失调的高速低功耗比较器电路，包括第一级预放大电路和第二级正反馈锁存电路；其特征在于：所述比较器电路采用时钟信号CLK控制所述比较器电路的比较阶段和复位阶段；

时钟信号CLK处于高电平时，所述比较器电路处于所述比较阶段，一对差分输入信号VIP、VIN经由所述第一级预放大电路分别放大形成一对一级差分信号VON1、VOP1；所述第二级正反馈锁存电路将所述一对一级差分信号VON1、VOP1反相放大并形成一对二级差分信号VOP2和VON2，并将所述二级差分信号VOP2、VON2进行正反馈锁存而得到一对差分输出信号VOUTN、VOUTP；

时钟信号CLK处于低电平时，所述比较器电路处于所述复位阶段，所述第一级预放大电路还将所述一对一级差分信号VON1、VOP1置位到高电平；所述第二级正反馈锁存电路将所述一对一级差分信号VON1、VOP1反相得到一对二级差分信号VOP2和VON2，并将所述一对差分输出信号VOUTN、VOUTP置位为高电平。

2.根据权利要求1所述的低动态失调的高速低功耗比较器电路，其特征在于：所述第一级预放大电路包括：

尾电流源电路，其由偏置电压VB偏置并输出尾电流源；

共源共栅开关电路，其在时钟信号CLK的控制下，传递所述尾电流源；

一对差分输入电路，其在所述比较阶段，根据所述尾电流源分别对差分输入信号VIP、VIN放大形成一级差分信号VON1、VOP1；

一对复位电路，其在所述复位阶段，将一级差分信号VON1、VOP1置位。

3.根据权利要求2所述的低动态失调的高速低功耗比较器电路，其特征在于：所述尾电流源电路采用尾电流源管Mtail，共源共栅开关电路采用共源共栅开关管Mclk，所述一对差分输入电路采用一对差分输入管MN1、MN2，所述一对复位电路采用一对复位管MP1、MP2；尾电流源管Mtail、共源共栅开关管Mclk、差分输入管MN1、MN2均为NMOS管，复位管MP1、MP2均为PMOS管；

其中，尾电流源管Mtail的源极接地，栅极接偏置电压VB，漏极接共源共栅开关管Mclk的源极；

共源共栅开关管Mclk的栅极接时钟信号CLK，共源共栅开关管Mclk的漏极接差分输入管MN1和MN2的源极；

差分输入管MN1、MN2的栅极分别接入差分输入信号VIP、VIN，差分输入管MN1、MN2的漏极分别接复位管MP1、MP2的漏极，分别作为本级的输出信号VON1、VOP1；

复位管MP1、MP2的栅极均接时钟信号CLK，复位管MP1、MP2的源极均接电压源VDD。

4.根据权利要求3所述的低动态失调的高速低功耗比较器电路，其特征在于：所述第一级预放大电路的动态失调V_OS表示为：

其中，ΔV_TH1,2是输入差分输入管MN1和MN2的阈值电压失调，(V_GS-V_TH)_1,2则是差分输入管MN1和MN2的过驱动电压，Δ(W/L)_1,2是差分输入管MN1和MN2的晶体管尺寸失配，ΔR是由复位管MP1和MP2引起的负载电阻失配。

5.根据权利要求3所述的低动态失调的高速低功耗比较器电路，其特征在于：所述第二级正反馈锁存电路包括反相放大电路和正反馈锁存主电路；所述反相放大电路将所述一对一级差分信号VON1、VOP1反相放大并形成一对二级差分信号VOP2和VON2；所述正反馈锁存主电路并将二级差分信号VOP2和VON2进行正反馈锁存而得到一对差分输出信号VOUTN、VOUTP。

6.根据权利要求5所述的低动态失调的高速低功耗比较器电路，其特征在于：所述反相放大电路包括：晶体管MN3、MN4，均为NMOS管；MP3、MP4，均为PMOS；

晶体管MP3的栅极和晶体管MN3的栅极相连，并接入一级差分信号VON1；晶体管MP3的源极接电压源VDD；晶体管MN3的源极接地；晶体管MP3的漏极和晶体管MN3的漏极相连，并输出二级差分信号VOP2；

晶体管MP4的栅极和晶体管MN4的栅极相连，并接入一级差分信号VOP1；晶体管MP4的源极接电压源VDD；晶体管MN4的源极接地；晶体管MP4的漏极和晶体管MN4的漏极相连，并输出二级差分信号VON2。

7.根据权利要求6所述的低动态失调的高速低功耗比较器电路，其特征在于：所述正反馈锁存主电路包括：晶体管MN5、MN6、MN7和MN8，均为NMOS管；晶体管MP5、MP6、MP7、MP8、MP9和MP10，均为PMOS管；

晶体管MP5的栅极和晶体管MN5的栅极相接，并接入二级差分信号VOP2；晶体管MP5的源极接电压源VDD；晶体管MP5的漏极和晶体管MN5的漏极相接，且连接点还和晶体管MN7的源极相连；晶体管MN5的源极接地；晶体管MP7的栅极接入二级差分信号VOP2；晶体管MP7的源极接电压源VDD；晶体管MP7的漏极、晶体管MN7的漏极、晶体管MP9的漏极相接；晶体管MP9的源极接电压源VDD；晶体管MP9的栅极和晶体管MN7的栅极相接，且连接点还与晶体管MP10的漏极相连并输出差分输出信号VOUTP；

晶体管MP6的栅极和晶体管MN6的栅极相接，并接入二级差分信号VON2；晶体管MP6的源极接电压源VDD；晶体管MP6的漏极和晶体管MN6的漏极相接，且连接点还和晶体管MN8的源极相连；晶体管MN6的源极接地；晶体管MP8的栅极接入二级差分信号VON2；晶体管MP8的源极接电压源VDD；晶体管MP8的漏极、晶体管MN8的漏极、晶体管MP10的漏极相接；晶体管MP10的源极接电压源VDD；晶体管MP10的栅极和晶体管MN8的栅极相接，且连接点还与晶体管MP9的漏极相连并输出差分输出信号VOUTN。

8.根据权利要求7所述的低动态失调的高速低功耗比较器电路，其特征在于：时钟信号CLK处于低电平时，共栅开关管Mclk处于关闭状态，复位管MP1和MP2处于导通状态，一级差分信号VON1和VOP1均被充电到电压源VDD，经过反相后的二级差分信号VOP2和VON2被放电到地，进入第二级正反馈锁存电路，使得晶体管MN5、MN6处于截止状态，晶体管MP5、MP6、MP7和MP8处于导通状态，电压源VDD对连接所述比较器电路输出端的电容进行充电，最终差分输出信号VOUTP和VOUTN被置位到高电平；

时钟信号CLK处于高电平时，共源共栅开关管Mclk处于导通状态，复位管MP1和MP2处于截止状态，差分输入对管MN1、MN2在差分输入信号VIP和VIN的控制下放大差分信号，并输出一级差分信号VON1和VOP1，且一级差分信号VON1和VOP1的差值不断增大，经过反相放大后形成二级差分信号VOP2和VON2，二级差分信号VON2和VOP2经第二级正反馈锁存电路放大，并输出差分输出信号VOUTP和VOUTN。