CN116865729B - 比较器、模数转换器及电子设备 - Google Patents

比较器、模数转换器及电子设备 Download PDF

Info

Publication number
CN116865729B
CN116865729B CN202311127983.0A CN202311127983A CN116865729B CN 116865729 B CN116865729 B CN 116865729B CN 202311127983 A CN202311127983 A CN 202311127983A CN 116865729 B CN116865729 B CN 116865729B
Authority
CN
China
Prior art keywords
switch
field effect
latch
reset
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311127983.0A
Other languages
English (en)
Other versions
CN116865729A (zh
Inventor
余祖顺
何海龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Jiutian Ruixin Technology Co ltd
Original Assignee
Chengdu Jiutian Ruixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Jiutian Ruixin Technology Co ltd filed Critical Chengdu Jiutian Ruixin Technology Co ltd
Priority to CN202311127983.0A priority Critical patent/CN116865729B/zh
Publication of CN116865729A publication Critical patent/CN116865729A/zh
Application granted granted Critical
Publication of CN116865729B publication Critical patent/CN116865729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本申请涉及一种比较器、模数转换器及电子设备,比较器包括:锁存级,锁存级包括:放大电路,用于对锁存级的输入信号进行放大并输出放大后的信号;偏置电路,用于给所述放大电路提供电流偏置;复位电路,用于使工作于复位相时的锁存级的输入端连接共模电压,使工作于再生相时的锁存级的输入端连接比较器的差分输入信号且使锁存级接入工作电压;锁存器,用于对放大电路输出的放大后的信号进行锁存,且在锁存级工作于复位相时,所述锁存器将所述锁存级的失调电压进行存储;在锁存级工作于再生相时,所述锁存器将所述放大电路输出的放大后的信号抵消存储的所述失调电压。本申请提供的比较器可以减少失调电压,进而优化比较器的性能。

Description

比较器、模数转换器及电子设备
技术领域
本申请涉及电子技术领域,尤其涉及比较器、模数转换器及电子设备。
背景技术
模拟数字转换器(Analog-to-digital Converter, ADC)实现模拟信号到数字信号的转换。ADC通过采样模拟信号,并且对采样后的模拟信号进行量化和编码,从而得到对应的数字信号。而比较器是ADC的量化器,实现量化功能,所以比较器是ADC的重要组成部分。比较器的性能,如:速度、噪声,回踢噪声,功耗、失调等对ADC整体性能有着重要影响。
比较器通常存在固有的失调电压,特别是含有锁存器的比较器中的失调电压非常影响比较器的性能。例如,含有CMOS锁存器的比较器有很大的失调电压,其失调电压可以达到几十毫伏的量级。再例如,在一些应用场景中,比较器用在两步ADC中形成粗量化全并行ADC,会导致粗量化全并行ADC与后级ADC之间因为失调电压的存在而导致量化错误。
因此,如何设计低失调电压的比较器尤其重要。
发明内容
鉴于此,本申请提供一种比较器,其可以减少乃至消除失调电压。
本申请提供的比较器包括:锁存级,所述锁存级工作于复位相和再生相,所述锁存级包括:放大电路,用于对锁存级的输入信号进行放大并输出放大后的信号;偏置电路,用于给所述放大电路提供电流偏置;复位电路,用于使工作于复位相时的锁存级的输入端连接共模电压VCM,使工作于再生相时的锁存级的输入端连接比较器的差分输入信号且使锁存级接入工作电压;锁存器,用于对放大电路输出的放大后的信号进行锁存,且在锁存级工作于复位相时,所述锁存器将所述锁存级的失调电压进行存储;在锁存级工作于再生相时,所述锁存器将所述放大电路输出的放大后的信号抵消存储的所述失调电压。
在一实施例中, 所述放大电路为输入对管,所述输入对管连接于所述复位电路与所述锁存器之间,且所述输入对管的两个控制端分别连接所述锁存级的正极输入端和负极输入端。
在一实施例中, 所述复位电路包括:连接于所述工作电压与所述放大电路之间的复位开关管;连接于所述共模电压与锁存级的正极输入端之间的第一开关;及连接于所述共模电压与锁存级的负极输入端之间的第二开关;所述复位开关管的控制端、所述第一开关的控制端、及所述第二开关的控制端均连接复位信号;在复位相时,所述复位开关管断开,且所述第一开关及第二开关均闭合,以使工作于复位相时的锁存级的正极输入端和负极输入端均连接所述共模电压;在再生相时,所述复位开关管闭合,且所述第一开关及第二开关均断开,以使工作于再生相时的锁存级的输入端连接比较器的差分输入信号且使锁存级接入工作电压。
在一实施例中,所述放大电路为输入对管,所述输入对管包括P型第一场效应管MP1及P型第二场效应管MP2;所述复位开关管为P型场效应管MP0;其中,P型第一场效应管MP1及P型第二场效应管MP2的栅极分别连接所述锁存级的正极输入端和负极输入端,P型第一场效应管MP1及P型第二场效应管MP2的源极均连接所述P型场效应管MP0的漏极,P型第一场效应管MP1及P型第二场效应管MP2的漏极均与所述锁存器电连接;P型场效应管MP0的栅极与复位信号电连接,P型场效应管MP0的源极连接所述工作电压。
在一实施例中,所述锁存器包括:第三场效应管MP3、第四场效应管MP4、第五场效应管MN1、第六场效应管MN2、第一电容C1、第二电容C2、第三开关、及第四开关;其中,第三场效应管MP3的源极及第四场效应管MP4的源极均与所述放大电路电连接,第三场效应管MP3的漏极与第五场效应管MN1的漏极电连接,第四场效应管MP4的漏极与第六场效应管MN2的漏极电连接,第三场效应管MP3的漏极与第五场效应管MN1的漏极的电连接处为所述锁存级的负极输出端,第四场效应管MP4的漏极与第六场效应管MN2的漏极电连接处为所述锁存级的正极输出端;所述第一电容C1与第四开关串联后连接于所述锁存级的正极输出端与锁存级的负极输出端之间,所述第二电容C2与第三开关串联后连接于所述锁存级的正极输出端与锁存级的负极输出端之间,所述第二电容C2与第三开关的连接处同时与所述第三场效应管MP3的栅极及第五场效应管MN1的栅极电连接,所述第一电容C1与第四开关的连接处同时与所述第四场效应管MP4的栅极及第六场效应管MN2的栅极电连接,第五场效应管MN1的源极与第六场效应管MN2的源极电连接。
在一实施例中,所述锁存级处于复位相时,所述锁存器中的第三开关及第四开关均闭合,所述锁存级处于再生相时,所述锁存器中的第三开关及第四开关均断开。
在一实施例中,比较器还包括:用于将比较器的差分输入信号预先进行放大的预放大级,所述预放大级的输入端连接所述比较器的差分输入信号,预放大级的输出端连接所述锁存级的输入端。
在一实施例中,所述预放大级包括:放大器、第五开关、及第六开关,所述放大器的输入端连接所述比较器的差分输入信号,所述放大器的两个输出端分别与第五开关及第六开关的第一端连接,第五开关及第六开关的第二端为所述预放大级的输出端,所述第五开关及第六开关用于根据复位信号控制预放大级与锁存级的通断。
在一实施例中,所述复位信号为高电平时,所述锁存级工作于复位相,所述预放大级的两个开关均断开,所述复位开关管断开,且所述第一开关及第二开关均闭合;所述复位信号为低电平时,所述锁存级工作于再生相,所述预放大级的两个开关均闭合,所述复位开关管闭合,且所述第一开关及第二开关均断开。
在一实施例中,所述比较器还包括预放大级,所述预放大级包括:放大器、第五开关、及第六开关,所述放大器的输入端连接所述比较器的差分输入信号,所述放大器的两个输出端分别与第五开关及第六开关的第一端连接,第五开关及第六开关的第二端为所述预放大级的输出端,所述第五开关及第六开关用于根据复位信号控制预放大级与锁存级的通断。
在一实施例中,所述偏置电路包括第七场效应管MP5,其栅极接偏置电压,其源极接所述工作电压,其漏极连接所述放大电路。
在一实施例中,所述第七场效应管及复位开关管均为P型场效应管;所述复位开关管的源极接所述工作电压,所述复位开关管的漏极同时连接所述第七场效应管的漏极及放大电路,所述复位开关管的栅极接所述复位信号。
在一实施例中,锁存级工作于复位相时,所述锁存器中的第三开关及第四开关均闭合,所述第一电容及第二电容存储所述锁存级的失调电压;锁存级工作于再生相时,所述第三开关及第四开关均断开,所述锁存器将所述放大电路输出的放大后的信号抵消存储的所述失调电压。
本申请还提出一种模数转换器,其包括上述任意一种比较器。
本申请还提出一种电子设备,其包括上述任意一种比较器或者包括上述的模数转换器。
本申请提供的比较器,其使得锁存级工作于复位相和再生相两种模式。在复位相时,复位电路使锁存级的输入端连接共模电压VCM,放大电路将锁存级的输入信号放大后输出至锁存器,所以复位相时的输入失调电压会被放大,且锁存器将失调电压进行存储。在再生相时,复位电路使得锁存级的输入端连接比较器的差分输入信号且使得锁存级接入工作电压,所以此阶段的失调电压和锁存级输入的差分输入信号均会被放大电路放大,且锁存器将所述放大电路输出的放大后的信号抵消存储的所述失调电压。所以,本申请提供的比较器的失调电压较小或者没有失调电压,进而使得比较器的性能较好。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的比较器的电路框图;
图2是本申请一优选实施例提供的比较器中锁存器的电路图;
图3是本申请一实施例提供的比较器的电路图;
图4是本申请又一优选实施例中比较器的电路框图;
图5是本申请又一优选实施例中比较器的电路图。
其中,附图标记说明如下:
10、比较器;100、锁存级;200、预放大级;
101、偏置电路;102、放大电路;103、锁存器;104、复位电路;
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,下文将要描述的各种示例性实施例将要参考相应的附图,这些附图构成了示例性实施例的一部分,其中描述了实现本发明可能采用的各种示例性实施例。除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。应明白,它们仅是与如所附权利要求书中所详述的、本发明公开的一些方面相一致的流程、方法和装置等的例子,还可使用其他的实施例,或者对本文列举的实施例进行结构和功能上的修改,而不会脱离本发明的范围和实质。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”等指示的是基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的元件必须具有的特定的方位、以特定的方位构造和操作。术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。术语“多个”的含义是两个或两个以上。术语“相连”、“连接”应做广义理解,例如,可以是固定连接、可拆卸连接、一体连接、机械连接、电连接、通信连接、直接相连、通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
本发明实施例提供的比较器和模数转换器应用于各种领域,包括但不限于以下几个技术领域:
通信系统技术领域:模数转换器用于数字通信系统中的信号处理,例如将模拟语音信号转换为数字信号传输。
控制系统技术领域:模数转换器用于采集模拟传感器信号,将其转换为数字信号,然后使用数字信号处理器进行控制系统的控制和监测。
音频和视频系统技术领域:模数转换器用于将模拟音频和视频信号转换为数字信号,例如在CD、DVD和数字电视等设备中。
测试和测量设备技术领域:模数转换器用于各种测试和测量设备,例如数据采集卡、示波器、信号发生器等。
汽车电子技术领域:模数转换器用于汽车电子中的信号处理,例如将传感器信号转换为数字信号以供车载计算机进行处理。
医疗设备技术领域:模数转换器用于各种医疗设备,例如心电图仪、血压计、血糖仪等。
为了说明本发明所述的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例,除了这些详细描述外,本发明还可以具有其他实施方式。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,其为本发明提供的比较器的电路框图。本发明提供的比较器,包括:锁存级,所述锁存级工作于复位相和再生相。所述锁存级包括:放大电路、复位电路、偏置电路、及锁存器。其中,放大电路用于对锁存级的输入信号进行放大并输出放大后的信号,可以理解为所述放大电路的输入端为所述锁存级的输入端。偏置电路,用于给所述放大电路提供电流偏置。复位电路,用于使工作于复位相时的锁存级的输入端连接共模电压,使工作于再生相时的锁存级的输入端连接比较器的差分输入信号且使锁存级接入工作电压。锁存器,用于对放大电路输出的放大后的信号进行锁存,且在锁存级工作于复位相时,所述锁存器将所述锁存级的失调电压进行存储;在锁存级工作于再生相时,所述锁存器将所述放大电路输出的放大后的信号抵消存储的所述失调电压。
本发明的工作原理大致如下,在锁存级工作于复位相时,锁存级没有输入差分输入信号,而是使得锁存级的输入端接入共模电压,所以放大电路放大后的信号即为锁存级自身的失调电压被放大后的信号。该放大后的失调电压进入锁存器后,锁存器将所述放大的失调电压进行存储。在锁存级工作于再生相时,复位电路使得放大电路接入差分输入信号,且复位电路使得锁存级接入工作电压,偏置电路为放大电路提供电流偏置,所以放大电路会将差分输入信号以及锁存级自身的失调电压均进行放大并输出至锁存器,锁存器将差分输入信号以及锁存级自身的失调电压均被放大后的信号抵消存储的上述失调电压。所以,本发明提供的比较器通过上述电路的配合可以将上述失调电压进行抵消,具体的,根据电路参数的设置,可以使得上述失调电压部分被抵消掉,也可以使得上述失调电压全部被抵消掉,进而使得本发明提供的比较器可以减少或者消除失调电压对比较器的性能的负面影响。
下面结合本发明的一优选实施例来详细的介绍本发明提供的比较器的具体实现方式。具体参见图2及图3所示优选实施例。其中,放大电路包括输入对管MP1及MP2,所述输入对管连接于所述复位电路与所述锁存器之间,且所述输入对管的两个控制端分别连接所述锁存级的正极输入端和负极输入端。输入对管形成的放大电路的结构简单、成本较低、功耗低、噪声低、且响应较快。偏置电路包括第七场效应管MP5,第七场效应管MP5是由PMOS管作为尾电流管,其栅极接偏置电压VBIAS,其源极接工作电压VDD,其漏极连接所述放大电路。因此,该偏置电路结构简单,且可以快速准确的为放大电路提供电流偏置且成本较低。
在图2及图3所示的优选实施例中,复位电路包括:连接于所述工作电压VDD与所述放大电路之间的复位开关管MP0、连接于所述共模电压VCM与锁存级的正极输入端之间的第一开关SW1、及连接于所述共模电压VCM与锁存级的负极输入端之间的第二开关SW2;所述复位开关管的控制端、所述第一开关的控制端、及所述第二开关的控制端均连接复位信号RST。在复位相时,复位信号使得所述复位开关管断开,且所述第一开关及第二开关均闭合,以使工作于复位相时的锁存级的正极输入端和负极输入端均连接所述共模电压;在再生相时,复位信号使得所述复位开关管闭合,且所述第一开关及第二开关均断开,以使工作于再生相时的锁存级的输入端连接比较器的差分输入信号(VIN、VIP)且使锁存级接入工作电压。这种结构的复位电路结构简单、成本较低、且能快速准确的实现复位电路的上述功能。
进一步优选的,参见图3所示的优选实施例中,放大电路为输入对管,所述输入对管包括P型第一场效应管MP1及P型第二场效应管MP2;所述复位开关管为P型场效应管MP0。其中,P型第一场效应管MP1及P型第二场效应管MP2的栅极分别连接所述锁存级的正极输入端和负极输入端,P型第一场效应管MP1及P型第二场效应管MP2的源极均连接所述P型场效应管MP0的漏极,P型第一场效应管MP1及P型第二场效应管MP2的漏极均与所述锁存器电连接;作为复位开关管的P型场效应管MP0的栅极与复位信号电连接,P型场效应管MP0的源极连接所述工作电压,且P型场效应管MP0的漏极与第七场效应管MP5的漏极电连接。
在该优选实施例中,锁存器包括:两对场效应管、电容、及开关。其中,两对场效应管呈对称状设置,每对场效应管包括:漏极连接在一起的一个PMOS管和一个NMOS管。在复位相时,每对场效应管的栅极和漏极会被拉到一起,形成二极管连接,而且,电容将来自放大电路的失调信号进行存储;在再生相时,电容可以实现电荷保持的作用,且锁存器可以自动将失调电压进行抵消(部分抵消或全部抵消掉)。
进一步优选的,锁存器包括:第三场效应管MP3、第四场效应管MP4、第五场效应管MN1、第六场效应管MN2、第一电容C1、第二电容C2、第三开关SW3、及第四开关SW4;其中,第三场效应管MP3的源极及第四场效应管MP4的源极均与所述放大电路电连接,第三场效应管MP3的漏极与第五场效应管MN1的漏极电连接,第四场效应管MP4的漏极与第六场效应管MN2的漏极电连接,第三场效应管MP3的漏极与第五场效应管MN1的漏极的电连接处为所述锁存级的负极输出端VON2,第四场效应管MP4的漏极与第六场效应管MN2的漏极电连接处为所述锁存级的正极输出端VOP2。所述第一电容C1与第四开关串联后连接于所述锁存级的正极输出端与锁存级的负极输出端之间,所述第二电容C2与第三开关串联后连接于所述锁存级的正极输出端与锁存级的负极输出端之间,所述第二电容C2与第三开关的连接处同时与所述第三场效应管MP3的栅极及第五场效应管MN1的栅极电连接,所述第一电容C1与第四开关的连接处同时与所述第四场效应管MP4的栅极及第六场效应管MN2的栅极电连接,第五场效应管MN1的源极与第六场效应管MN2的源极电连接。第三场效应管MP3和第五场效应管MN1形成上述的一对场效应管,第四场效应管MP4和第六场效应管MN2形成上述另外的一对场效应管。
参见图4及图5所示,在该优选实施例中,比较器还包括:用于将比较器的差分输入信号预先进行放大的预放大级,所述预放大级的输入端连接所述比较器的差分输入信号,预放大级的输出端连接所述锁存级的输入端。通过预放大级可以提高比较器的处理速度、可以进一步减小失调电压、还可以减小回踢噪声。值得说明的是,此处的预放大级是位于锁存级之外的部分,所以其不同于锁存级内部的放大电路的功能。
进一步优选的,所述预放大级包括:放大器、第五开关、及第六开关,所述放大器的输入端连接所述比较器的差分输入信号,所述放大器的两个输出端分别与第五开关及第六开关的第一端连接,第五开关及第六开关的第二端为所述预放大级的输出端,所述第五开关及第六开关用于根据复位信号控制预放大级与锁存级的通断。其可以通过复位信号控制预防大级是否进入锁存级,进而控制实现复位相时由共模电压接入锁存级,其电路结构简单、成本较低、且响应速度快。
下面结合图5所示的优选实施例,详细说明本发明提供的比较器的工作过程。在图5中,受控于复位信号的复位开关管及其它几个受控于复位信号的开关均受控于同一复位信号RST。
比较器包括:预放大级、及锁存级。其中,预放大级包括运放及第五开关SW5和第六开关SW6,预放大级的第一输入端为VIP(也即运放的正极输入端)、其第二输入端为VIN(即运放的负极输入端)。运放的两个输出端分别与第五开关及第六开关的第一端连接,第五开关及第六开关的第二端分别为所述预放大级的两个输出端,其第一输出端为VOP1,第二输出端为VON1。其中,第一开关SW1和第二开关SW2分别根据复位信号控制共模电压VCM是否接入锁存级的放大电路。锁存级包括复位开关管MP0,其栅极接复位信号RST。形成偏置电路的PMOS管MP5是尾电流管,用来给放大电路提供电流偏置,其栅极接偏置电压VBIAS。两个输入PMOS对管MP1和MP2形成锁存级里的放大电路。其中MP1的栅极接预放大级的第一输出VOP1、其源级接MP0的漏极;MP2的栅极接预放大级的第二输出端VON1、其源级接MP0的漏极。
锁存器包括:形成锁存的两个PMOS管MP3和MP4、两个NMOS管MN1和MN2、电容C0和C1、及开关SW3和SW4。其中,MP3的源极接MP1的漏极、其栅极和MN1的栅极相连且与电容C2的一端相连、其漏极和MN1漏极相连并连接电容C1的一端、其漏极和栅极之间通过开关SW3连接。MP4的漏极和MN2的漏极相连、其栅极连接电容C1的另一端、其漏极连电容C2的另一端、其漏极和栅极通过开关SW5连接。锁存器的第一输出端VOP2连接在MP4和MN2的漏极、其第二输出端VON2连接在MP3和MN1的漏极。
图5所示的实施例的具体实施工作过程如下:
步骤1,当复位信号RST为高时,比较器进入复位相(此实施例中比较器包括预放大级和锁存级,所以比较器进入复位相也即锁存级进入复位相)。此时预放大级的开关SW5和SW6断开,开关SW2和SW1闭合,VOP1和VON1被复位到共模电压VCM。锁存级的复位开关管MP0断开,开关SW3和SW4闭合。MP3和MN1的栅极和漏极会被拉到一起,形成二极管连接;MP4和MN2管的栅极和漏极被拉到一起,形成二极管连接。此阶段放大电路输出的信号即为锁存级自身的失调电压且是被放大后的失调电压,该失调电压被放大且存储在电容C0和C1上。假设锁存级的输入失调电压为Vos,此阶段锁存级的增益为A1。而且,电容C0和电容C1的容值相等且两个电容的容值均为C,则电容C0和C1上存储的总电荷Q1=A1*Vos*2C(式子1)。
步骤2,当复位信号RST为低时,预放大级开关SW5和SW5闭合,开关SW2和SW1断开,预放大级放大的差分输入信号会传递给锁存级的输入对管MP1和MP2,而且,复位开关管MP0导通接入工作电压VDD,开关SW4和SW3均断开,锁存级进入再生相。锁存级的失调电压和预放大级输出的差分输入信号都会被放大。此时锁存级的等效输入为VOP1-VON1+Vos,此阶段锁存级的增益为A2。由于电容C0和电容C1的容值相等且两个电容的容值均为C,此阶段电容C0和C1上的电荷Q2=(A2*(VOP1-VON1+Vos)-(VOP2-VON2))*C(式子2)。
根据电荷守恒可知Q1=Q2,所以根据上面的两个式子可以得到:
VOP2-VON2=A2*(VOP1-VON1)+(A2- 2A1)*Vos (式子3),
由式子3可见,再生相时,锁存级的输出(也即比较器的输出)VOP2-VON2中的失调电压会减去复位相存储的失调电压,从而比较器可以自动实现抵消部分失调电压的作用,进一步的,通过对比较器中各器件的参数的选择/设置,可以使得A2= 2A1,当A2 =2A1时,比较器可以自动实现抵消全部失调电压的作用。综上所述,本发明提供的比较器可以减少乃至消除失调电压,进而减少乃至消除失调电压对比较器的性能的影响,所以,本发明提供的比较器可以具有更好的性能。其可以广泛的应用于各种需要比较器的电路中。
为了使得锁存器能在复位相时存储锁存级的失调电压且锁存器能在再生相时抵消复位相时存储的失调电压,进而能改善比较器的性能,优选的,锁存级工作于复位相时,所述锁存器中的第三开关及第四开关均闭合,使得分别与所述第三开关及第四开关串联的所述第二电容及第一电容存储所述锁存级的失调电压;且在锁存级工作于再生相时,所述第三开关及第四开关均断开,上述两个电容在再生相时可以保持电荷,所述锁存器将所述放大电路输出的放大后的信号抵消存储的所述失调电压。
优选的,第七场效应管及复位开关管均为P型场效应管;所述复位开关管的源极接所述工作电压,所述复位开关管的漏极同时连接所述第七场效应管的漏极及放大电路,所述复位开关管的栅极接所述复位信号。所述锁存级处于复位相时,所述锁存器中的第三开关及第四开关均闭合,所述锁存级处于再生相时,所述锁存器中的第三开关及第四开关均断开。即第四开关和第五开关受控于同一复位信号。进一步优选的,本发明提供的比较器中的开关管和开关的控制信号均连接同一个复位信号,由同一个复位信号的高低电平来控制,进而可以方便准确快速的控制所述开关管和开关的通断,且误差更小,可以更好的抵消掉失调电压,所以,本发明提供的比较器没有失调电压或者失调电压较低,进而比较器的性能较优。
本发明实施例还提供一种模数转换器,包括上述实施例提供的比较器。本发明提供的模数转换器可以更加准确的进行模数转换,进而改善其所在的电子设备的性能。本实施例提供的模数转换器可以为芯片,广泛应用于通信系统技术、控制系统技术、音频和视频系统技术领域、测试和测量设备技术领域、汽车电子技术领域中。
本发明实施例还提供一种电子设备,电子设备包括上述的模数转换器或者包括上述的比较器。
其中,电子设备可以为电压控制振荡器、数据采集系统、数字电视设备、医疗设备、测量设备、汽车电子设备等。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,例如各实施例之间技术特征的相互结合,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
另外,对于特性相同或相似的结构元件,本申请可采用相同或者不相同的标号进行标识。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请中,“例如”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“例如”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请,本申请给出了以上描述。在以上描述中,为了解释的目的而列出了各个细节。
应当明白的是,本领域普通技术人员可以认识到,在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中,不会对公知的结构和过程进行详细阐述,以避免不必要的细节使本申请的描述变得晦涩。因此,本申请并非旨在限于所示的实施例,而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (14)

1.一种比较器,包括:锁存级,其特征在于,所述锁存级工作于复位相和再生相,所述锁存级包括:
放大电路,用于对锁存级的输入信号进行放大并输出放大后的信号;
偏置电路,用于给所述放大电路提供电流偏置;
复位电路,用于使工作于复位相时的锁存级的输入端连接共模电压,使工作于再生相时的锁存级的输入端连接比较器的差分输入信号且使锁存级接入工作电压;及
锁存器,用于对放大电路输出的放大后的信号进行锁存,且在锁存级工作于复位相时,所述锁存器将所述锁存级的失调电压进行存储;在锁存级工作于再生相时,所述锁存器将所述放大电路输出的放大后的信号抵消存储的所述失调电压;所述锁存器包括:第三场效应管MP3、第四场效应管MP4、第五场效应管MN1、第六场效应管MN2、第一电容C1、第二电容C2、第三开关SW3、及第四开关SW4;其中,第三场效应管MP3的源极及第四场效应管MP4的源极均与所述放大电路电连接,第三场效应管MP3的漏极与第五场效应管MN1的漏极电连接,第四场效应管MP4的漏极与第六场效应管MN2的漏极电连接,第三场效应管MP3的漏极与第五场效应管MN1的漏极的电连接处为所述锁存级的负极输出端,第四场效应管MP4的漏极与第六场效应管MN2的漏极电连接处为所述锁存级的正极输出端;所述第一电容C1与第四开关串联后连接于所述锁存级的正极输出端与锁存级的负极输出端之间,所述第二电容C2与第三开关串联后连接于所述锁存级的正极输出端与锁存级的负极输出端之间,所述第二电容C2与第三开关的连接处同时与所述第三场效应管MP3的栅极及第五场效应管MN1的栅极电连接,所述第一电容C1与第四开关的连接处同时与所述第四场效应管MP4的栅极及第六场效应管MN2的栅极电连接,第五场效应管MN1的源极与第六场效应管MN2的源极电连接。
2.根据权利要求1所述的比较器,其特征在于, 所述放大电路为输入对管,所述输入对管连接于所述复位电路与所述锁存器之间,且所述输入对管的两个控制端分别连接所述锁存级的正极输入端和负极输入端。
3.根据权利要求1或2所述的比较器,其特征在于,所述复位电路包括:连接于所述工作电压与所述放大电路之间的复位开关管;
连接于所述共模电压与锁存级的正极输入端之间的第一开关;及
连接于所述共模电压与锁存级的负极输入端之间的第二开关;
所述复位开关管的控制端、所述第一开关的控制端、及所述第二开关的控制端均连接复位信号;
在复位相时,所述复位开关管断开,且所述第一开关及第二开关均闭合,以使工作于复位相时的锁存级的正极输入端和负极输入端均连接所述共模电压;
在再生相时,所述复位开关管闭合,且所述第一开关及第二开关均断开,以使工作于再生相时的锁存级的输入端连接比较器的差分输入信号且使锁存级接入工作电压。
4.根据权利要求3所述的比较器,其特征在于, 所述放大电路为输入对管,所述输入对管包括P型第一场效应管MP1及P型第二场效应管MP2;所述复位开关管为P型场效应管MP0;
其中,P型第一场效应管MP1及P型第二场效应管MP2的栅极分别连接所述锁存级的正极输入端和负极输入端,P型第一场效应管MP1及P型第二场效应管MP2的源极均连接所述P型场效应管MP0的漏极,P型第一场效应管MP1及P型第二场效应管MP2的漏极均与所述锁存器电连接;
P型场效应管MP0的栅极与复位信号电连接,P型场效应管MP0的源极连接所述工作电压。
5.根据权利要求1所述的比较器,其特征在于,所述锁存级处于复位相时,所述锁存器中的第三开关及第四开关均闭合,所述锁存级处于再生相时,所述锁存器中的第三开关及第四开关均断开。
6.根据权利要求3所述的比较器,其特征在于,还包括:用于将比较器的差分输入信号预先进行放大的预放大级,所述预放大级的输入端连接所述比较器的差分输入信号,预放大级的输出端连接所述锁存级的输入端。
7.根据权利要求6所述的比较器,其特征在于,所述预放大级包括:放大器、第五开关、及第六开关,所述放大器的输入端连接所述比较器的差分输入信号,所述放大器的两个输出端分别与第五开关及第六开关的第一端连接,第五开关及第六开关的第二端为所述预放大级的输出端,所述第五开关及第六开关用于根据复位信号控制预放大级与锁存级的通断。
8.根据权利要求7所述的比较器,其特征在于,所述复位信号为高电平时,所述锁存级工作于复位相,所述预放大级的两个开关均断开,所述复位开关管断开,且所述第一开关及第二开关均闭合;所述复位信号为低电平时,所述锁存级工作于再生相,所述预放大级的两个开关均闭合,所述复位开关管闭合,且所述第一开关及第二开关均断开。
9.根据权利要求1所述的比较器,其特征在于,所述比较器还包括预放大级,所述预放大级包括:放大器、第五开关、及第六开关,所述放大器的输入端连接所述比较器的差分输入信号,所述放大器的两个输出端分别与第五开关及第六开关的第一端连接,第五开关及第六开关的第二端为所述预放大级的输出端,所述第五开关及第六开关用于根据复位信号控制预放大级与锁存级的通断。
10.根据权利要求3所述的比较器,其特征在于, 所述偏置电路包括第七场效应管MP5,其栅极接偏置电压,其源极接所述工作电压,其漏极连接所述放大电路。
11.根据权利要求10所述的比较器,其特征在于, 所述第七场效应管及复位开关管均为P型场效应管;所述复位开关管的源极接所述工作电压,所述复位开关管的漏极同时连接所述第七场效应管的漏极及放大电路,所述复位开关管的栅极接所述复位信号。
12.根据权利要求1所述的比较器,其特征在于,锁存级工作于复位相时,所述锁存器中的第三开关及第四开关均闭合,所述第一电容及第二电容存储所述锁存级的失调电压;锁存级工作于再生相时,所述第三开关及第四开关均断开,所述锁存器将所述放大电路输出的放大后的信号抵消存储的所述失调电压。
13.一种模数转换器,其特征在于,包括权利要求1-12中任一项所述的比较器。
14.一种电子设备,其特征在于,包括权利要求1-12中任一项所述的比较器或者包括权利要求13所述的模数转换器。
CN202311127983.0A 2023-09-04 2023-09-04 比较器、模数转换器及电子设备 Active CN116865729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311127983.0A CN116865729B (zh) 2023-09-04 2023-09-04 比较器、模数转换器及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311127983.0A CN116865729B (zh) 2023-09-04 2023-09-04 比较器、模数转换器及电子设备

Publications (2)

Publication Number Publication Date
CN116865729A CN116865729A (zh) 2023-10-10
CN116865729B true CN116865729B (zh) 2023-11-24

Family

ID=88223746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311127983.0A Active CN116865729B (zh) 2023-09-04 2023-09-04 比较器、模数转换器及电子设备

Country Status (1)

Country Link
CN (1) CN116865729B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108832916A (zh) * 2018-06-22 2018-11-16 安徽传矽微电子有限公司 一种低动态失调的高速低功耗比较器电路
CN109600130A (zh) * 2019-01-30 2019-04-09 珠海博雅科技有限公司 一种减小失调电压的比较器、存储芯片及存储器
WO2022083749A1 (zh) * 2020-10-23 2022-04-28 晶晨半导体(上海)股份有限公司 比较器和逐次逼近模数转换器
CN116318083A (zh) * 2023-03-10 2023-06-23 电子科技大学 一种高精度自归零比较器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9621145B2 (en) * 2015-05-12 2017-04-11 Texas Instruments Incorporated Sense amplifier latch with offset correction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108832916A (zh) * 2018-06-22 2018-11-16 安徽传矽微电子有限公司 一种低动态失调的高速低功耗比较器电路
CN109600130A (zh) * 2019-01-30 2019-04-09 珠海博雅科技有限公司 一种减小失调电压的比较器、存储芯片及存储器
WO2022083749A1 (zh) * 2020-10-23 2022-04-28 晶晨半导体(上海)股份有限公司 比较器和逐次逼近模数转换器
CN114499530A (zh) * 2020-10-23 2022-05-13 晶晨半导体(上海)股份有限公司 比较器和逐次逼近模数转换器
CN116318083A (zh) * 2023-03-10 2023-06-23 电子科技大学 一种高精度自归零比较器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
An offset cancellation technique in a switched-capacitor comparator for SAR ADCs;Tong Xingyuan等;《Journal of Semiconductors》;第33卷(第1期);1-5 *
高精度低功耗SAR ADC的研究与设计;陈尚存;《中国优秀硕士学位论文全文数据库信息科技辑》;I135-117 *

Also Published As

Publication number Publication date
CN116865729A (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
US20110012765A1 (en) Comparator for a pipelined analog-to-digital converter and related signal sampling method
US7868810B2 (en) Amplifier circuit and A/D converter
US10062450B1 (en) Passive switched capacitor circuit for sampling and amplification
US11545991B2 (en) Analog-to-digital converter with auto-zeroing residue amplification circuit
US9356565B2 (en) Buffer amplifier circuit
US7183812B2 (en) Stable systems for comparing and converting signals
US7898331B2 (en) Increasing the common mode range of a circuit
CN114520650A (zh) 适用于sar adc的低噪声二级动态比较器
US10686464B2 (en) Latched comparator and analog-to-digital converter making use thereof
CN116865729B (zh) 比较器、模数转换器及电子设备
US20090167362A1 (en) Comparator
US9013344B2 (en) High speed dynamic comparator
US10615750B1 (en) Preamplifier circuit with floating transconductor
CN111313871B (zh) 动态预放大电路和动态比较器
US20100194447A1 (en) Zero input bias current, auto-zeroed buffer for a sample and hold circuit
JP2016213641A (ja) 増幅回路
JP5237685B2 (ja) センサ装置
CN114142839A (zh) 比较器及应用其的模数转换器
US20110037520A1 (en) Multistage amplifying circuit
El-Sankary et al. Low power, low voltage, 10bit-50MSPS pipeline ADC dedicated for front-end ultrasonic receivers
CN116131822B (zh) 比较器电路、比较器、模数转换器及电子设备
CN115276619B (zh) 一种动态比较器、模数转换器和电子设备
CN116470889B (zh) 一种比较器电路、模拟数字转换器以及电子设备
US20090231036A1 (en) Amplifier circuit
CN112953546B (zh) 基于自动归零的逐次逼近型模拟数字转换器及工作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant