CN109600130A - 一种减小失调电压的比较器、存储芯片及存储器 - Google Patents
一种减小失调电压的比较器、存储芯片及存储器 Download PDFInfo
- Publication number
- CN109600130A CN109600130A CN201910090732.7A CN201910090732A CN109600130A CN 109600130 A CN109600130 A CN 109600130A CN 201910090732 A CN201910090732 A CN 201910090732A CN 109600130 A CN109600130 A CN 109600130A
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- floating
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 12
- 238000003860 storage Methods 0.000 title claims abstract description 11
- 230000003321 amplification Effects 0.000 claims abstract description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims description 169
- 238000000034 method Methods 0.000 claims description 4
- 238000012360 testing method Methods 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种减小失调电压的比较器、存储芯片及存储器，包括次级放大电路和作为输入对管的第一浮栅管和第二浮栅管，所述第一浮栅管的漏极和第二浮栅管的漏极分别连接到所述次级放大电路，使用浮栅管作为比较器的输入对管，实际上利用了浮栅管的阈值电压可以调整的特性，利用相应的测试模式测试和调整阈值电压，从而精密控制失调电压到很低的级别，同时硬件开销微小。
Description
技术领域
本发明涉及一种比较器，特别是一种减小失调电压的比较器、存储芯片及存储器。
背景技术
比较器在闪存设计中广泛采用，但是随着半导体制程的提高，传统形式的比较器的失调电压变得更加严重，按照通常的做法，在不改变比较器结构的前提下，采用动态校准等方法来减小失调电压，但这需要额外的硬件开销，使得闪存的成本增加，不利于企业发展。
发明内容
为解决上述问题，本发明提供了一种减小失调电压的比较器、存储芯片及存储器，利用浮栅管的特性和调试优势，使比较器的失调电压大大减小。
本发明解决其问题所采用的技术方案是：
一种减小失调电压的比较器，包括次级放大电路和作为输入对管的第一浮栅管和第二浮栅管，所述第一浮栅管的漏极和第二浮栅管的漏极分别连接到所述次级放大电路。
进一步，还包括源极电压控制MOS管，所述第一浮栅管和第二浮栅管的源极相连接并接到所述源极电压控制MOS管的漏极，所述源极电压控制MOS管的源极连接数字地。
进一步，所述次级放大电路包括第一MOS管、第二MOS管、第三MOS管和第四MOS管，所述第一MOS管和第二MOS管共源极，所述第一MOS管的漏极和第二MOS管的漏极分别连接所述第三MOS管的漏极和第四MOS管的漏极，所述第三MOS管的源极和第四MOS管的源极分别连接第一浮栅管的漏极和第二浮栅管的漏极，所述第一MOS管的栅极和第三MOS管的栅极均连接到所述第二MOS管的漏极，所述第二MOS管的栅极和第四MOS管的栅极均连接到所述第一MOS管的漏极。
进一步，还包括用于使能控制的第一使能MOS管和第二使能MOS管，所述第一使能MOS管与第一MOS管并联且所述第一使能MOS管的源极与所述第一MOS管的源极连接，所述第二使能MOS管与第二MOS管并联且所述第二使能MOS管的源极与所述第二MOS管的源极连接，所述第一使能MOS管、第二使能MOS管、第一MOS管和第二MOS管的源极均连接到Vcc供电端。
进一步，所述第一MOS管和第二MOS管为P型MOS管，所述第三MOS管和第四MOS管为N型MOS管。
一种存储芯片，包括有如上面任一所述的一种减小失调电压的比较器。
一种存储器，包括一个以上如上面所述的一种存储芯片。
本发明实施例中提供的一个或多个技术方案，至少具有如下有益效果：使用浮栅管作为比较器的输入对管，实际上利用了浮栅管的阈值电压可以调整的特性，利用相应的测试模式测试和调整阈值电压，从而精密控制失调电压到很低的级别，同时硬件开销微小。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1是本发明实施例的电路图；
图2是传统比较器的失调电压分布图；
图3是本发明的失调电压分布图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。需要说明的是，如果不冲突，本发明实施例中的各个特征可以相互结合，均在本发明的保护范围之内。
第一方面，参照图1，本发明的一个实施例提供了一种减小失调电压的比较器，包括次级放大电路和作为输入对管的第一浮栅管和第二浮栅管，所述第一浮栅管的漏极和第二浮栅管的漏极分别连接到所述次级放大电路。
本实施例对传统的比较器进行改进，由于传统的比较器在闪存制程日益进步的情况下，失调电压逐渐增大，原因在于输入对管的性能低下，如果针对传统的输入对管附加动态校准电路，则会造成额外的硬件开销，采用浮栅管做输入对管，可以利用相应的测试模式敬慕调整浮栅管的阈值电压，从而实现精密控制整个比较器的失调电压，同时硬件开销也非常微小。具体来说，浮栅管通过专门的电路进行擦除和编程操作，还可以附加专门的测试模式测试其Vt的值，因此使用浮栅管作为输入对管的比较器的失调电压可以做到很小。
优选地，本发明的一个实施例提供了一种减小失调电压的比较器，还包括源极电压控制MOS管，所述第一浮栅管和第二浮栅管的源极相连接并接到所述源极电压控制MOS管的漏极，所述源极电压控制MOS管的源极连接数字地。
本实施例中的输入对管的接地需经过源极电压控制MOS管，通过在所述源极电压控制MOS管的栅极施加使能信号，控制其导通和截止，从而控制输入对管的接地情况。
优选地，本发明的一个实施例提供了一种减小失调电压的比较器，所述次级放大电路包括第一MOS管、第二MOS管、第三MOS管和第四MOS管，所述第一MOS管和第二MOS管共源极，所述第一MOS管的漏极和第二MOS管的漏极分别连接所述第三MOS管的漏极和第四MOS管的漏极，所述第三MOS管的源极和第四MOS管的源极分别连接第一浮栅管的漏极和第二浮栅管的漏极，所述第一MOS管的栅极和第三MOS管的栅极均连接到所述第二MOS管的漏极，所述第二MOS管的栅极和第四MOS管的栅极均连接到所述第一MOS管的漏极。
本实施例中说明了所述次级放大电路的结构，基于四个MOS管构成放大电路。
优选地，本发明的一个实施例提供了一种减小失调电压的比较器，还包括用于使能控制的第一使能MOS管和第二使能MOS管，所述第一使能MOS管与第一MOS管并联且所述第一使能MOS管的源极与所述第一MOS管的源极连接，所述第二使能MOS管与第二MOS管并联且所述第二使能MOS管的源极与所述第二MOS管的源极连接，所述第一使能MOS管、第二使能MOS管、第一MOS管和第二MOS管的源极均连接到Vcc供电端。
本实施例中在所述第一MOS管和第二MOS管两侧分别附加两个并联连接的使能MOS管，两个使能MOS管的栅极均连接使能信号作控制，适用于闪存中的动态锁存比较器。
优选地，本发明的一个实施例提供了一种减小失调电压的比较器，所述第一MOS管和第二MOS管为P型MOS管，所述第三MOS管和第四MOS管为N型MOS管。
本实施例中，根据MOS管之间的源极和栅极的连接关系，可以安排不同类型的MOS管，实际上由于P型MOS管和N型MOS管相类似的特性，比较器电路中MOS管类型可以进行相应的调整，在此不一一详述。
第二方面，本发明的一个实施例提供了一种存储芯片，包括有如上面任一所述的一种减小失调电压的比较器。
第三方面，本发明的一个实施例提供了一种存储器，包括一个以上如上面所述的一种存储芯片。
参照图1，本发明的一个实施例提供了一种减小失调电压的比较器，本实施例中描述的是动态锁存比较器，其结构及连接关系包括：次级放大电路和作为输入对管的第一浮栅管MN1和第二浮栅管MN2，所述第一浮栅管MN1的漏极和第二浮栅管MN2的漏极分别连接到所述次级放大电路。
还包括源极电压控制MOS管MN0，所述第一浮栅管MN1和第二浮栅管MN2的源极相连接并接到所述源极电压控制MOS管MN0的漏极，所述源极电压控制MOS管MN0的源极连接数字地。
所述次级放大电路包括第一MOS管MP1、第二MOS管MP2、第三MOS管MN3和第四MOS管MN4，所述第一MOS管MP1和第二MOS管MP2共源极，所述第一MOS管MP1的漏极和第二MOS管MP2的漏极分别连接所述第三MOS管MN3的漏极和第四MOS管MN4的漏极，所述第三MOS管MN3的源极和第四MOS管MN4的源极分别连接第一浮栅管MN1的漏极和第二浮栅管MN2的漏极，所述第一MOS管MP1的栅极和第三MOS管MN3的栅极均连接到所述第二MOS管MP2的漏极，所述第二MOS管MP2的栅极和第四MOS管MN4的栅极均连接到所述第一MOS管MP1的漏极。
还包括用于使能控制的第一使能MOS管MP0和第二使能MOS管MP4，所述第一使能MOS管MP0与第一MOS管MP1并联且所述第一使能MOS管MP0的源极与所述第一MOS管MP1的源极连接，所述第二使能MOS管MP4与第二MOS管MP2并联且所述第二使能MOS管MP4的源极与所述第二MOS管MP2的源极连接，所述第一使能MOS管MP0、第二使能MOS管MP4、第一MOS管MP1和第二MOS管MP2的源极均连接到Vcc供电端。
参照图2-3，表示一定次数模拟试验下，不同情况下的失调电压值的分布规律，通过比较可以知道，采用传统比较器的失调电压的情况下，最大分布范围是-10mV到10mV，而采用浮栅管作为输入对管的比较器，在浮栅管经过调修的情况下，失调电压的最大分布范围是0到0.15mV，因此在实验数据上，可知采用浮栅管作为输入对管的失调电压非常微小，由于实际使用中调试是通过测试工具修调的，因此在硬件开销上也很小。
以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式，只要其以相同的手段达到本发明的技术效果，都应属于本发明的保护范围。
Claims (7)
1.一种减小失调电压的比较器，其特征在于：包括次级放大电路和作为输入对管的第一浮栅管和第二浮栅管，所述第一浮栅管的漏极和第二浮栅管的漏极分别连接到所述次级放大电路。
2.根据权利要求1所述的一种减小失调电压的比较器，其特征在于：还包括源极电压控制MOS管，所述第一浮栅管和第二浮栅管的源极相连接并接到所述源极电压控制MOS管的漏极，所述源极电压控制MOS管的源极连接数字地。
3.根据权利要求1所述的一种减小失调电压的比较器，其特征在于：所述次级放大电路包括第一MOS管、第二MOS管、第三MOS管和第四MOS管，所述第一MOS管和第二MOS管共源极，所述第一MOS管的漏极和第二MOS管的漏极分别连接所述第三MOS管的漏极和第四MOS管的漏极，所述第三MOS管的源极和第四MOS管的源极分别连接第一浮栅管的漏极和第二浮栅管的漏极，所述第一MOS管的栅极和第三MOS管的栅极均连接到所述第二MOS管的漏极，所述第二MOS管的栅极和第四MOS管的栅极均连接到所述第一MOS管的漏极。
4.根据权利要求3所述的一种减小失调电压的比较器，其特征在于：还包括用于使能控制的第一使能MOS管和第二使能MOS管，所述第一使能MOS管与第一MOS管并联且所述第一使能MOS管的源极与所述第一MOS管的源极连接，所述第二使能MOS管与第二MOS管并联且所述第二使能MOS管的源极与所述第二MOS管的源极连接，所述第一使能MOS管、第二使能MOS管、第一MOS管和第二MOS管的源极均连接到Vcc供电端。
5.根据权利要求3所述的一种减小失调电压的比较器，其特征在于：所述第一MOS管和第二MOS管为P型MOS管，所述第三MOS管和第四MOS管为N型MOS管。
6.一种存储芯片，其特征在于：包括有如权利要求1-5任一所述的一种减小失调电压的比较器。
7.一种存储器，其特征在于：包括一个以上如权利要求6所述的一种存储芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910090732.7A CN109600130A (zh) | 2019-01-30 | 2019-01-30 | 一种减小失调电压的比较器、存储芯片及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910090732.7A CN109600130A (zh) | 2019-01-30 | 2019-01-30 | 一种减小失调电压的比较器、存储芯片及存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109600130A true CN109600130A (zh) | 2019-04-09 |
Family
ID=65967031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910090732.7A Pending CN109600130A (zh) | 2019-01-30 | 2019-01-30 | 一种减小失调电压的比较器、存储芯片及存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109600130A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116865729A (zh) * | 2023-09-04 | 2023-10-10 | 成都市九天睿芯科技有限公司 | 比较器、模数转换器及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101282117A (zh) * | 2007-04-05 | 2008-10-08 | 中国科学院微电子研究所 | 一种动态比较器 |
| CN103023437A (zh) * | 2012-12-17 | 2013-04-03 | 清华大学深圳研究生院 | 一种新型校正失调电压的动态比较器 |
| CN105680834A (zh) * | 2016-01-11 | 2016-06-15 | 中国科学技术大学先进技术研究院 | 一种高速低功耗的动态比较器 |
| CN105763192A (zh) * | 2016-02-01 | 2016-07-13 | 东南大学 | 一种适用于高速模数转换器的低延时比较器 |
| CN108832916A (zh) * | 2018-06-22 | 2018-11-16 | 安徽传矽微电子有限公司 | 一种低动态失调的高速低功耗比较器电路 |
| CN209345119U (zh) * | 2019-01-30 | 2019-09-03 | 珠海博雅科技有限公司 | 一种减小失调电压的比较器、存储芯片及存储器 |
-
2019
- 2019-01-30 CN CN201910090732.7A patent/CN109600130A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101282117A (zh) * | 2007-04-05 | 2008-10-08 | 中国科学院微电子研究所 | 一种动态比较器 |
| CN103023437A (zh) * | 2012-12-17 | 2013-04-03 | 清华大学深圳研究生院 | 一种新型校正失调电压的动态比较器 |
| CN105680834A (zh) * | 2016-01-11 | 2016-06-15 | 中国科学技术大学先进技术研究院 | 一种高速低功耗的动态比较器 |
| CN105763192A (zh) * | 2016-02-01 | 2016-07-13 | 东南大学 | 一种适用于高速模数转换器的低延时比较器 |
| CN108832916A (zh) * | 2018-06-22 | 2018-11-16 | 安徽传矽微电子有限公司 | 一种低动态失调的高速低功耗比较器电路 |
| CN209345119U (zh) * | 2019-01-30 | 2019-09-03 | 珠海博雅科技有限公司 | 一种减小失调电压的比较器、存储芯片及存储器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116865729A (zh) * | 2023-09-04 | 2023-10-10 | 成都市九天睿芯科技有限公司 | 比较器、模数转换器及电子设备 |
| CN116865729B (zh) * | 2023-09-04 | 2023-11-24 | 成都市九天睿芯科技有限公司 | 比较器、模数转换器及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009532821A (ja) | 低リーク電流でプログラミングおよびベリファイを行うフラッシュメモリ | |
| JP2013524397A (ja) | 選択的／差動閾値電圧機能を含む不揮発性メモリ検知システム及び方法 | |
| US11749349B2 (en) | I/O buffer offset mitigation | |
| JP2005222625A (ja) | 不揮発性半導体記憶装置 | |
| CN106911315A (zh) | 差分放大器电路、电压调节器和包括其的半导体存储器件 | |
| CN108717158B (zh) | 一种适用于死区时间控制的负压检测电路 | |
| US7479807B1 (en) | Leakage dependent online process variation tolerant technique for internal static storage node | |
| CN209345119U (zh) | 一种减小失调电压的比较器、存储芯片及存储器 | |
| US6912161B2 (en) | Nonvolatile semiconductor memory device | |
| US6873551B2 (en) | Apparatus and method for a configurable mirror fast sense amplifier | |
| CN109600130A (zh) | 一种减小失调电压的比较器、存储芯片及存储器 | |
| US10924112B2 (en) | Bandgap reference circuit | |
| US20070025147A1 (en) | Non-volatile semiconductor memory device | |
| CN103592990B (zh) | 一种线性稳压电源及其电压调整方法 | |
| US6542409B2 (en) | System for reference current tracking in a semiconductor device | |
| CN116569261A (zh) | 增强状态双存储器单元 | |
| KR20030041068A (ko) | 반도체 메모리 장치 | |
| KR20000039712A (ko) | 비휘발성 메모리의 전하 이득 스트레스 테스트 회로 및 그 테스트 방법 | |
| US6717856B2 (en) | Method and apparatus for sen-ref equalization | |
| CN103123512A (zh) | 带隙基准电路 | |
| US10186320B2 (en) | Method for reading an EEPROM and corresponding device | |
| CN116388739A (zh) | 电流比较器电路及基于阻变存储器的存算设备 | |
| CN209266025U (zh) | 一种减小电压差的电压传递电路及存储芯片、存储器 | |
| US10515707B2 (en) | Temperature compensation for unselected memory cells and string select switches in NAND flash memory | |
| US20100259979A1 (en) | Self Limiting Method For Programming A Non-volatile Memory Cell To One Of A Plurality Of MLC Levels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 519000 unit a1106-1107, block a, entrepreneurship building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province Applicant after: Zhuhai Boya Technology Co.,Ltd. Address before: Unit a1005-1007, block a, pioneering building, Tsinghua Science Park, 101 University Road, Tangjiawan Town, Zhuhai City, Guangdong Province, 519080 Applicant before: ZHUHAI BOYA TECHNOLOGY Co.,Ltd. |