CN116131822B - 比较器电路、比较器、模数转换器及电子设备 - Google Patents

比较器电路、比较器、模数转换器及电子设备 Download PDF

Info

Publication number
CN116131822B
CN116131822B CN202211732659.7A CN202211732659A CN116131822B CN 116131822 B CN116131822 B CN 116131822B CN 202211732659 A CN202211732659 A CN 202211732659A CN 116131822 B CN116131822 B CN 116131822B
Authority
CN
China
Prior art keywords
transistor
amplifying
switch
integrator
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211732659.7A
Other languages
English (en)
Other versions
CN116131822A (zh
Inventor
范明浩
韩书光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Shimao Microelectronics Co ltd
Original Assignee
Beijing Shimao Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Shimao Microelectronics Co ltd filed Critical Beijing Shimao Microelectronics Co ltd
Priority to CN202211732659.7A priority Critical patent/CN116131822B/zh
Publication of CN116131822A publication Critical patent/CN116131822A/zh
Application granted granted Critical
Publication of CN116131822B publication Critical patent/CN116131822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本公开涉及一种比较器电路、比较器、模数转换器及电子设备，所述电路包括：放大模块，用于对输入的比较信号进行放大，并对所述放大模块的失调电压进行补偿；比较模块，连接于所述放大模块，用于接收放大的比较信号进行比较，得到比较结果。本公开实施例通过放大模块对所述放大模块的失调电压进行补偿，并对输入的比较信号进行放大，可以降低甚至消除失调电压带来的影响，从而使得比较模块能够得到准确的比较结果，提高了比较的准确性。

Description

比较器电路、比较器、模数转换器及电子设备
技术领域
本公开涉及集成电路技术领域，尤其涉及一种比较器电路、比较器、模数转换器及电子设备。
背景技术
作为能够将模拟信号转换成数字输出的电路模块，比较器的性能对众多混合信号系统至关重要，如模数转换器(ADC)等。随着混合信号系统性能的不断演进，比较器的要求也日益攀升，然而，目前比较器的失调电压电压较大，影响了比较器的性能。
发明内容
根据本公开的一方面，提供了一种比较器电路，所述电路包括：
放大模块，用于对输入的比较信号进行放大，并对所述放大模块的失调电压进行补偿；
比较模块，连接于所述放大模块，用于接收放大的比较信号进行比较，得到比较结果。
在一种可能的实施方式中，所述放大模块包括一个放大单元、或包括两个以上的级联的放大单元，其中，各个放大单元均包括：积分器、自归零放大器、第一开关、第二开关、第三开关、第一电容，其中，
所述积分器的第一输入端及第二输入端用于输入比较信号，所述第一开关的两端分别连接于所述积分器的第一输入端及第二输入端，
所述积分器第一输出端连接于所述自归零放大器的第二输出端、所述第二开关的第一端，所述积分器第二输出端连接于所述自归零放大器的第一输出端、所述第三开关的第一端，
所述第二开关的第二端连接于所述第一电容的第一端及所述自归零放大器的第一输入端，所述第三开关的第二端连接于所述第一电容的第二端及所述自归零放大器的第二输入端。
在一种可能的实施方式中，若所述放大模块包括两个以上的级联的放大单元，则两两放大单元之间通过第四开关、第五开关连接，其中，前一级放大单元的积分器的第一输出端通过所述第四开关连接于后一级放大单元的积分器的第一输入端，前一级放大单元的积分器的第二输出端通过所述第五开关连接于后一级放大单元的积分器的第二输入端，最后一级放大单元的第一输出端通过第七开关连接于所述比较模块的第一输入端，最后一级放大单元的第二输出端通过第八开关连接于所述比较模块的第二输入端。
在一种可能的实施方式中，在接收到所述比较信号的第一时间段，至少一个放大单元中的所述第一开关、所述第二开关、所述第三开关被导通，以在至少一个放大单元中的所述第一电容上存储补偿电压。
在一种可能的实施方式中，所述补偿电压与所述积分器的跨导、所述放大单元的等效输入失调电压、及所述自归零放大器的增益相关。
在一种可能的实施方式中，所述补偿电压根据如下公式确定：
Gm1·VOS1/GAZ，其中，Gm1表示所述积分器的跨导，VOS1表示所述放大单元的等效输入失调电压，GAZ表示所述自归零放大器的增益。
在一种可能的实施方式中，在接收到所述比较信号的第一时间段，所有放大单元中的所述第一开关、所述第二开关、所述第三开关均被导通，以在各个放大单元中的所述第一电容上存储所述补偿电压。
在一种可能的实施方式中，在接收到所述比较信号的第二时间段，至少一个放大单元中的所述第一开关、所述第二开关、所述第三开关被断开，以通过至少一个放大单元中的所述第一电容上的补偿电压对所述放大模块的失调电压进行补偿。
在一种可能的实施方式中，所述积分器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管，其中，
所述第一晶体管的源极、所述第二晶体管的源极用于接收预设电流，所述第一晶体管的栅极、所述第二晶体管的栅极用于接收所述比较信号，所述第一晶体管的漏极连接于所述第三晶体管的源极，所述第二晶体管的漏极连接于所述第四晶体管的源极，
所述第三晶体管的栅极连接于所述第四晶体管的栅极及基准电压，
所述第三晶体管的漏极、所述第五晶体管的漏极、所述第六晶体管的栅极、所述第七晶体管的漏极、所述第七晶体管的栅极连接于所述积分器的第一输出端，
所述第四晶体管的漏极、所述第五晶体管的栅极、所述第六晶体管的漏极、所述第八晶体管的漏极及所述第八晶体管的栅极连接于所述积分器的第二输出端，
所述第五晶体管的源极、所述第六晶体管的源极、所述第七晶体管的源极、所述第八晶体管的源极均接地。
在一种可能的实施方式中，所述比较模块包括动态锁存器。
在一种可能的实施方式中，所述电路还包括：
控制模块，连接于所述放大模块，用于在接收到所述比较信号之前，确定补偿电压，并配置在所述放大模块中，以利用所述补偿电压对所述放大模块的失调电压进行补偿。
根据本公开的一方面，提供了一种比较器，所述比较器包括所述的比较器电路。
根据本公开的一方面，提供了一种模数转换器，所述模数转换器包括所述的比较器。
根据本公开的一方面，提供了一种电子设备，所述电子设备包括所述的比较器、和/或、所述的模数转换器。
本公开实施例通过放大模块利用对输入的比较信号进行放大，并补偿电压对所述放大模块的失调电压进行补偿，可以降低甚至消除失调电压带来的影响，从而使得比较模块能够得到准确的比较结果，提高了比较的准确性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出了根据本公开实施例的比较器电路的示意图。
图2示出了根据本公开实施例的比较器电路工作的时序图。
图3示出了根据本公开实施例的比较器电路的示意图。
图4示出了根据本公开实施例的另一种比较器电路的示意图。
图5示出了根据本公开实施例的积分器的示意图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在本公开的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
请参阅图1，图1示出了根据本公开实施例的比较器电路的示意图。
如图1所示，所述电路包括：
放大模块10，用于对输入的比较信号进行放大，并对所述放大模块10的失调电压进行补偿；
比较模块20，连接于所述放大模块10，用于接收放大的比较信号进行比较，得到比较结果。
本公开实施例通过放大模块10对输入的比较信号进行放大，并对所述放大模块10的失调电压进行补偿，可以降低甚至消除失调电压带来的影响，从而使得比较模块20能够得到准确的比较结果，提高了比较的准确性。
本公开实施例对放大模块10、比较模块20的具体实现方式不做限定，本领域技术人员可以采用相关技术实现，只要放大模块10能够对输入的比较信号进行放大，并对所述放大模块10的失调电压进行补偿，且比较模块20能够接收放大的比较信号进行比较，得到比较结果即可。
本公开实施例可以采用多种方式实现对所述放大模块10的失调电压进行补偿，例如可以采用电流补偿或电压补偿的方式进行补偿，以电压补偿为例，本公开实施例可以利用补偿电压对所述放大模块10的失调电压进行补偿。示例性的，补偿电压可以是提前配置在放大模块10中的，例如提前对放大模块10或其中的部件的失调电压进行测量或校准，以产生相应的补偿电压，并配置在放大模块10之中，放大模块10在对输入的比较信号进行放大时，可以同步利用补偿电压对所述放大模块10的失调电压进行补偿，从而消除失调电压带来的误差。本公开实施例对产生补偿电压的具体实现方式不做限定，本领域技术人员可以根据实际情况及需要采用合适的方式实现，例如可以将放大模块10的两输入端短接，测量输出电压以配置相应的补偿电压。本公开实施例对存储所述补偿电压的方式不做限定，可以利用电容存储，也可以利用其他方式存储，还可以测量得到失调电压后，设置电压源提供补偿电压对该失调电压进行补偿，当然也可以采用其他的方式。
示例性的，本公开实施例也可以在比较器电路被触发时实时配置相应的补偿电压，以提高适应性。
请参阅图2，图2示出了根据本公开实施例的比较器电路工作的时序图。
示例性的，如图2所示，当使能信号从低电平变为高电平时，说明比较器需要开始工作，在这种情况下比较器电路的放大模块10可以先利用预先配置的补偿电压或实时配置补偿电压对失调电压进行补偿，然后放大模块10可以对比较信号进行放大，最后由比较模块20进行对比较信号进行比较，得到比较结果。
由以上介绍可知，本公开实施例的补偿电压可以提前配置，这样，在后续的任意一次比较中，只需利用配置好的补偿电压进行失调电压的补偿即可，除此之外，本公开实施例也可以在比较器电路被触发时实时配置相应的补偿电压，应该说明的是，对于不同结构的放大模块10而言，实时配置补偿电压的方式可能存在差异，下面以一个优选的放大模块10的结构为例，对产生补偿电压、及利用补偿电压进行失调电压的补偿进行示例性的说明。
请参阅图3，图3示出了根据本公开实施例的比较器电路的示意图。
在一种可能的实施方式中，如图3所示，所述电路还可以包括：
控制模块30，连接于所述放大模块10，用于在接收到所述比较信号之前，确定所述补偿电压，并配置在所述放大模块10中，以利用所述补偿电压对所述放大模块10的失调电压进行补偿。
本公开实施例对控制模块30的具体实现方式不做限定，在一个示例中，控制模块30可以包括处理组件，示例性的，处理组件包括但不限于单独的处理器，或者分立元器件，或者处理器与分立元器件的组合。所述处理器可以包括电子设备中具有执行指令功能的控制器，所述处理器可以按任何适当的方式实现，例如，被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现。在所述处理器内部，可以通过逻辑门、开关、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程逻辑控制器和嵌入微控制器等硬件电路执行所述可执行指令。
示例性的，本公开实施例可以通过控制模块30实现补偿电压的预先配置，例如，可以利用控制模块30提前对放大模块10或其中的部件的失调电压进行测量或校准，以产生相应的补偿电压，并配置在放大模块10之中，放大模块10在对输入的比较信号进行放大时，可以同步利用补偿电压对所述放大模块10的失调电压进行补偿，从而消除失调电压带来的误差。当然，本公开实施例也可以可以通过控制模块30在比较器电路被触发时实时配置相应的补偿电压，以提高适应性。
在一种可能的实施方式中，如图3所示，所述放大模块10可以包括一个放大单元110、或包括两个以上的级联的放大单元110，其中，各个放大单元110均包括：积分器1110、自归零放大器1120、第一开关S1、第二开关S2、第三开关S3、第一电容C1，其中，
所述积分器1110的第一输入端及第二输入端用于输入比较信号(VINP/VINM)，所述第一开关S1的两端分别连接于所述积分器1110的第一输入端及第二输入端，
所述积分器1110第一输出端连接于所述自归零放大器1120的第二输出端、所述第二开关S2的第一端，所述积分器1110第二输出端连接于所述自归零放大器1120的第一输出端、所述第三开关S3的第一端，
所述第二开关S2的第二端连接于所述第一电容C1的第一端及所述自归零放大器1120的第一输入端，所述第三开关S3的第二端连接于所述第一电容C1的第二端及所述自归零放大器1120的第二输入端。
示例性的，比较信号(VINP/VINM)可以由控制模块30输入。
本公开实施例的放大模块10可以仅包括一个放大单元110，也可以包括两个或两个以上的级联的放大单元110，通过将放大单元110进行级联，可以对比较信号进行多级放大，提高放大模块10的增益，并且，本公开的每个放大模块10可以对失调电压进行补偿，能够有效衰减后级触发器带来的噪声、失调等非理想因素。
在一种可能的实施方式中，如图3所示，若所述放大模块10包括两个以上的级联的放大单元110，则两两放大单元110之间通过第四开关S4、第五开关S5连接，其中，前一级放大单元110的积分器1110的第一输出端通过所述第四开关S4连接于后一级放大单元110的积分器1110的第一输入端，前一级放大单元110的积分器1110的第二输出端通过所述第五开关S5连接于后一级放大单元110的积分器1110的第二输入端，最后一级放大单元110的第一输出端通过第七开关S7连接于所述比较模块20的第一输入端，最后一级放大单元110的第二输出端通过第八开关S8连接于所述比较模块20的第二输入端。
通过第七开关S7、第八开关S8的设置，本公开实施例可以将放大模块10与比较模块20根据需要进行隔离，例如，在每次利用比较模块20比较之前，可以首先断开第七开关S7、第八开关S8，将比较模块20与放大模块10进行隔离，以对放大模块10的各个放大单元110的补偿电压进行配置，在完成补偿电压的配置后，可以导通第七开关S7、第八开关S8，放大模块10对失调电压进行补偿、对比较信号进行放大后，比较模块20即可对比较信号进行比较，得到比较结果DOUT。
通过各个第四开关S4、第五开关S5的配置，本公开实施例也可以将放大模块10中各个放大单元110进行隔离或级联，这样，本公开实施例可以将各个第四开关S4、第五开关S5均断开，以对各个放大单元110的补偿电压分别进行配置，也可以将各个第四开关S4、第五开关S5均导通，对各个放大单元110的补偿电压同步进行配置，当然，为了获得最佳的补偿效果，进一步降低失调电压的影响，提高比较器电路的准确性，本公开实施例优选将各个第四开关S4、第五开关S5均导通，对各个放大单元110的补偿电压同步进行配置。
下面对各个放大单元110的补偿电压进行配置的可能实现方式进行示例性介绍。
在一种可能的实施方式中，在接收到所述比较信号(或使能信号从低电平变为高电平)的第一时间段，至少一个放大单元110中的所述第一开关S1、所述第二开关S2、所述第三开关S3被导通，以在至少一个放大单元110中的所述第一电容C1上存储所述补偿电压。
示例性的，第一时间段(也可以称为自归零周期)的具体大小本公开实施例不做限定，本领域技术人员可以根据实际情况及需要设置。
在一种可能的实施方式中，所述补偿电压与所述积分器1110的跨导、所述放大单元110的等效输入失调电压、及所述自归零放大器1120的增益相关。
在一种可能的实施方式中，所述补偿电压根据如下公式确定：
Gm1·VOS1/GAZ，其中，Gm1表示所述积分器1110的跨导，VOS1表示所述放大单元110的等效输入失调电压，GAZ表示所述自归零放大器1120的增益。
示例性的，各个放大单元110的所述第一开关S1被导通，即积分器1110的输入短接，各个放大单元110的所述第二开关S2、所述第三开关S3被导通，即自归零放大器1120的输入输出短接形成二极管联接方式以作为负载，以第一级放大单元110的补偿电压设置为例，假设第一级放大单元110的等效输入失调电压为VOS1，在自归零周期(第一时间段)，积分器1110的输入短接之后，积分器1110等效输出电流为IOS1＝Gm1·VOS1。由于其负载阻抗为二极管联接的自归零放大器1120(1/GAZ)，可得到输出失调电压为Gm1·VOS1/GAZ。该电压将会被存储在自归零放大器1120的输入端的第一电容C1上。
在一种可能的实施方式中，在接收到所述比较信号的第一时间段，所有放大单元110中的所述第一开关S1、所述第二开关S2、所述第三开关S3均被导通，以在各个放大单元110中的所述第一电容C1上存储所述补偿电压。
本公开实施例对所有放大单元110的补偿电压同步进行配置，以获得最佳的补偿效果，进一步降低失调电压的影响，提高比较器电路的准确性。
在一种可能的实施方式中，在接收到所述比较信号的第二时间段，至少一个放大单元110中的所述第一开关S1、所述第二开关S2、所述第三开关S3被断开，以通过至少一个放大单元110中的所述第一电容C1上的补偿电压对所述放大模块10的失调电压进行补偿。
示例性的，当补偿电压配置完成时，放大模块10便可以进行失调电压的补偿、对比较信号的放大，并且比较模块20可以开始进行比较，即，在第二时间段，比较器电路开始正常的工作，比较器电路工作时，各个放大单元110的自归零放大器1120会利用之前预存的补偿电压，输出反向的等效失调电流，用于抵消积分器1110的失调电压。采用以上方式，本公开实施例可以保证主积分器1110的失调被完全消除。以此为基础，本公开实施例中两级或多级积分器1110也可以采用独立自归零的方向(例如将各个第四开关S4、第五开关S5断开，各个放大单元110分别进行补偿电压的配置)，以确保最终系统级低失调的设计需求。
示例性的，当比较完成后，整体比较器可以关闭以节约功耗。
示例性的，本公开实施例可以通过前述的控制模块30实现各个开关的导通、断开操作，实现第一时间段补偿电压的实时配置、及第二时间段进行失调电压的补偿、对比较信号的放大及比较模块20进行比较的过程的控制。
应该说明的是，本公开实施例提出另外一种比较器电路。
请参阅图4，图4示出了根据本公开实施例的另一种比较器电路的示意图。
在一个示例中，如图4所示，其采用预放大器对比较信号进行初步放大，再利用动态锁存器得出最终结果。为了降低比较器的失调，自归零(Auto-zero)技术常被采用。在自归零周期(ΦAZ)，预放大器输入短接至共模电平(VCM)，电容(CAZ)的右侧平板被复位至共模电平，同时预放大器进行工作。在自归零工作状态下，预放大器的失调被存储在CAZ上，从而在比较器正式工作时，能将预放大器失调进行抵消。简而言之，图4所示的比较器依赖于预放大器的高增益来减少后级锁存器的噪声与失调；预放大器自身的失调将依赖于自归零技术进行消除。
然而，图4所示的比较器电路面临两个核心挑战：1)单级预放大器的增益一般较低，无法有效抑制后级触发器带来的噪声、失调等非理想因素；2)该类型自归零设计会将输入等效失调经过放大后存储在自归零电容CAZ上，若预放大器增益过高，失调电压将会直接饱和比较器，从而导致比较失调抵消失效；从而客观上造成了预放大器增益与失调电压抵消效果之间的矛盾。
本公开实施例的比较器电路利用多级动态积分器1110串联的方式，大幅提升预放大器增益，并且采用了新型自归零方式，能够同时实现大增益与精确失调消除，克服了图4所示的比较器电路的缺陷，有效抑制后级触发器带来的噪声、失调等非理想因素，提高了比较器电路的准确性。
为了进一步提高放大模块10的增益，本公开实施例提出一种积分器1110，通过引入负电阻，有效提升单极积分器1110的增益。
请参阅图5，图5示出了根据本公开实施例的积分器的示意图。
在一种可能的实施方式中，如图5所示，所述积分器1110可以包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8，其中，
所述第一晶体管M1的源极、所述第二晶体管M2的源极用于接收预设电流I1(可以通过电流源产生)，所述第一晶体管M1的栅极、所述第二晶体管M2的栅极用于接收所述比较信号(VINM/VINP)，所述第一晶体管M1的漏极连接于所述第三晶体管M3的源极，所述第二晶体管M2的漏极连接于所述第四晶体管M4的源极，
所述第三晶体管M3的栅极连接于所述第四晶体管M4的栅极及基准电压VBIAS，
所述第三晶体管M3的漏极、所述第五晶体管M5的漏极、所述第六晶体管M6的栅极、所述第七晶体管M7的漏极、所述第七晶体管M7的栅极连接于所述积分器1110的第一输出端，用于输出该积分器1110的第一输出结果VOP，
所述第四晶体管M4的漏极、所述第五晶体管M5的栅极、所述第六晶体管M6的漏极、所述第八晶体管M8的漏极及所述第八晶体管M8的栅极连接于所述积分器1110的第二输出端，用于输出该积分器1110的第二输出结果VON，
所述第五晶体管M5的源极、所述第六晶体管M6的源极、所述第七晶体管M7的源极、所述第八晶体管M8的源极均接地。
在一个示例中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4均可以为PMOS晶体管，第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8均可以为NMOS晶体管。
在一个示例中，如图5所示，所述积分器1110的输入级为共源共栅放大级。相比于传统的共源输入级，该架构可以极大增大输出阻抗，大致为其中Ro为单个晶体管的输出电阻，Gm为输入晶体管(第一晶体管M1、第二晶体管M2)的跨导。同时，为了降低负载电路对阻抗的影响，该积分器1110引入了负电阻的设计方法，如在VOP输出端，除了有源负载第七晶体管M7，该比较器引入交叉耦合的负阻抗结构的第五晶体管M5，其阻抗为-1/Gm5，Gm5表示第五晶体管M5的跨导。通过合理设计，该负阻抗(第五晶体管M5)可以抵消第七晶体管M7的阻抗1/Gm7，Gm7表示第七晶体管M7的跨导，相似的，第六晶体管M6对应的负阻抗可以抵消第八晶体管M8的阻抗，即本公开实施例通过引入了正负阻抗抵消的工作方式进一步提升了放大模块的增益。因此，该架构可以实现具有极高输出阻抗的积分器1110，以确保各个放大单元110的高增益与自归零的效果。
在一个示例中，如图5所示，本公开实施例采用了动态积分器1110进行信号预放大。相比于传统的预放大器，动态积分型的架构能够确保更高的能效，同时能实现更高的增益，其增益表现形式为：可以看出积分器1110的预放大器增益与输入晶体管(第一晶体管M1、第二晶体管M2)的跨导Gm，积分时间T与负载电容C直接相关。对于该类型积分器1110，提升跨导与积分时间能有效提高增益，同时设计与版图中会确保积分器1110负载C较低。
本公开实施例对比较模块20的具体实现方式不做限定，在一种可能的实施方式中，所述比较模块20包括动态锁存器(LATCH)、或其他动态触发器。
根据本公开的一方面，提供了一种比较器，所述比较器包括所述的比较器电路。
根据本公开的一方面，提供了一种模数转换器，所述模数转换器包括所述的比较器。
根据本公开的一方面，提供了一种电子设备，所述电子设备包括所述的比较器、和/或、所述的模数转换器。
示例性的，由于放大模块10可以设置多级放大单元110级联，即通过两级或多级积分器1110串联的形式进一步提升增益，最终可以实现超过1000倍的总和信号放大，以确保高精度的信号比较，示例性的，最终能够实现小于25uVrms的比较器噪声性能。
本申请提出的比较器电路中，放大模块10的各个放大单元110采用基于负电阻实现的新型积分型预放大器，并采用多个放大单元110进行级联，来提升预放大模块10的增益，可以实现具有极高增益的放大模块10，能够在高增益情况下通过补偿电压对各个放大单元110的失调电压进行补偿、消除，能够有效衰减后级触发器带来的噪声、失调等非理想因素。除此之外，本申请提出的自归零模式可以同时实现高增益、低输入失调，可以满足高性能混合信号系统的需求。
从应用层面，本申请提出的比较器由于其更低的噪声、输入失调电压，可以被广泛地使用于混合信号中，并提升系统精度。如在逐次逼近型(SAR)ADC中，比较器电路直接决定了ADC的噪声、失调等核心性能。因此，本申请提出的比较器电路可以直接提升整个模数转换器的性能。除此以外，在众多需要高精度转换的应用中，本设计都将起到非常重要的作用，如传感器前端、数模混合系统、电容读出电路等。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (13)

1.一种比较器电路，其特征在于，所述电路包括：
放大模块，用于对输入的比较信号进行放大，并对所述放大模块的失调电压进行补偿；
比较模块，连接于所述放大模块，用于接收放大的比较信号进行比较，得到比较结果，
所述放大模块包括一个放大单元、或包括两个以上的级联的放大单元，其中，各个放大单元均包括：积分器、自归零放大器、第一开关、第二开关、第三开关、第一电容，其中，
所述积分器的第一输入端及第二输入端用于输入比较信号，所述第一开关的两端分别连接于所述积分器的第一输入端及第二输入端，
所述积分器第一输出端连接于所述自归零放大器的第二输出端、所述第二开关的第一端，所述积分器第二输出端连接于所述自归零放大器的第一输出端、所述第三开关的第一端，
所述第二开关的第二端连接于所述第一电容的第一端及所述自归零放大器的第一输入端，所述第三开关的第二端连接于所述第一电容的第二端及所述自归零放大器的第二输入端。
2.根据权利要求1所述的电路，其特征在于，所述放大模块包括两个以上的级联的放大单元，相邻的放大单元之间通过第四开关、第五开关连接，其中，前一级放大单元的积分器的第一输出端通过所述第四开关连接于后一级放大单元的积分器的第一输入端，前一级放大单元的积分器的第二输出端通过所述第五开关连接于后一级放大单元的积分器的第二输入端，最后一级放大单元的第一输出端通过第七开关连接于所述比较模块的第一输入端，最后一级放大单元的第二输出端通过第八开关连接于所述比较模块的第二输入端。
3.根据权利要求2或1所述的电路，其特征在于，在接收到所述比较信号的第一时间段，至少一个放大单元中的所述第一开关、所述第二开关、所述第三开关被导通，以在至少一个放大单元中的所述第一电容上存储补偿电压。
4.根据权利要求3所述的电路，其特征在于，所述补偿电压与所述积分器的跨导、所述放大单元的等效输入失调电压、及所述自归零放大器的增益相关。
5.根据权利要求4所述的电路，其特征在于，所述补偿电压根据如下公式确定：
Gm1·VOS1/GAZ，其中，Gm1表示所述积分器的跨导，VOS1表示所述放大单元的等效输入失调电压，GAZ表示所述自归零放大器的增益。
6.根据权利要求3所述的电路，其特征在于，在接收到所述比较信号的第一时间段，所有放大单元中的所述第一开关、所述第二开关、所述第三开关均被导通，以在各个放大单元中的所述第一电容上存储所述补偿电压。
7.根据权利要求3所述的电路，其特征在于，在接收到所述比较信号的第二时间段，至少一个放大单元中的所述第一开关、所述第二开关、所述第三开关被断开，以通过至少一个放大单元中的所述第一电容上的补偿电压对所述放大模块的失调电压进行补偿。
8.根据权利要求1所述的电路，其特征在于，所述积分器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管，其中，
所述第一晶体管的源极、所述第二晶体管的源极用于接收预设电流，所述第一晶体管的栅极、所述第二晶体管的栅极用于接收所述比较信号，所述第一晶体管的漏极连接于所述第三晶体管的源极，所述第二晶体管的漏极连接于所述第四晶体管的源极，
所述第三晶体管的栅极连接于所述第四晶体管的栅极及基准电压，
所述第三晶体管的漏极、所述第五晶体管的漏极、所述第六晶体管的栅极、所述第七晶体管的漏极、所述第七晶体管的栅极连接于所述积分器的第一输出端，
所述第四晶体管的漏极、所述第五晶体管的栅极、所述第六晶体管的漏极、所述第八晶体管的漏极及所述第八晶体管的栅极连接于所述积分器的第二输出端，
所述第五晶体管的源极、所述第六晶体管的源极、所述第七晶体管的源极、所述第八晶体管的源极均接地。
9.根据权利要求1所述的电路，其特征在于，所述比较模块包括动态锁存器。
10.根据权利要求1所述的电路，其特征在于，所述电路还包括：
控制模块，连接于所述放大模块，用于在接收到所述比较信号之前，确定补偿电压，并配置在所述放大模块中，以利用所述补偿电压对所述放大模块的失调电压进行补偿。
11.一种比较器，其特征在于，所述比较器包括如权利要求1～10任一项所述的比较器电路。
12.一种模数转换器，其特征在于，所述模数转换器包括如权利要求11所述的比较器。
13.一种电子设备，其特征在于，所述电子设备包括如权利要求11所述的比较器、和/或如权利要求12所述的模数转换器。
CN202211732659.7A 2022-12-30 2022-12-30 比较器电路、比较器、模数转换器及电子设备 Active CN116131822B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211732659.7A CN116131822B (zh) 2022-12-30 2022-12-30 比较器电路、比较器、模数转换器及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211732659.7A CN116131822B (zh) 2022-12-30 2022-12-30 比较器电路、比较器、模数转换器及电子设备

Publications (2)

Publication Number Publication Date
CN116131822A CN116131822A (zh) 2023-05-16
CN116131822B true CN116131822B (zh) 2024-03-15

Family

ID=86304051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211732659.7A Active CN116131822B (zh) 2022-12-30 2022-12-30 比较器电路、比较器、模数转换器及电子设备

Country Status (1)

Country Link
CN (1) CN116131822B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396430B1 (en) * 2001-08-14 2002-05-28 Texas Instruments Incorporated Pre-amplifier design for high-speed analog-to-digital converters
CN102647189A (zh) * 2012-05-22 2012-08-22 成都启臣微电子有限公司 动态比较器
CN102868408A (zh) * 2011-07-05 2013-01-09 北京立博信荣科技有限公司 积分模数转换器
CN103178813A (zh) * 2013-02-26 2013-06-26 东南大学 一种低失调全动态比较器
CN111066240A (zh) * 2017-10-23 2020-04-24 索尼半导体解决方案公司 半导体器件和电位测量装置
CN113949368A (zh) * 2021-10-19 2022-01-18 普冉半导体(上海)股份有限公司 电压比较器电路
WO2022027750A1 (zh) * 2020-08-07 2022-02-10 中国电子科技集团公司第二十四研究所 一种比较器及模数转换器
TW202207636A (zh) * 2020-07-15 2022-02-16 大陸商矽力杰半導體技術（杭州）有限公司 積分器和類比數位轉換器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150051422A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 전류 보상 및 노이즈 제거 기능을 가지는 비교기 및 그를 이용한 아날로그-디지털 변환 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396430B1 (en) * 2001-08-14 2002-05-28 Texas Instruments Incorporated Pre-amplifier design for high-speed analog-to-digital converters
CN102868408A (zh) * 2011-07-05 2013-01-09 北京立博信荣科技有限公司 积分模数转换器
CN102647189A (zh) * 2012-05-22 2012-08-22 成都启臣微电子有限公司 动态比较器
CN103178813A (zh) * 2013-02-26 2013-06-26 东南大学 一种低失调全动态比较器
CN111066240A (zh) * 2017-10-23 2020-04-24 索尼半导体解决方案公司 半导体器件和电位测量装置
TW202207636A (zh) * 2020-07-15 2022-02-16 大陸商矽力杰半導體技術（杭州）有限公司 積分器和類比數位轉換器
WO2022027750A1 (zh) * 2020-08-07 2022-02-10 中国电子科技集团公司第二十四研究所 一种比较器及模数转换器
CN113949368A (zh) * 2021-10-19 2022-01-18 普冉半导体(上海)股份有限公司 电压比较器电路

Also Published As

Publication number Publication date
CN116131822A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
CN107994903B (zh) 模数转换电路及流水线模数转换器
US7839318B2 (en) Current mode pipelined analog-to-digital converter
US7183812B2 (en) Stable systems for comparing and converting signals
US7330145B2 (en) Dual residue pipelined analog-to-digital converter
CN113114247A (zh) 基于比较时间探测器的流水线adc级间增益校准方法
US20070120595A1 (en) Increasing the common mode range of a circuit
CN116131822B (zh) 比较器电路、比较器、模数转换器及电子设备
CN113271102B (zh) 流水线模数转换器
CN110224701B (zh) 一种流水线结构adc
CN109084931B (zh) 一种传感器失调校准方法
CN115642915A (zh) 一种流水线逐次逼近型adc位权校准系统和方法
Jung et al. A 12-bit 32MS/s SAR ADC using built-in self calibration technique to minimize capacitor mismatch
CN114142839A (zh) 比较器及应用其的模数转换器
JP2004312556A (ja) 差動増幅器及び同差動増幅器を具備する２段増幅器並びに同２段増幅器を具備するアナログ／ディジタル変換器
CN114245038B (zh) 列级电路、焦平面阵列读出电路及红外成像仪
Rombouts et al. Comments on" Interstage gain-proration technique for digital-domain multistep ADC calibration"
CN117353739B (zh) 一种用于多增益档位的adc满量程校准方法
US20230392991A1 (en) Complementary metal-oxide-semiconductor temperature sensor with wide-range sensing capability and high energy-efficiency
Wada et al. A 3.9 kHz bandwidth and 2μV offset current sensor analog front-end with a capacitively coupled amplifier using a dual frequency conversion technique
US11381207B2 (en) Apparatus and method for an analog to digital converter
Okada et al. 17-MS/s 9-bit cyclic ADC with gain-assisted MDAC and attenuation-based calibration
Wang et al. A two-stage pipelined cyclic ADC for X/Gamma spectroscopy
Guo et al. An area-efficient and low-power logarithmic A/D converter for current-mode sensor array
CN116865729A (zh) 比较器、模数转换器及电子设备
CN117579072A (zh) 一种应用于模数转换器的比较器校准方法及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant