CN113949368A - 电压比较器电路 - Google Patents

电压比较器电路 Download PDF

Info

Publication number
CN113949368A
CN113949368A CN202111213605.5A CN202111213605A CN113949368A CN 113949368 A CN113949368 A CN 113949368A CN 202111213605 A CN202111213605 A CN 202111213605A CN 113949368 A CN113949368 A CN 113949368A
Authority
CN
China
Prior art keywords
tube
nmos
pmos
nmos transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111213605.5A
Other languages
English (en)
Inventor
陈涛
周平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Praran Semiconductor Shanghai Co ltd
Original Assignee
Praran Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Praran Semiconductor Shanghai Co ltd filed Critical Praran Semiconductor Shanghai Co ltd
Priority to CN202111213605.5A priority Critical patent/CN113949368A/zh
Publication of CN113949368A publication Critical patent/CN113949368A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种电压比较器电路，其预放大器电路对两差分输入端分别外接的电压信号进行差分放大输出两差分放大信号到锁存器；锁存器的输出端作为电压比较器电路的输出端，输出数字比较状态值；其失调电压补偿电路包括N路VOP补偿恒流源或/和N路VON补偿恒流源；N路VOP补偿恒流源、N路VON补偿恒流源分别并联在两差分放大输出端同地之间；在两差分放大输出端到地之间均断路时，检测得到锁存器的输出端输出的数字比较状态值的跳变时刻的两差分输入端分别外接的电压信号的差值并作为补偿电流设定参数；N路VOP补偿恒流源或N路VON补偿恒流源的接通路数同补偿电流设定参数正相关。本发明能有效消除比较器失调电压，有利于提高比较速度，降低电路面积。

Description

电压比较器电路
技术领域
本发明涉及半导体电路技术，特别是涉及一种电压比较器电路。
背景技术
比较器是一种将输入信号与参考信号作比较然后产生逻辑输出电平的模块，其广泛的应用于模拟信号到数字信号的转换中，并且是混合信号电路设计中的一个关键模块。在模拟信号到数字信号的转换中，比较器的速度是整体转换速度的一个限制因素。比较器另一个极为重要的指标是失调电压，它描述了比较器可以做出正确判决的最小输入信号。对于流水线ADC(模数转换)而言，比较器的失调至少要小于数字校正范围。对于单级位数较多的流水线ADC而言，其失调电压需要非常小。鉴于以上原因,设计一种高速低失调电压比较器电路就成了需求。
中国专利201610344734.0公开了一种高速低失调电压比较器电路，其包括三级前置的低增益高带宽预放大器电路和一级高速锁存电路(LATCH)。该电压比较器电路，由于高速锁存电路(LATCH)采用了交叉耦合的正反馈结构，再生时间很短，可以很快的得到比较结果，但锁存电路的失调电压较大，且会产生回踢噪声，故需要采用预放大器进行隔离。前置预放大器电路的作用是将微弱的信号放大，一方面可以减小锁存器的传输延时，另一方面可以降低锁存器的等效输入失调电压。可以在前置预放大器电路的前面连接采样电路。该高速低失调电压比较器电路，需要多个前置的低增益高带宽预放大器电路，或者需要隔直电容，电路复杂，电路面积大。
发明内容
本发明要解决的技术问题是提供一种电压比较器电路，能有效消除比较器失调电压，有利于提高比较速度，降低电路面积。
为解决上述技术问题，本发明提供的电压比较器电路，其包括预放大器电路、锁存器和失调电压补偿电路；
所述预放大器电路，其两差分放大输出端分别接所述锁存器的两输入端；
所述预放大器电路，用于对其两差分输入端分别外接的电压信号进行差分放大，通过两差分放大输出端输出两差分放大信号到所述锁存器；
所述锁存器，其输出端作为电压比较器电路的输出端，输出数字比较状态值；
所述失调电压补偿电路，包括N路VOP补偿恒流源或/和N路VON补偿恒流源，N为正整数；
N路VOP补偿恒流源,并联在一差分放大输出端VOP同地之间；
N路VON补偿恒流源,并联在另一差分放大输出端VON同地之间；
在N路VOP补偿恒流源及N路VON补偿恒流源均断开时，检测得到所述锁存器的输出端输出的数字比较状态值由0变为1或由1变为0的时刻的两差分输入端分别外接的电压信号的差值并作为补偿电流设定参数；
所述N路VOP补偿恒流源或N路VON补偿恒流源的接通路数，同所述补偿电流设定参数正相关。
较佳的，所述预放大器电路包括第零NMOS管N0、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第零PMOS管P0、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第零电阻R0及第一电阻R1；
第二NMOS管N2栅极接偏置电压VBN,漏极接第零NMOS管N0及第一NMOS管N1的源极；
第零NMOS管N0的漏极接第零PMOS管P0的漏极及第二PMOS管P2的源极；
第一NMOS管N1的漏极接第一PMOS管P1的漏极及第三PMOS管P3的源极；
第零PMOS管P0及第一PMOS管P1的源极接工作电源VDD；
第零PMOS管P0及第一PMOS管P1的漏极短接；
第二PMOS管P2及第三PMOS管P3的栅极短接；
第二PMOS管P2的漏极接第三NMOS管N3的漏极；
第三PMOS管P3的漏极接第四NMOS管N4的漏极；
第三NMOS管N3及第四NMOS管N4的栅极短接；
第二NMOS管N2、第三NMOS管N3及第四NMOS管N4的源极接地；
第四NMOS管N4的漏极同栅极之间接第一电阻R1，第四NMOS管N4的漏极作为一差分放大输出端VOP；
第三NMOS管N3的漏极同栅极之间接第零电阻R0，第三NMOS管N3的漏极作为一差分放大输出端VON。
较佳的，R0＝R1。
较佳的，每一路VOP补偿恒流源或每一路VON补偿恒流源的电流值相等。
较佳的，N为8、16或32。
较佳的，所述锁存器包括第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6及第七PMOS管P7；
所述第七NMOS管N7，其栅极接所述预放大器电路的一差分放大输出端VOP，其漏极接第五NMOS管N5的漏极、第六NMOS管N6的栅极及第九NMOS管N9的源极；
所述第八NMOS管N8，其栅极接所述预放大器电路的另一差分放大输出端VON，其漏极接第六NMOS管N6的漏极、第五NMOS管N5的栅极及第十NMOS管N10的源极；
第五NMOS管N5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8的源极接地；
第四PMOS管P4的漏极、第六PMOS管P6的漏极、第五PMOS管P5的栅极及第九NMOS管N9的漏极短接，作为所述锁存器的一个输出端QB；
第五PMOS管P5的漏极、第七PMOS管P7的漏极、第四PMOS管P4的栅极及第十NMOS管N10的漏极短接，作为所述锁存器的另一个输出端Q；
第四PMOS管P4、第五PMOS管P5、第六PMOS管P6及第七PMOS管P7的源极接工作电源VDD；
第九NMOS管N9、第十NMOS管N10、第六PMOS管P6及第七PMOS管P7的栅极接锁存使能信号STROB。
本发明的电压比较器电路，通过接通相应数量的内嵌的补偿恒流源能有效消除比较器失调电压，有利于提高比较速度，降低电路面积。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的电压比较器电路一实施例；
图2是本发明的电压比较器电路一实施例的失调电压补偿电路的结构图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
如图1所示，电压比较器电路包括预放大器电路、锁存器和失调电压补偿电路；
所述预放大器电路，其两差分放大输出端分别接所述锁存器的两输入端；
所述预放大器电路，用于对其两差分输入端VIN、VIP分别外接的电压信号进行差分放大，通过两差分放大输出端VOP、VON输出两差分放大信号到所述锁存器；
所述锁存器，其输出端作为电压比较器电路的输出端，输出数字比较状态值；
所述失调电压补偿电路，包括N路VOP补偿恒流源或/和N路VON补偿恒流源，N为正整数；
N路VOP补偿恒流源,并联在一差分放大输出端VOP同地GND之间；
N路VON补偿恒流源,并联在另一差分放大输出端VON同地GND之间；
在N路VOP补偿恒流源及N路VON补偿恒流源均断开时，检测得到所述锁存器的输出端输出的数字比较状态值由0变为1或由1变为0的时刻的两差分输入端分别外接的电压信号的差值并作为补偿电流设定参数；
所述N路VOP补偿恒流源或N路VON补偿恒流源的接通路数，同所述补偿电流设定参数正相关。
实施例一的电压比较器电路，失调电压补偿电路采用一个N+1比特的电流型DAC(数模转换器)，如图2所示，通过接通相应数量的内嵌的补偿恒流源能有效消除比较器失调电压，有利于提高比较速度，降低电路面积。
实施例二
基于实施例一的电压比较器电路，所述预放大器电路包括第零NMOS管N0、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第零PMOS管P0、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第零电阻R0及第一电阻R1；
第二NMOS管N2栅极接偏置电压VBN,漏极接第零NMOS管N0及第一NMOS管N1的源极；
第零NMOS管N0的漏极接第零PMOS管P0的漏极及第二PMOS管P2的源极；
第一NMOS管N1的漏极接第一PMOS管P1的漏极及第三PMOS管P3的源极；
第零PMOS管P0及第一PMOS管P1的源极接工作电源VDD；
第零PMOS管P0及第一PMOS管P1的漏极短接；
第二PMOS管P2及第三PMOS管P3的栅极短接；
第二PMOS管P2的漏极接第三NMOS管N3的漏极；
第三PMOS管P3的漏极接第四NMOS管N4的漏极；
第三NMOS管N3及第四NMOS管N4的栅极短接；
第二NMOS管N2、第三NMOS管N3及第四NMOS管N4的源极接地；
第四NMOS管N4的漏极同栅极之间接第一电阻R1，第四NMOS管N4的漏极作为另一差分放大输出端VOP；
第三NMOS管N3的漏极同栅极之间接第零电阻R0，第三NMOS管N3的漏极作为一差分放大输出端VON。
较佳的，R0＝R1。
较佳的，每一路VOP补偿恒流源或每一路VON补偿恒流源的电流值相等。
较佳的，N为8、16或32。
实施例二的电压比较器电路，两差分放大输出端之间的电压差值为gm*(R0+R1)，其预放大器电路的放大倍数为gm*(R0+R1)，gm为第零NMOS管N0、第一NMOS管N1的跨导。预放大器电路的放大倍数为固定值，使得两差分放大输出端VOP、VON输出的两差分放大信号的共模电压固定，有利于后级的锁存器对数字比较状态值的锁存。
实施例二的电压比较器电路，失调电压的补偿以Istep*(R0+R1)为步长，Istep为每一路VOP补偿恒流源或每一路VON补偿恒流源的电流值；预放大器电路的两差分放大输出端之间的失调电压补偿范围是2^(N+1)*(R0+R1)～-2^(N+1)*(R0+R1)，折合到预放大器电路的两差分输入端VIN、VIP的失调电压补偿范围是2^(N+1)*Istep/gm～-2^(N+1)*Istep/gm。
实施例二的电压比较器电路，能快速的比较微弱信号，能够在10ns级别的时间内准确比较50uv的差值信号，在比较时刻锁存器(latch)产生的翻转噪声不会对前面信号处理电路造成影响。
实施例三
基于实施例一或实施二的电压比较器电路，所述锁存器包括第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6及第七PMOS管P7；
所述第七NMOS管N7，其栅极接所述预放大器电路的一差分放大输出端VOP，其漏极接第五NMOS管N5的漏极、第六NMOS管N6的栅极及第九NMOS管N9的源极；
所述第八NMOS管N8，其栅极接所述预放大器电路的另一差分放大输出端VON，其漏极接第六NMOS管N6的漏极、第五NMOS管N5的栅极及第十NMOS管N10的源极；
第五NMOS管N5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8的源极接地；
第四PMOS管P4的漏极、第六PMOS管P6的漏极、第五PMOS管P5的栅极及第九NMOS管N9的漏极短接，作为所述锁存器的一个输出端QB；
第五PMOS管P5的漏极、第七PMOS管P7的漏极、第四PMOS管P4的栅极及第十NMOS管N10的漏极短接，作为所述锁存器的另一个输出端Q；
第四PMOS管P4、第五PMOS管P5、第六PMOS管P6及第七PMOS管P7的源极接工作电源VDD；
第九NMOS管N9、第十NMOS管N10、第六PMOS管P6及第七PMOS管P7的栅极接锁存使能信号STROB。
实施例三的电压比较器电路，其锁存器在锁存使能信号STROB为状态1时(STROB＝1)工作，如果所述预放大器电路的一差分放大输出端VOP的电压减去另一差分放大输出端VON的电压大于0(VOP-VON>0),则所述锁存器的另一个输出端Q为状态1(Q＝1)；反之则所述锁存器的另一个输出端Q为状态0(Q＝0)。在其锁存器在锁存使能信号STROB为状态0时(STROB＝0)，所述锁存器的两个输出端均为状态1(Q/QB＝1)。实施例三的电压比较器电路，其锁存器在锁存使能信号STROB为状态1时(STROB＝1)工作，能快速比较预放大器电路的两差分放大输出端的电压的大小，输出数字比较状态值。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (6)

1.一种电压比较器电路，其特征在于，其包括预放大器电路、锁存器和失调电压补偿电路；
所述预放大器电路，其两差分放大输出端分别接所述锁存器的两输入端；
所述预放大器电路，用于对其两差分输入端分别外接的电压信号进行差分放大，通过两差分放大输出端输出两差分放大信号到所述锁存器；
所述锁存器，其输出端作为电压比较器电路的输出端，输出数字比较状态值；
所述失调电压补偿电路，包括N路VOP补偿恒流源或/和N路VON补偿恒流源，N为正整数；
N路VOP补偿恒流源,并联在一差分放大输出端(VOP)同地之间；
N路VON补偿恒流源,并联在另一差分放大输出端(VON)同地之间；
在N路VOP补偿恒流源及N路VON补偿恒流源均断开时，检测得到所述锁存器的输出端输出的数字比较状态值由0变为1或由1变为0的时刻的两差分输入端分别外接的电压信号的差值并作为补偿电流设定参数；
所述N路VOP补偿恒流源或N路VON补偿恒流源的接通路数，同所述补偿电流设定参数正相关。
2.根据权利要求1所述的电压比较器电路，其特征在于，
所述预放大器电路包括第零NMOS管(N0)、第一NMOS管(N1)、第二NMOS管(N2)、第三NMOS管(N3)、第四NMOS管(N4)、第零PMOS管(P0)、第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)、第零电阻(R0)及第一电阻(R1)；
第二NMOS管(N2)栅极接偏置电压(VBN),漏极接第零NMOS管(N0)及第一NMOS管(N1)的源极；
第零NMOS管(N0)的漏极接第零PMOS管(P0)的漏极及第二PMOS管(P2)的源极；
第一NMOS管N1的漏极接第一PMOS管(P1)的漏极及第三PMOS管(P3)的源极；
第零PMOS管(P0)及第一PMOS管(P1)的源极接工作电源(VDD)；
第零PMOS管(P0)及第一PMOS管(P1)的漏极短接；
第二PMOS管(P2)及第三PMOS管(P3)的栅极短接；
第二PMOS管(P2)的漏极接第三NMOS管(N3)的漏极；
第三PMOS管(P3)的漏极接第四NMOS管(N4)的漏极；
第三NMOS管(N3)及第四NMOS管(N4)的栅极短接；
第二NMOS管(N2)、第三NMOS管(N3)及第四NMOS管(N4)的源极接地；
第四NMOS管(N4)的漏极同栅极之间接第一电阻(R1)，第四NMOS管(N4)的漏极作为一差分放大输出端(VOP)；
第三NMOS管(N3)的漏极同栅极之间接第零电阻(R0)，第三NMOS管(N3)的漏极作为另一差分放大输出端(VON)。
3.根据权利要求1所述的电压比较器电路，其特征在于，
R0＝R1。
4.根据权利要求1所述的电压比较器电路，其特征在于，
每一路VOP补偿恒流源或每一路(VON)补偿恒流源的电流值相等。
5.根据权利要求1所述的电压比较器电路，其特征在于，
N为8、16或32。
6.根据权利要求1所述的电压比较器电路，其特征在于，
所述锁存器包括第五NMOS管(N5)、第六NMOS管(N6)、第七NMOS管(N7)、第八NMOS管(N8)、第九NMOS管(N9)、第十NMOS管(N10)、第四PMOS管(P4)、第五PMOS管(P5)、第六PMOS管(P6)及第七PMOS管(P7)；
所述第七NMOS管(N7)，其栅极接所述预放大器电路的一差分放大输出端(VOP)，其漏极接第五NMOS管(N5)的漏极、第六NMOS管(N6)的栅极及第九NMOS管(N9)的源极；
所述第八NMOS管(N8)，其栅极接所述预放大器电路的另一差分放大输出端(VON)，其漏极接第六NMOS管(N6)的漏极、第五NMOS管(N5)的栅极及第十NMOS管(N10)的源极；
第五NMOS管(N5)、第六NMOS管(N6)、第七NMOS管(N7)及第八NMOS管(N8)的源极接地；
第四PMOS管(P4)的漏极、第六PMOS管(P6)的漏极、第五PMOS管(P5)的栅极及第九NMOS管(N9)的漏极短接，作为所述锁存器的一个输出端(QB)；
第五PMOS管(P5)的漏极、第七PMOS管(P7)的漏极、第四PMOS管(P4)的栅极及第十NMOS管(N10)的漏极短接，作为所述锁存器的另一个输出端(Q)；
第四PMOS管(P4)、第五PMOS管(P5)、第六PMOS管(P6)及第七PMOS管(P7)的源极接工作电源(VDD)；
第九NMOS管(N9)、第十NMOS管(N10)、第六PMOS管(P6)及第七PMOS管(P7)的栅极接锁存使能信号(STROB)。
CN202111213605.5A 2021-10-19 2021-10-19 电压比较器电路 Pending CN113949368A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111213605.5A CN113949368A (zh) 2021-10-19 2021-10-19 电压比较器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111213605.5A CN113949368A (zh) 2021-10-19 2021-10-19 电压比较器电路

Publications (1)

Publication Number Publication Date
CN113949368A true CN113949368A (zh) 2022-01-18

Family

ID=79331673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111213605.5A Pending CN113949368A (zh) 2021-10-19 2021-10-19 电压比较器电路

Country Status (1)

Country Link
CN (1) CN113949368A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114743575A (zh) * 2022-06-13 2022-07-12 中科南京智能技术研究院 一种用于存内计算的位线电压求差电路
CN116131822A (zh) * 2022-12-30 2023-05-16 北京士模微电子有限责任公司 比较器电路、比较器、模数转换器及电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114743575A (zh) * 2022-06-13 2022-07-12 中科南京智能技术研究院 一种用于存内计算的位线电压求差电路
CN116131822A (zh) * 2022-12-30 2023-05-16 北京士模微电子有限责任公司 比较器电路、比较器、模数转换器及电子设备
CN116131822B (zh) * 2022-12-30 2024-03-15 北京士模微电子有限责任公司 比较器电路、比较器、模数转换器及电子设备

Similar Documents

Publication Publication Date Title
US9634685B2 (en) Telescopic amplifier with improved common mode settling
JP5334366B2 (ja) 半導体集積回路
CN113949368A (zh) 电压比较器电路
CN109120243B (zh) 时钟驱动电路
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN111446966B (zh) 一种应用于sar adc的单相时钟高速低功耗动态比较器
CN110912540B (zh) 一种低动态失配的高速预放大锁存比较器
US9729162B1 (en) Flexible signal chain processing circuits and method
CN106067822B (zh) 一种高速高精度的cmos锁存比较器
CN114389585A (zh) 一种高速低失调锁存比较器
US20030038656A1 (en) Hybrid comparator and method
CN106292818B (zh) 适于流水线adc的全差分参考电压产生电路及无线通信设备
CN117767896A (zh) 放大电路及比较器
CN106951382B (zh) 支持ddr数据格式的lvds接收电路
CN111313871A (zh) 动态预放大电路和动态比较器
CN112953420B (zh) 一种输入管处于线性区的动态运算放大器电路
CN116015256A (zh) 自带失调消除的比较器
CN113114181B (zh) 一种具有亚稳态抑制技术的高速动态比较器
CN113595533A (zh) 一种用于高速高带宽比较器的直流失调自动校准电路
CN111600607B (zh) 一种宽带低功耗比较器电路
CN108199700B (zh) 一种高精度的比较器电路
US20070164888A1 (en) Robust reference generation circuit for A/D converter
US20050035788A1 (en) Clamped comparator
Patnaika et al. Noise and error analysis and optimization of a CMOS latched comparator
CN215010196U (zh) 一种用于高速高带宽比较器的直流失调自动校准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination