CN111446966B - 一种应用于sar adc的单相时钟高速低功耗动态比较器 - Google Patents

Abstract

本发明公开了一种应用于逐次逼近型模数转换器(SAR ADC)的单相时钟高速低功耗动态比较器，包括第一级无尾电流管预放大电路、第二级正反馈锁存电路。预放大电路去除了尾电流管，避免了尾电流管的存在导致的输入管的过驱动电压的下降，并且可以使得垂直方向上的级联结构能有更大的电压裕度，提升了第一级预放大电路的放电速度，之后根据预放大电路输出节点的电压差在第二级进行锁存，在不影响比较器功能的前提下降低了比较器的功耗，从而应用在高速SAR ADC中。相较于传统的两级比较器，本发明在相同的功耗下可以实现更快的比较速度。

Description

一种应用于SAR ADC的单相时钟高速低功耗动态比较器

技术领域

本发明涉及数模混合集成电路设计领域，特别是涉及一种适用于SAR ADC的单相时钟高速低功耗动态比较器。

背景技术

高速SAR ADC主要被应用在通信系统中，例如在ITU OTU-4，OIF 112G以及100/400Gb/s以太网这些光通信标准通常需要有效位数5位左右采样率高于50GS/s的ADC来进行数字均衡，通常这种采样率的ADC都是通过多通道时间交织来实现的，因此，提升其单级的采样率并且降低其面积和功耗是很有必要的，而SAR ADC具有这方面的潜力。并且，随着工艺的缩减，SAR ADC因其高度数字化的结构，表现得越来越具有竞争力。比较器作为SAR ADC中的关键模块，其在功耗、速度、失调以及噪声等方面的表现极大地制约着整个SAR ADC的功耗与面积以及相关性能指标。有效地降低比较器的功耗可以使得整个SAR ADC模块的功耗减少，如何实现低功耗高速的比较器一直是科研工作者的研究重点。

传统的低功耗比较器主要采用两级架构，其主要包括第一级预放大电路以及第二级正反馈锁存电路。其第一级主要由尾电流管与差分输入管以及复位管组成，尾电流管的存在使得差分输入管的过驱动电压下降，极大的限制了预放大电路的放电速度。并且，latch锁存产生的回踢噪声折合到比较器的输入端会严重影响比较器的性能。因此，在此基础上对比较器的结构进行进一步研究与改进是很有必要的。

发明内容

为了解决现有技术的不足，本发明提供了一种适用于SAR ADC的单相时钟高速低功耗动态比较器电路。

为了达到以上目的，本发明采用以下方案来解决问题：

一种应用于SAR ADC的单相时钟高速低功耗动态比较器，所述比较器包括第一级无尾电流管预放大电路和第二级正反馈锁存电路；所述第一级无尾电流管预放大电路包括差分输入管和共栅结构管组成的共源共栅架构以及时钟信号控制的复位电路；所述第二级正反馈锁存电路是由两个或非门构成的正反馈回路。

所述比较器：在复位阶段，通过时钟信号将第一级无尾电流管预放大电路的输出置为高电平，该高电平使第二级正反馈锁存电路在复位阶段置为低电平；在比较阶段，所述第一级无尾电流管预放大电路对复位阶段形成的高电平节点进行放电，高电平节点放电的速度跟比较器差分输入管的差分输入信号的幅度相关，采用差分输入管和共栅结构管组成的共源共栅架构可以使得高电平节点更快的完成放电操作；所述第二级正反馈锁存电路采用正反馈的方式将第一级无尾电流管预放大电路的高电平节点放电差异形成的电压差进行锁存，作为比较结果输出。

进一步：所述第一级无尾电流管预放大电路包括第一至第八MOS管，其中，第一和第二MOS管为差分输入管，第三至第六MOS管为共栅结构管，第七和第八MOS管为构成复位电路的复位管，第一至第六MOS管为NMOS管，第七和第八MOS管为PMOS管；

第一MOS管的栅极接第一差分输入信号；第一MOS管的源极接地；第一MOS管的漏极接第三MOS管的源极；第二MOS管的栅极接第二差分输入信号；第二MOS管的源极接地；第二MOS管的漏极接第四MOS管的源极；第三MOS管的栅极接电源；第三MOS管的漏极接第五MOS管的源极；第四MOS管的栅极接电源；第四MOS管的漏极接第六MOS管的源极；第五MOS管的栅极接时钟信号；第五MOS管的漏极接第七MOS管的漏极，其连接点作为第一级无尾电流管预放大电路的第一输出节点；第六MOS管的栅极接时钟信号；第六MOS管的漏极接第八MOS管的漏极，其连接点作为第一级无尾电流管预放大电路的第二输出节点。

进一步：所述第二级正反馈锁存电路包括第九至第十六MOS管，其中第九至第十二MOS管为NMOS管，第十三至第十六MOS管为PMOS管；

第九MOS管的栅极和第十三MOS管的栅极相接，其连接点与第一级无尾电流管预放大电路的第二输出节点相接；第九MOS管的源极接地；第九MOS管的漏极与第十MOS管的漏极、第十三MOS管漏极、第十一MOS管的栅极以及第十六MOS管栅极相接，其连接点作为所述比较器的第一输出节点；第十MOS管的栅极与第十一MOS管的漏极、第十二MOS管漏极、第十四MOS管的漏极以及第十五MOS管栅极，其连接点作为所述比较器的第二输出节点；第十MOS管的源极接地；第十一MOS管的源极接地；第十二MOS管的栅极和第十四MOS管的栅极相接，其连接点与第一级无尾电流管预放大电路的第一输出节点相接；第十二MOS管的源极接地；第十三MOS管的源极接第十五MOS管的漏极；第十四MOS管的源极接第十六MOS管的漏极；第十五MOS管的源极接电源；第十六MOS管的源极接电源。

采用以上的电路技术方案，可以产生以下有益效果：

本发明提供的一种应用于SAR ADC的单相时钟高速低功耗动态比较器电路。与传统二级动态比较器电路相比，本发明消除了尾电流源的存在，提高了输入差分管的过驱动电压，从而提升了比较器电路的速度；此外，采用共源共栅架构，能够使得预放大电路在较低的功耗下实现较高的增益，即提升预放大电路的比较速度，从而加速整个比较器的比较速度；在复位阶段，时钟信号处于低电平，预放大电路的输出被置为高电平，之后预放大电路的复位信号将第二级正反馈锁存级复位至低电平，采用这种单相时钟控制可以降低时钟信号的负载以及降低对时钟信号的要求，简化电路结构以及设计复杂度；另外，垂直方向的级联结构可以有效地降低折合到比较器输入端的回踢噪声，并且由第二级正反馈锁存级所引起的等效输入失调电压也会在共源共栅架构的作用下相应的减少。

附图说明

图1为传统二级动态比较器电路的原理图；

图2为本发明提出的动态比较器电路的结构框架图；

图3为本发明提出的高速低功耗动态比较器电路的原理图；

图4为传统二级动态比较器动态电路的输入输出波形图；

图5为本发明提出的高速低功耗动态比较器电路的输入输出波形图；

图6为两种动态比较器电路速度与功耗的对比。

具体实施方式

下面结合附图对本发明作进一步的说明。

如图1所示为传统二级动态比较器电路的原理图。其主要包括第一级预放大电路和第二级正反馈锁存电路。第一级预放大电路包括第一至第五MOS管，其中，第一MOS管为尾电流管，第二和第三MOS管为差分输入管，第四和第五MOS管为复位管M4、M5，其中第一至第三MOS管为NMOS管，第四和第五MOS管为PMOS管。第二级正反馈锁存电路包括第六至第十三MOS管，其中第六至第九MOS管为NMOS管，第十至第十三MOS管为PMOS管。该电路的具体结构为：

第一MOS管的栅极接时钟信号；第一MOS管的源极接地；第一MOS管的漏极与第二MOS管的源极以及第三MOS管的源极相接；第二MOS管的栅极接第一差分输入信号；第二MOS管的漏极与第四MOS管的漏极相接，其连接点作为预放大电路的第一输出节点MN；第三MOS管的栅极接第二差分输入信号；第三MOS管的漏极与第五MOS管的漏极相接，其连接点作为预放大电路的第二输出节点MP；

第六MOS管的栅极和第十MOS管的栅极相接，其连接点与预放大电路的第二输出节点MP相接；第六MOS管的源极接地；第六MOS管的漏极与第七MOS管的漏极、第十MOS管漏极、第八MOS管的栅极以及第十三MOS管栅极相接，其连接点作为比较器的第一输出节点ON；第七MOS管的栅极与第八MOS管的漏极、第九MOS管漏极、第十一MOS管的漏极以及第十二MOS管栅极，其连接点作为比较器的第二输出节点OP；第七MOS管的源极接地；第八MOS管的源极接地；第九MOS管的栅极和第十一MOS管的栅极相接，其连接点与预放大电路的第一输出节点MN相接；第九MOS管的源极接地；第十MOS管的源极接第十二MOS管的漏极；第十一MOS管的源极接第十三MOS管的漏极；第十二MOS管的源极接电源；第十三MOS管的源极接电源。

图1所示的传统二级动态比较器通过单相时钟控制信号进行复位以及比较。当时钟信号处于低电平时，预放大电路的尾电流管第一MOS管和差分输入管第二和第三MOS管均处于截止状态，预充电管第四和第五MOS管处于导通状态，使得预充电级的输出节点被复位至高电平。之后，预充电级的输出高电平使得正反馈锁存级的第七MOS管、第八MOS管、第十MOS管和第十一MOS管处于截止状态，而第六MOS管、第九MOS管、第十二MOS管和第十三MOS管处于导通状态，比较器的第一输出节点以及第二输出节点下拉至低电平。即在复位阶段，预放大电路以及正反馈输出各个输出节点分别被复位至高电平与低电平。当时钟信号处于高电平时，预放大电路第一至第三MOS管均处于导通状态，第四和第五MOS管处于截止状态。第二和第三MOS管以不同的速率对预放大电路的第一和第二输出节点电压进行放电，其放电速率与第二和第三MOS管的栅电压相关。当预放大电路的第一和第二输出节点分别放电至第十MOS管和第十一MOS管的阈值电压时，第十MOS管和第十一MOS管分别导通，比较器第一和第二输出节点分别通过第十MOS管和第十二MOS管路径以及第十一MOS管和第十三MOS管路径被充电，当第十二MOS管和第十三MOS管被充电至第七和第八MOS管的阈值电压时，第七和第八MOS管导通。此时，正反馈锁存级的第七、第八MOS管和第十和第十三MOS管均处于导通状态第六和第九MOS管处于关闭状态，正反馈锁存级发挥所用，以较快的速率决定比较器第一和第二输出节点电平，其输出结果是由第一和第二输出节点充电速率决定的，即由预放大电路的差分输入管第一和第二差分输入决定的。即在比较阶段，比较器根据输入差分电压的大小，得出比较结果。

如图2所示为本文所提出的单相时钟低功耗高速动态比较器的结构图，其主要包括第一级无尾电流管预放大电路和第二级正反馈锁存电路。该结构采用单相时钟，降低了对时钟结构的要求。并且该结构第一级采用无尾电流管的共源共栅架构，有效地提升了第一级的速度。

如图3所示为本发明提出的单相时钟高速低功耗动态比较器的原理图，主要包括第一级无尾电流管预放大电路和第二级正反馈锁存电路；所述第一级无尾电流管预放大电路包括差分输入管和共栅结构管组成的共源共栅架构以及时钟信号控制的复位电路；所述第二级正反馈锁存电路是由两个或非门构成的正反馈回路；

所述比较器：在复位阶段，通过时钟信号将第一级无尾电流管预放大电路的输出置为高电平，该高电平使第二级正反馈锁存电路在复位阶段置为低电平；在比较阶段，所述第一级无尾电流管预放大电路对复位阶段形成的高电平节点进行放电，高电平节点放电的速度跟比较器差分输入管的差分输入信号的幅度相关，采用差分输入管和共栅结构管组成的共源共栅架构可以使得高电平节点更快的完成放电操作；所述第二级正反馈锁存电路采用正反馈的方式将第一级无尾电流管预放大电路的高电平节点放电差异形成的电压差进行锁存，得出比较结果。

所述第一级无尾电流管预放大电路包括第一至第八MOS管，其中，第一和第二MOS管为差分输入管，第三至第六MOS管为共栅结构管，第七和第八MOS管为构成复位电路的复位管，第一至第六MOS管为NMOS管，第七和第八MOS管为PMOS管；

第一MOS管的栅极接第一差分输入信号；第一MOS管的源极接地；第一MOS管的漏极接第三MOS管的源极；第二MOS管的栅极接第二差分输入信号；第二MOS管的源极接地；第二MOS管的漏极接第四MOS管的源极；第三MOS管的栅极接电源；第三MOS管的漏极接第五MOS管的源极；第四MOS管的栅极接电源；第四MOS管的漏极接第六MOS管的源极；第五MOS管的栅极接时钟信号；第五MOS管的漏极接第七MOS管的漏极，其连接点作为第一级无尾电流管预放大电路的第一输出MN；第六MOS管的栅极接时钟信号；第六MOS管的漏极接第八MOS管的漏极，其连接点作为第一级无尾电流管预放大电路的第二输出MP。

所述第二级正反馈锁存电路包括第九至第十六MOS管，其中第九至第十二MOS管为NMOS管，第十三至第十六MOS管为PMOS管；

第九MOS管的栅极和第十三MOS管的栅极相接，其连接点与第一级无尾电流管预放大电路的第二输出节点MP相接；第九MOS管的源极接地；第九MOS管的漏极与第十MOS管的漏极、第十三MOS管漏极、第十一MOS管的栅极以及第十六MOS管栅极相接，其连接点作为所述比较器的第一输出节点；第十MOS管的栅极与第十一MOS管的漏极、第十二MOS管漏极、第十四MOS管的漏极以及第十五MOS管栅极，其连接点作为所述比较器的第二输出节点；第十MOS管的源极接地；第十一MOS管的源极接地；第十二MOS管的栅极和第十四MOS管的栅极相接，其连接点与第一级无尾电流管预放大电路的第一输出节点MN相接；第十二MOS管的源极接地；第十三MOS管的源极接第十五MOS管的漏极；第十四MOS管的源极接第十六MOS管的漏极；第十五MOS管的源极接电源；第十六MOS管的源极接电源。

本发明提供的二级动态比较器通过单相时钟控制信号进行复位以及比较。当时钟信号处于低电平时，预放大电路的第一、第二、第三、第四、第七、第八MOS管处于导通状态，第五和第六MOS管处于截止状态，使得预充电级的第一和第二输出节点被复位至高电平，第三和第四MOS管的源极和漏极被复位至低电平。之后，预充电级的输出高电平使得正反馈锁存级的第十、第十一、第十三、第十四MOS管处于截止状态，而第九、第十二、第十五、第十六MOS管处于导通状态，比较器的第一和第二输出节点ON、OP被下拉至低电平。即在复位阶段，预放大电路以及正反馈的各自的第一和第二输出级分别被复位至高电平与低电平。当处于高电平时，预放大电路第一至第六MOS管处于导通状态，预充电管第七和第八MOS管处于截止状态。第一和第二MOS管以不同的速率对预放大电路的第一和第二输出节点的电压进行放电，其放电速率与第一和第二MOS管栅电压呈正相关。当预放大电路的第一和第二电压分别放电至第十三和第十四MOS管的阈值电压时，第十三和第十四MOS管分别导通，锁存级第一和第二输出节点分别通过第十三和第十五MOS管路径以及第十四和第十六MOS管路径被充电，当比较器第一以及第二输出节点被充电至第十和第十一MOS管的阈值电压时，第十和第十一MOS管导通。此时，正反馈锁存级的第十和第十一MOS管以及第十三至第十六MOS管均处于导通状态，第九和第十二MOS管处于关闭状态，正反馈锁存级发挥所用，以较快的速率决定比较器第一以及第二输出节点的电平，其输出结果是由比较器第一以及第二充电速率决定的，即由预放大电路的差分输入管的第一和第二差分输入决定的。即在比较阶段，比较器根据输入差分电压的大小，得出比较结果。

相比于图1所示的传统的二级动态比较器，本发明提出的如图3所示的适用于高速低功耗的二级动态比较器具有以下优点：首先，本发明提出的低功耗高速动态比较器去除了尾电流的存在，使得预放大获得了额外的电压裕度，并且差分输入管的过驱动电压增加，提升了预放大电路的速度；其次，本发明采用共源共栅架构，使得预放大电路在相同的功耗下，可以更快的完成对预放大电路第一和第二输出节点的放电操作，即其具有低功耗高速的表现。

如图4所示为传统二级动态比较器的输入输出波形图，该比较器的时钟信号周期为200ps，电源电压为1.1V，输入共模电压为550mV，输入差模电压为500uV，比较器的平均功耗为219.5uW，从图中可以看出，预放大电路的第一和第二输出节点MN、MP在复位阶段被复位至高电平，比较器的第一和第二输出节点ON、OP在复位阶段被复位至低电平，在比较阶段，预放大电路的第一和第二输出节点以不同的速率开始下降，因为尾电流源的存在，其下降的速率较慢，比较器的输出完成比较的总延时为82.52ps。

如图5所示为传统二级动态比较器的输入输出波形图，该比较器的时钟时钟信号周期为200ps，电源电压为1.1V，输入共模电压为550mV，输入差模电压为500uV，比较器的平均功耗为219.5uW，从图中可以看出，预放大电路的第一和第二输出节点MN、MP在复位阶段被复位至高电平，比较器的第一和第二输出节点ON、OP在复位阶段被复位至低电平，在比较阶段，预放大电路的第一和第二输出节点MN、MP以不同的速率开始下降，因为去除了尾电流源的存在，并且采用了垂直方向的级联，其下降的速率相比于传统二级动态比较器可以达到很快的速度，比较器的输出完成比较的总延时为74.2ps。

如图6所示，为传统二级动态比较器与本发明所提出的动态比较器的速度相对于比较器功耗的对比。从图中可以看出，在相同的功耗下，本发明所提出的动态比较器都可以先传统二级动态比较器一步完成比较结果。从另一种角度来说，在比较器延时相同的情况下，本发明提出的动态比较器可以实现较低的功耗。总的来说，相对于传统比较器，本发明提出的动态比较器相对于传统二级动态比较器在相同的功耗下可以提升约4％至10％的速度。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (1)

1.一种应用于SAR ADC的单相时钟高速低功耗动态比较器，其特征在于：所述比较器包括第一级无尾电流管预放大电路和第二级正反馈锁存电路；所述第一级无尾电流管预放大电路包括差分输入管和共栅结构管组成的共源共栅架构以及时钟信号控制的复位电路；所述第二级正反馈锁存电路是由两个或非门构成的正反馈回路；

所述比较器：在复位阶段，通过时钟信号将第一级无尾电流管预放大电路的输出置为高电平，该高电平使第二级正反馈锁存电路在复位阶段置为低电平；在比较阶段，所述第一级无尾电流管预放大电路对复位阶段形成的高电平节点进行放电；所述第二级正反馈锁存电路采用正反馈的方式将第一级无尾电流管预放大电路的高电平节点放电差异形成的电压差进行锁存，作为比较结果输出；

所述第一级无尾电流管预放大电路包括第一至第八MOS管，其中，第一和第二MOS管为差分输入管，第三至第六MOS管为共栅结构管，第七和第八MOS管为构成复位电路的复位管，第一至第六MOS管为NMOS管，第七和第八MOS管为PMOS管；

第一MOS管的栅极接第一差分输入信号；第一MOS管的源极接地；第一MOS管的漏极接第三MOS管的源极；第二MOS管的栅极接第二差分输入信号；第二MOS管的源极接地；第二MOS管的漏极接第四MOS管的源极；第三MOS管的栅极接电源；第三MOS管的漏极接第五MOS管的源极；第四MOS管的栅极接电源；第四MOS管的漏极接第六MOS管的源极；第五MOS管的栅极接时钟信号；第五MOS管的漏极接第七MOS管的漏极，其连接点作为第一级无尾电流管预放大电路的第一输出节点；第六MOS管的栅极接时钟信号；第六MOS管的漏极接第八MOS管的漏极，其连接点作为第一级无尾电流管预放大电路的第二输出节点；

所述第二级正反馈锁存电路包括第九至第十六MOS管，其中第九至第十二MOS管为NMOS管，第十三至第十六MOS管为PMOS管；

第九MOS管的栅极和第十三MOS管的栅极相接，其连接点与第一级无尾电流管预放大电路的第二输出节点相接；第九MOS管的源极接地；第九MOS管的漏极与第十MOS管的漏极、第十三MOS管漏极、第十一MOS管的栅极以及第十六MOS管栅极相接，其连接点作为所述比较器的第一输出节点；第十MOS管的栅极与第十一MOS管的漏极、第十二MOS管漏极、第十四MOS管的漏极以及第十五MOS管栅极，其连接点作为所述比较器的第二输出节点；第十MOS管的源极接地；第十一MOS管的源极接地；第十二MOS管的栅极和第十四MOS管的栅极相接，其连接点与第一级无尾电流管预放大电路的第一输出节点相接；第十二MOS管的源极接地；第十三MOS管的源极接第十五MOS

管的漏极；第十四MOS管的源极接第十六MOS管的漏极；第十五MOS管的源极接电源；

第十六MOS管的源极接电源。

Images